JPH0237753B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は時分割デイジタル交換機において、メ
モリに記憶されたデイジタル符号系列の周期的な
読出しによる可聴信号発生回路に対する可聴信号
受信回路に関するものである。

時分割デイジタル交換機は、デイジタル通信技
術、LSI技術の急速な進歩にともなつて、最も有
力な交換機となりつつある。またデイジタル信号
に対する親和性からその適用範囲は電話機のみな
らず、データ端末、データ処理装置にまで拡大し
つつある。特にビジネス通信の合理化の観点か
ら、電話機およびデータ機器の双方を収容し、そ
れらを一括して交換する音声／データ統合交換機
の出現が必須の状況である。

このような音声／データ統合交換機を実現する
には種々の方法がある。例えばパケツト交換方式
により、交換機自身に高い機能を持たせる方法も
考えられるが、回線交換方式により、同等の機能
を持つ機器を相互に接続することによつて実現す
る方法も有力である。この方法では交換機自身が
極めて単純になり、また端末等との接続に対する
制限条件も緩和されるからである。

回線交換方式にもいくつかの方法が考えられ
る。ここで大きな問題となるのは、端末の種々の
違いに対する対処法である。特に回線の設定、切
断、選択信号の送出等端末と交換機との間の回線
制御信号の違いが問題である。これに対し、端末
ごとに異なる回線制御信号を用いる方法は、交換
機の制御プログラムが複雑化し、また端未の種別
の登録が必要で、変更の際にも不便を生ずると言
う欠点がある。一方端末から交換機への入力部分
にインタフエース回路を設け、このインタフエー
ス回路によつて回線制御信号を統一し、交換機の
制御部からはすべての端末が全く同一に見えるよ
うにすれば、前述の問題点もなく極めて有利であ
る。さらにビジネス通信においては電話機が最も
多数を占める端末と考えられることから、各端末
の回線制御信号を電話機の回線制御信号に統一す
る方法が有望である。

なお、上述のインタフエース回路は交換機側に
設置されるが、原理的には端末側に設置すること
もできる。

すなわち前述のインタフエース回路において
は、データ端末等の発呼、終話の信号（STX、
ETX）を、オフフツク、オンフツクの信号に変
換し、キヤラクタ・ダイヤル等による選択信号を
ダイヤル・パルスあるいは押しボタン信号に変換
する。一方交換機からはダイヤル受信準備完了、
話中、呼出し中等呼の進行状況を知らせるための
可聴信号（ダイヤル・トーン、ビジー・トーン、
リンドバツク・トーン等）が送られて来る。イン
タフエース回路ではこれらの信号をデータ端末等
のために、ACK、NACK、Ready、Wait等の信
号に変換しなければならない。従つてインタフエ
ース回路には、可聴信号の受信回路が必要とな
る。

しかし従来これらの可聴信号は、人間に聴かせ
て動作を促し、呼の進行を図るためのものであつ
たため、これを機械によつて受信する回路の例は
ほとんど存在しないと言つてよい。しかしながら
音声信号も存在する状況下での特定周波数識別と
言う機能の類推から押しボタン信号受信装置
（Push−Button Receiver：PBR）にならつて可
聴信号受信回路を構成すると、第１図に示すよう
になる。なおこれらの可聴信号は、言則として二
つの周波数の正弦波の和の形で表わされる信号と
する。

第１図において、入力端子１０に加えられたデ
イジタル符号語は通常の場合圧縮を加えられた非
線形符号であるため、伸張回路１１によつて線形
符号に変換され、低域フイルタ１２、高域フイル
タ１３に加えられる。これらのフイルタはともに
デイジタル・フイルタであり、遮断周波数は、受
信しようとする可聴信号に含まれている二つの周
波数に応じて決定される。例えば350Hzと440Hzの
二つの周波数から成るダイヤル・トーンの場合、
簡単には両者の中間の周波数である395Hzを境界
として、それ以下の周波数成分を帯域フイルタ１
４に、それ以上の周波数成分を帯域フイルタ１５
に加える。フイルタ１４，１５は受信しようとす
る可聴信号に含まれている二つの周波数を各々中
心周波数とする狭帯域の帯域フイルタで、やはり
デイジタル・フイルタによつて構成される。先に
述べたダイヤル・トーンの例で言えば、フイルタ
１４は中心周波数350Hz、フイルタ１５は440Hzの
帯域フイルタである。このようにして、フイルタ
によつて所望の周波数の成分を抜き出して、検出
回路１６，１７に加え、各々の周波数成分のレベ
ルを測定する。判定回路１８は、測定されたレベ
ルから可聴信号の有無を判定し、その結果を出力
端子１９に出力する。

可聴信号が数種類ある場合には、各々について
低域フイルタ、高域フイルタ、帯域フイルタの組
と検出回路、判定回路を設け、各可聴信号の有無
を識別する。ダイヤル・トーン以外の可聴信号の
例としては、リンドバツク・トーン：440Hzと480
Hz、ビジー・トーン：480Hzと620Hz等がある。

以上のような従来技術による可聴信号受信回路
において、周波数成分は上例の場合350Hz、440
Hz、480Hz、620Hzの四種類であるが、組合わせる
周波数および周波数差は各々異なり、また周波数
差の最も小さいものでは40Hzと言うかなり小さい
ものもある。従つて低域フイルタ１２、高域フイ
ルタ１３の遮断周波数は各々異なり、また小さい
周波数差に対処するためには高次のフイルタが必
要となる。すなわちフイルタの個数および個々の
フイルタの複雑化が増大する。

またこのような可聴信号受信回路はPBRの場
合と同様に、音声信号に対応する誤動作を防ぎ、
また所望の可聴信号に対しては迅速かつ正確な受
信を行なうため、種々の特性規格を設定しこの規
格を満たすようなフイルタの次数、係数等を最適
設計しなければならない。さらに問題となるの
は、ダイヤル・トーン、ビジー・トーン等の可聴
信号の規格が、押しボタン信号（PB信号）ほど
統一化、標準化されていないことである。すなわ
ち種々の可聴信号に対して、その都度上述のよう
に特性規格を満足するフイルタ等の最適設計を行
なわねばならず、繁雑で能率が悪く、設計に要す
る作業量の増大によつてコストの上昇にもつなが
る。また端末ごとに設けられるインタフエース回
路の各々に、このような複雑な回路を含めること
は好ましくない。従つて、インタフエース回路に
よる回線制御信号の統一と言う方法も実現性が少
なくなる。

なお以上では、デイジタル・フイルタを想定し
て説明を行なつたが、デイジタル符号を復号回路
によつてアナログ信号に変換し、アナログ・フイ
ルタを用いて可聴信号受信回路を構成すること
も、もちろん可能である。しかしその場合もフイ
ルタの設計はデイジタルの場合以上に複雑困難に
なると考えられる。

本発明は従来技術におけるかかる欠点を除去
し、可聴信号がメモリに記憶されたデイジタル符
号系列の周期的な読出しによつて発生されている
ことを利用して、メモリと演算回路と判定回路と
からなる極めて単純で、また受信精度のよい可聴
信号受信回路を得んとするものである。

すなわち本発明によれば、可聴信号をメモリに
記憶されたデイジタル符号系列の周期的な読出し
によつて発生させる可聴信号発生回路を有するデ
イジタル交換機の可聴信号受信回路において、デ
イジタル符号語をアドレスとし可聴信号発生回路
中に記憶されたデイジタル符号系列における前記
デイジタル符号語の存在位置の一つをデータとし
て記憶している第１のメモリと、前記デイジタル
符号系列中に２個以上存在するデイジタル符号語
の存在位置の相互関係を記憶している第２のメモ
リと、前記第１のメモリの出力と第２のメモリの
出力のうちの一つを選択して保持し、第２のメモ
リの入力端子に供給する選択保持回路と、前記第
２のメモリの出力を１サンプル周期ごとに取込ん
で保持する保持回路と、前記第２のメモリの出力
と前記保持回路の出力との差を求め、所定の値で
あるか否かを判定してその結果を出力する演算回
路と、前記演算回路の出力を複数個計数あるいは
記憶することにより、可聴信号の有無を判定する
判定回路とから構成されることを特徴とする可聴
信号受信回路が得られる。

以下本発明を図面を参照して詳細に説明する。
第２図は本発明の実施例を示す図である。第２図
において、メモリ２０は入力端子２１に加えられ
る受信デイジタル符号語が可聴信号発生回路に記
憶されたデイジタル符号系列中の何番目に存在す
るかと言うデータを、前記デイジタル符号語語を
アドレスとするメモリ・エリアに記憶しているも
のである。デイジタル符号語をサンプリング周期
の間隔（標準的なPCMの場合、125μsec）で受信
するごとに、その符号語が前記デイジタル符号系
列の何番目に存在するかと言う存在位置情報を出
力端子２２に出力する。

まず説明の便宜上、前記デイジタル符号系列中
に同一のデイジタル符号語は２個以上存在しない
場合を考え、また第２図において選択保持回路２
３、メモリ２４がないものとして出力端子２２上
の存在位置情報がそのまま出力端子２５上に得ら
れるものとする。

保持回路２６はこの情報を次のデイジタル符号
語が入力端子２１に加えられる瞬間に取込み１サ
ンプル期間保持する。従つて保持回路２６の出力
端子２７には常に一つ前の受信デイジタル符号語
の存在位置情報が現われている。この情報は反転
回路２８によつて「１」、「０」が反転され、加算
回路２９に供給される。加算回路２９のもう一方
の入力には出力端子２５すなわちメモリ２０の出
力が供給される。従つて加算回路２９は、最新の
存在位置情報から、一つ前の存在位置情報の引き
算を行なうことになる。ただし一つ前の存在位置
情報は１の補数表示であるから、もし最新の存在
位置情報が、一つ前の存在位置情報より１だけ増
加していれば、すなわち連続して受信したデイジ
タル符号語が、可聴信号発生回路のデイジタル符
号系列中の相連続するデイジタル符号語に一致し
ている場合には、加算結果３０，３１は全ビツト
「０」となる。従つてこのときNORゲート３２の
出力は「１」となる。すなわち、反転回路２８、
加算回路２９、NORゲート回路３２は全体とし
て出力端子２５上の出力から保持回路２６の出力
を減算し、減算結果が１であるか否かを示す信号
を出力する演算回路となつている。

例えば入力端子２１に入力されるデイジタル符
号語に対応して存在位置情報の時系列として
0010、0011、1000、（２進数表示４ビツトの場合
の例）がメモリ２０から出力されたとすれば、各
時点での前記演算回路の出力は次のようになる。

(i) メモリ２０から0011が出力された時点： 一つ前の出力0010の１の補数表示1101が反転
回路２８の出力に現れているので、加算回路２
９の加算結果は、 1101＋0011＝0000（最上位ビツトの桁上げは
無視）となりゲート３２の出力は「１」とな
る。すなわち一つ前の存在位置情報との差が１
であつたことを示す。

(ii) メモリ２０から1000が出力された時点： 同様に一つ前の出力0011の１の補数表示1100
が反転回路２８の出力に現れているので、加算
回路２９の加算結果は、 1100＋1000＝0100（最上位ビツトの桁上げは
無視）となり、ゲート３２の出力は「０」とな
る。すなわち一つ前の存在位置情報との差が１
ではなかつたことを示している。

ゲート３２の出力として複数サンプル期間にわ
たり連続して「１」が現われれば、その間の受信
デイジタル符号語は、可聴信号発生回路中のデイ
ジタル符号系列の一部にぴつたり一致していると
言うことであり、所定の数（ｍ個とする）のサン
プル周期に相当する期間以上連続すれば所望の可
聴信号が到来しているものと判断できる。

カウンタ３３はこれを判定するための回路であ
る。

すなわちカウンタ３３はｍ進カウンタで、ゲー
ト３２の出力が「１」である間、入力端子３４に
加えられるサンプリング周波数（＝デイジタル符
号の受信間隔の逆数）に等しいクロツク（サンプ
リング・クロツク）をカウントし、連続してｍ個
カウントアツプしたら、フルアツプ信号を可聴信
号の検出信号として出力端子３５に出力する。以
後もゲート３２の出力が「１」であればフルアツ
プ信号すなわち検出信号を出し続ける。一方カウ
ントアツプ中またはフルアツプ後にゲート３２の
出力が「０」になつた時はサンプリング・クロツ
クに合わせてカウンタはただちにリセツトされ
る。

このようにして原理的には可聴信号の検出が可
能であるが、可聴信号発生回路中のデイジタル符
号系列には同一のデイジタル符号語が複数個含ま
れることが多いので、以上に述べた方法のみでは
十分ではない。

以下具体例にそつてこの点を説明する。先ず、
ダイヤル・トーンを表わすために必要なデイジタ
ル符号語の数は次のように決められる。

所要デイジタル符号語の数は、加算される２つ
の周波数の最大公約数にあたる周波数に対し、そ
の１周期分の時間の波形を表現するのに必要な語
数となる。従つて、たとえば、ダイヤル・トーン
350Hzと440Hzを加算する場合は、最大公約数の周
波数は10Hzであり、それを8kHzでサンプリング
すると、800語必要となる。但し、加算する２つ
の波形の対称性を考慮することにより、これを1/
２あるいは1/4に圧縮することは可能である。

一方、実際に交換機を構成する際には、350Hz、
440Hzという周波数に対して、±１％程度の誤差を
含んで仕様が決定される。この許容範囲を利用す
ることにより、最大公約周波数を高めることがで
き、その結果、所要符号語数を削減することが可
能である。たとえば、ダイヤル・トーンの周波数
を351.6484Hzと439.5604Hzとすることにより、最
大公約周波数を約87.9Hzとすることができ、91語
で表現できる。第３図は世界の標準的な音声の符
号化法則の一つであるμ法則に従つて、上述のダ
イヤル・トーンを91語の符号系列で表わした一例
を示す。すなわち各符号語およびそれらの存在位
置を16進数で表示すると、第00番目に符号AA、
第01番目に符号CC、第02番目に符号D7、……と
言う対応関係が得られる。

これらの対応関係に従つて第２図のメモリ２０
に記憶すべきデータとアドレスの関係の一部を第
４図に示す。既に説明したように、メモリ２０は
各デイジタル符号語をアドレスとして、その符号
語のデイジタル符号系列中での存在位置をデータ
とするメモリである。したがつてアドレスAAに
は「00」が、アドレスCCには「01」が、アドレ
スD7には「02」が記憶される。但し、第３図に
示すように、符号D7は第18番目、第19番目（こ
れらの存在位置もすべて16進数で表示している）
にも現われるが、データとしては一つだけ、例え
ばここでは「02」を記憶するものとする。DE、
E1等を重複して現われる他の符号についても同
様である。

また空欄の部分すなわち第３図の符号系列中に
現われない符号に対応する部分には「FF」等の
現実には存在しない符号位置か「00」等の固定の
データを書込んでおけばよい。第３図において、
〇印は、存在位置00を先頭と考えた時、同じ符号
がその後にも存在することを示し、●印は同じ符
号がすでにその前に存在していることを示す。ま
た第４図において●印はそのアドレス位置が重複
して現われる符号に対応するものであつて、その
存在位置のうちの一つのみをデータとして記憶し
ていることを示している。

従つて正規の可聴信号の符号系列がメモリ２０
の入力端子２１に加えられた時、出力端子２２、
従つて出力端子２５に得られる存在位置情報およ
びゲート３２の出力の時間的な系列は次のように
なる（縦方向は同一時刻に対応している）。

受信符号 AA、CC、D7、DE、E1、E1、E0、
DB、…… 存在位置00、01、02、03、04、04、06、07、…… ゲート３２出力
−、１、１、１、１、０、０、１、……… すなわち正規の可聴信号の符号系列を受信して
いるにもかかわらず、重複して現われる符号E1
の付近でゲート３２の出力が「０」になつてしま
う。

従つて符号E1に対しては存在位置「04」と
「05」の両方を供給し、そのうちの一方を選択で
きるようにする必要がある。これまでの説明で省
略した選択保持回路２３、メモリ２４はそれを可
能とするための回路である。

メモリ２４は、デイジタル符号系列において、
同一符号の存在する存在位置情報の相互関係を記
憶している。例えば符号E1の存在する位置
「04」、「05」に対し、アドレス「04」にデータ
「05」を、アドレス「05」にデータ「04」を記憶
する。また符号D7の存在する位置「02」、「18」、
「19」に対し、アドレスとデータを次のように循
環的に記憶する。

アドレス−データ 02−18 18−19 19−02 同様にして第３図の符号系列全体についてアド
レスおよびデータの関係を求めると第５図に示す
ようになる。空欄の部分は、その部分のアドレス
と同じ値をデータとして記憶する。例えばアドレ
ス「00」にはデータ「00」を記憶する。

選択保持回路２３は、メモリ２０の入力端子２
１に受信デイジタル符号が加えられると、それに
対応するメモリ２０の存在位置情報出力をまず選
択して保持し、メモリ２４の入力端子に加える。
メモリ２４は入力された存在位置情報に対し、同
一符号を有する他の存在位置情報を出力端子２５
に出力する。選択保持回路２３は、次にこの出力
を選択して保持し、メモリ２４に入力する。メモ
リ２４は同様にして入力された存在位置情報に対
応する存在位置情報を出力し、選択保持回路２３
がこれを選択し、保持する。この動作を１サンプ
リング周期の間に何回か繰り返すことにより、メ
モリ２４の出力端子２５にはメモリ２０の入力端
子２１に加えられた受信デイジタル符号のデイジ
タル符号系列における存在位置情報がすべて出力
される。それらの存在位置情報と、保持回路２６
に保持された一つ前のデイジタル符号語に対応す
る存在位置情報との差を加算回路２９によつて計
算し、出力３０，３１が全ビツト「０」となつた
時、すなわちゲート３２の出力が「１」となつた
時、選択保持回路２３の選択動作を停止させ、そ
の時保持しているデータをそのまま保持し続ける
ようにする。従つてメモリ２４も同じ出力を出し
続け、ゲート３２の出力も「１」に固定される。
そして次のデイジタル符号語が入力端子２１に加
えられる瞬間に、メモリ２４の出力を保持回路２
６が取込み、またカウンタ３３がカウント・アツ
プされる。一方いずれの存在位置情報に対しても
ゲート３２の出力が「１」とならない場合には、
やはり次のデイジタル符号受信の瞬間にメモリ２
４の出力を保持回路２６が取込み、同時にカウン
タ３３リセツトされる。入力端子２１に新たな符
号が受信されるごとに以上の動作を繰り返し、カ
ウンタ３３が所定の数ｍだけカウント・アツプさ
れると検出信号が出力端子３５に出力される。な
お同一符号に対する存在位置情報の個数の最大値
がｎであるとすれば、選択保持回路２３の選択保
持動作は１サンプリング周期の間にｎ回行なえる
ように構成すればよい。

具体的にはサンプリング・クロツクのｎ倍の周
波数のクロツク（選択保持クロツク）を用いて、
選択保持回路２３の選択保持動作を駆動すればよ
い。

以上の動作を第３図の例に基いて具体的に説明
する。第３図の例ではｎ＝３であるから選択保持
動作は３回行なうものとする。まず符号D7が入
力端子２１に加えられると、メモリ２０の出力に
は第４図の内容に従つて存在位置情報「02」が現
われる。選択保持回路２３は選択保持クロツクに
従つてこの出力を取込んで保持し、メモリ２４に
入力する。

メモリ２４は第５図の内容に従つて存在位置情
報「18」を出力する。この出力と保持回路２６の
出力に対してゲート３２の出力が「１」とならな
ければ、選択保持回路２３は次の選択保持クロツ
クに従つてこのメモリ２４の出力「18」を選択保
持しメモリ２４に加える。これに対しメモリ２４
は「19」を出力し、これに対してもゲート３２の
出力が「１」とならなければさらに以上の動作を
繰り返してメモリ２４は「02」を出力する。また
メモリ２４の出力のうちの例えば「18」に対しゲ
ート３２の出力が「１」となれば、その信号を選
択保持回路２３に供給し、以後の選択保持動作を
停止させる。従つて入力端子２１に次の符号が加
えられる直前には、メモリ２４の出力には、ゲー
ト３２の出力を「１」とさせた存在位置情報があ
ればその情報が、そういう情報がなければ３番目
の存在位置情報「02」が現われている。この時の
ゲート３２の出力に従つてカウンタ３３はカウン
ト・アツプまたはリセツトされ、またこの時のメ
モリ２４の出力を保持回路２６が取込んで保持
し、次の受信デイジタル符号に対する一連の動作
に備える。

符号E1に対してはメモリ２４の出力には
「05」、「04」、「05」の順で存在位置情報が現われ
る。またデイジタル符号系列中に１個しか存在し
ない符号AAに対してはメモリ２４の出力には
「00」が３回繰り返して現われる。いずれも前述
の検出動作には何ら支障を及ぼさない。

なお第３図の符号系列の最後尾の符号について
は、先頭の符号へ移る際存在位置の飛躍が生ず
る。これを防ぐためには、第２図の保持回路２６
の出力において符号系列の最後尾の存在位置（第
３図の例では「5A」）を検出したら、その出力を
全ビツト「１」とする回路を挿入するか、あるい
はゲート３２の出力を２サンプル周期分監視し、
それがともに「０」の時のみカウンタ３３をリセ
ツトし、それ以外の時はカウント・アツプするよ
うに構成すればよい。

以上述べた来た回路構成により、デイジタル符
号系列中に重複して現われる符号が存在する場合
でも、検出すべき可聴信号を間違いなく検出する
ことができる。また受信デイジタル符号の順序を
厳密に監視しているため、ｍ＝８あるいは16程度
でも音声信号や異なる可聴信号を誤つて検出する
確立は極めて小さい。音声信号は符号の出現がラ
ンダムに近く、また可聴信号は、８語あるいは16
語と部分的にでも符号系列が他の可聴信号と一致
することはほとんどないからである。

またｍ＝16程度で十分と言うことは、8KHzサ
ンプリングによる標準的PCM方式の場合、検出
時間が125μsec×16＝２ｍsecと極めて短いことを
示している。一方、従来例に示したデイジタル・
フイルタを用いる方法では、これが30ｍsec以上
必要であり、本発明によれば検出時間の著しい短
縮がはかられ、可聴信号受信回路として良好な応
答性を持つこともわかる。

さらに本発明による可聴信号受信回路は構成が
極めて簡単である。すなわちまず第１にデイジタ
ル・フイルタのための伸張回路あるいはアナロ
グ・フイルタのための復号回路が不要である。ま
た検出回路の基本動作はメモリの読出しと、読出
されたデータに対する簡単な演算および計数ある
いはパターン検出のみで、フイルタ動作を全く行
なわない。可聴信号発生回路中に記憶されるデイ
ジタル符号系列が定まれば、メモリ２０，２４に
記憶されるデータも一義的に定まる。またフイル
タ動作を行なわないので、フイルタの次数や係数
の最適設計と言う作業が全く不要であり、回路の
設計も極めて容易である。また可聴信号の規格が
変わつても、それにともなつてメモリ２０，２４
に記憶されるデータを変更するだけで、容易に対
処可能である。メモリ２０のメモリ容量は、世界
の標準である８ビツトのデイジタル符号を用いる
とすれば、265語でよく、またメモリ２４のメモ
リ容量も可聴信号の符号系列長程度でよいから
16Kbit、32Kbitのメモリも出現している今日の
状況においては、ごく少数のメモリ所要量である
と言つてよい。

以上の説明では、可聴信号として二つの周波数
の正弦波の和の形で表わされる信号を想定してい
たが、単一の周波数の正弦波で表わされる信号に
ついても適用可能であることは明らかである。

以上実施例について説明したように、本発明に
よれば、フイルタ等の複雑な機能および回路を用
いることなく、ごく簡単な構成によつて検出精度
が高く、しかも検出に要する時間が著しく短い可
聴信号受信回路を得ることができ、その効果は極
めて大きいものである。

また本発明は、可聴信号がメモリに記憶された
デイジタル符号系列の周期的な読出しによつて発
生される場合にも適用可能なものであるが、押し
ボタン（PB）信号、多周波（MF）信号が同様
の方法によつて発生される場合には、PB信号受
信器（PBR）、MF信号受信器（MFR）にも適用
可能であり、従来のPBR、MFRに比べて構成が
はるかに簡単であるため、その効果は著しいもの
となる。

【図面の簡単な説明】

第１図は従来技術による可聴信号受信回路を示
す説明図、第２図は本発明の実施例を示す説明
図、第３図は可聴信号の符号系列の一例を示す
図、第４図および第５図は、第２図の中のメモリ
の記憶内容の一例を示す図である。 図において、１２，１３，１４，１５はフイル
タ回路、１６，１７は検出回路、２０，２４はメ
モリ、２３は選択保持回路、２６は保持回路、２
９は加算回路、３３は計数回路である。

Claims (1)

【特許請求の範囲】
1. １ 可聴信号をメモリに記憶されたデイジタル符
   号系列の周期的な読出しによつて発生させる可聴
   信号発生回路を有するデイジタル交換機の可聴信
   号受信回路において、各デイジタル符号語をアド
   レスとし、前記可聴信号発生回路中に記憶された
   デイジタル符号系列中の該デイジタル符号語の存
   在位置の一つをデータとして記憶している第１の
   メモリと、前記デイジタル符号系列中の各符号語
   の存在位置をアドレスとし、前記デイジタル符号
   系列において該符号語の存在位置に存在するデイ
   ジタル符号語と同じ符号語が存在する場合他の符
   号位置の一つをデータとして記憶し、又同じ符号
   語が存在しない場合には該アドレスをデータとし
   て記憶している第２のメモリと、前記第２のメモ
   リの出力を１サンプル周期ごとに取込んで保持す
   る保持回路と、前記サンプル周期毎に前記第２の
   メモリの出力から前記保持回路の出力を減算し、
   減算結果が１であるか否かを示す信号を出力する
   演算回路と、前記サンプリング周期の期間中、前
   記第１のメモリの出力の選択保持およびそれに続
   く前記第２のメモリの出力の選択保持を行なう一
   連の所定数回の選択保持動作において、前記演算
   回路から減算結果が１であることを示す信号が出
   力された時点で次の選択保持動作を停止すると共
   に各選択動作で保持されている保持出力を前記第
   ２のメモリに供給する選択保持回路と、前記演算
   回路の出力を監視し、減算結果が１であることを
   示す前記信号が所定期間連続したときに当該可聴
   信号を受信したと判定する判定回路とから構成さ
   れることを特徴とする可聴信号受信回路。