JPH0241168B2 - - Google Patents
Info
- Publication number
- JPH0241168B2 JPH0241168B2 JP56017713A JP1771381A JPH0241168B2 JP H0241168 B2 JPH0241168 B2 JP H0241168B2 JP 56017713 A JP56017713 A JP 56017713A JP 1771381 A JP1771381 A JP 1771381A JP H0241168 B2 JPH0241168 B2 JP H0241168B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- emitter region
- diffusion
- gold
- mixed gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特にバ
イポーラトランジスタのスイツチング・スピード
向上するための金拡散工程における熱処理工程の
改良に関するものである。
イポーラトランジスタのスイツチング・スピード
向上するための金拡散工程における熱処理工程の
改良に関するものである。
一般に半導体基板にバイポーラトランジスタを
製造する場合、トランジスタのスイツチング特性
改善のために、キヤリアのライプタイム・キラー
として金、銅、鉄等の重金属の拡散が行なわれ
る。
製造する場合、トランジスタのスイツチング特性
改善のために、キヤリアのライプタイム・キラー
として金、銅、鉄等の重金属の拡散が行なわれ
る。
第１図は一般的なバイポーラトランジスタの断
面図である。１は半導体基板で、２の表面にはＮ
型のコレクタ領域２とＰ型のベース領域３、及び
ベース領域内にＮ型のエミツタ領域４が形成され
る。５はコレクタコンタクト部、６は埋込み層、
７は素子分離部である。
面図である。１は半導体基板で、２の表面にはＮ
型のコレクタ領域２とＰ型のベース領域３、及び
ベース領域内にＮ型のエミツタ領域４が形成され
る。５はコレクタコンタクト部、６は埋込み層、
７は素子分離部である。
従来の金拡散工程では、上記したような各領域
を形成（拡散）した後、基板の裏面に金の層を蒸
着せしめ、その後酸素ガス雰囲気中で熱処理
（1000〜1100℃）を施こして、金を基板中に拡散
していた。十分なライフ・タイム・キラーを得る
ためには、金を十分基板中に注入することが必要
である。そのためには熱処理時の温度を上げて、
金と基板のシリコンとの固溶度を上げることが必
要である。ところが上記固溶度を上げるために温
度を上げると、リン（Ｐ）等のＮ型不純物により
形成されているエミツタ領域の拡散も進んでしま
い、トランジスタの耐圧が十分得られなくなると
いう問題がでてくる。すなわち、スイツチングス
ピードと共にトランジスタの重要な特性の一つで
ある耐圧特性は、エミツタ領域４の深さXjに依
存するところがあり、所定の耐圧を得るためには
エミツタ領域４の拡散の深さを制御する必要があ
る。
を形成（拡散）した後、基板の裏面に金の層を蒸
着せしめ、その後酸素ガス雰囲気中で熱処理
（1000〜1100℃）を施こして、金を基板中に拡散
していた。十分なライフ・タイム・キラーを得る
ためには、金を十分基板中に注入することが必要
である。そのためには熱処理時の温度を上げて、
金と基板のシリコンとの固溶度を上げることが必
要である。ところが上記固溶度を上げるために温
度を上げると、リン（Ｐ）等のＮ型不純物により
形成されているエミツタ領域の拡散も進んでしま
い、トランジスタの耐圧が十分得られなくなると
いう問題がでてくる。すなわち、スイツチングス
ピードと共にトランジスタの重要な特性の一つで
ある耐圧特性は、エミツタ領域４の深さXjに依
存するところがあり、所定の耐圧を得るためには
エミツタ領域４の拡散の深さを制御する必要があ
る。
従つて従来は、エミツタ領域の拡散の問題から
熱処理時の温度をあまり上げることができず、そ
の結果十分な金拡散を行なうことができなかつ
た。
熱処理時の温度をあまり上げることができず、そ
の結果十分な金拡散を行なうことができなかつ
た。
そこで本発明の目的は、金拡散を制御する温度
とは別のパラメータによりエミツタ領域の拡散を
制御することができるようにして、十分な金拡散
を施こすため温度を上げてもエミツタ領域の拡散
を抑制することができるような製造方法を提供す
ることにある。
とは別のパラメータによりエミツタ領域の拡散を
制御することができるようにして、十分な金拡散
を施こすため温度を上げてもエミツタ領域の拡散
を抑制することができるような製造方法を提供す
ることにある。
本発明の特徴は、一導電型の基板表面に反対導
電型のベース領域と、該ベース領域内に一導電型
のエミツタ領域が設けられる工程と、該基板の裏
面に重金属の層が成長される工程と、酸素ガスと
不活性ガスの混合ガス雰囲気中で該混合ガスの混
合比を制御しながら該基板に熱処理を施して、前
記重金属を該基板中へ拡散させるとともに前記エ
ミツタ領域を前記混合ガスの混合比によつて定ま
る深さまで拡散させる工程とを有することにあ
る。
電型のベース領域と、該ベース領域内に一導電型
のエミツタ領域が設けられる工程と、該基板の裏
面に重金属の層が成長される工程と、酸素ガスと
不活性ガスの混合ガス雰囲気中で該混合ガスの混
合比を制御しながら該基板に熱処理を施して、前
記重金属を該基板中へ拡散させるとともに前記エ
ミツタ領域を前記混合ガスの混合比によつて定ま
る深さまで拡散させる工程とを有することにあ
る。
以下本発明の一実施例を図面に従つて詳細に説
明する。
明する。
本実施例では、基板裏面に金の層を蒸着した
後、基板の熱処理を、酸素ガスと窒素ガスとの混
合ガス雰囲気中で行なつている。第２図は、熱処
理時における混合ガス中の酸素ガスの体積濃度と
エミツタ領域の拡散の深さとの関係を示すグラフ
図である。各種の条件は、拡散基板が、Ｐ型のシ
リコン基板で、表面の結晶面が＜111＞面で、シ
ート抵抗がが１Ωcmであり、拡散源がリン（Ｐ）
で濃度25Ω／□、温度が1050℃、処理時間が60分
である。酸素濃度は図中に示したようにした。
後、基板の熱処理を、酸素ガスと窒素ガスとの混
合ガス雰囲気中で行なつている。第２図は、熱処
理時における混合ガス中の酸素ガスの体積濃度と
エミツタ領域の拡散の深さとの関係を示すグラフ
図である。各種の条件は、拡散基板が、Ｐ型のシ
リコン基板で、表面の結晶面が＜111＞面で、シ
ート抵抗がが１Ωcmであり、拡散源がリン（Ｐ）
で濃度25Ω／□、温度が1050℃、処理時間が60分
である。酸素濃度は図中に示したようにした。
原理は不明であるが、このグラフ図から明らか
なように、エミツタ領域の拡散の深さXjは、混
合ガス中の酸素ガスの量を少なくすることにより
浅くなつている。つまり従来酸素ガス雰囲気中で
行なつていたのを、雰囲気中に窒素ガス等の不活
性ガスを混合することにより、エミツタ領域の拡
散深さを抑制することができるわけである。
なように、エミツタ領域の拡散の深さXjは、混
合ガス中の酸素ガスの量を少なくすることにより
浅くなつている。つまり従来酸素ガス雰囲気中で
行なつていたのを、雰囲気中に窒素ガス等の不活
性ガスを混合することにより、エミツタ領域の拡
散深さを抑制することができるわけである。
そこで、金拡散の工程において、処理温度を高
くすると共に、雰囲気中の不活性ガスの量を制御
してやれば、十分な金拡散を行なうことができ、
かつエミツタ領域の拡散深さXjを抑制して所望
の深さに制御することができる。特に第２図に示
すように、酸素濃度を10％以下にすることによ
り、エミツタ領域の拡散深さを十分抑制すること
ができる。
くすると共に、雰囲気中の不活性ガスの量を制御
してやれば、十分な金拡散を行なうことができ、
かつエミツタ領域の拡散深さXjを抑制して所望
の深さに制御することができる。特に第２図に示
すように、酸素濃度を10％以下にすることによ
り、エミツタ領域の拡散深さを十分抑制すること
ができる。
以上説明した様に、本発明によれば、金拡散工
程において、十分なライフ・タイム・キラーをも
ちスイツチングスピードが速くなるよう高温処理
で十分な金を基板中に注入することができ、かつ
エミツタ領域の拡散深さを抑制しつつ所望値に制
御して最適な耐圧特性を得ることができる。
程において、十分なライフ・タイム・キラーをも
ちスイツチングスピードが速くなるよう高温処理
で十分な金を基板中に注入することができ、かつ
エミツタ領域の拡散深さを抑制しつつ所望値に制
御して最適な耐圧特性を得ることができる。
なお、不活性ガスとしては窒素の他にAr等で
も同様の効果を得ることができる。
も同様の効果を得ることができる。
第１図は一般的なバイポーラトランジスタの断
面図、第２図は本発明を説明するためのグラフ図
である。 図中、１：半導体基板、２：コレクタ領域、
３：ベース領域、４：エミツタ領域、、８：重金
属層。
面図、第２図は本発明を説明するためのグラフ図
である。 図中、１：半導体基板、２：コレクタ領域、
３：ベース領域、４：エミツタ領域、、８：重金
属層。
Claims (1)
- １ 一導電型の基板表面に反対導電型のベース領
域と、該ベース領域内に一導電型のエミツタ領域
が設けられる工程と、該基板の裏面に重金属の層
が成長される工程と、酸素ガスと不活性ガスの混
合ガス雰囲気中で該混合ガスの混合比を制御しな
がら該基板に熱処理を施して、前記重金属を該基
板中へ拡散させるとともに前記エミツタ領域を前
記混合ガスの混合比によつて定まる深さまで拡散
させる工程とを有することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017713A JPS57132358A (en) | 1981-02-09 | 1981-02-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017713A JPS57132358A (en) | 1981-02-09 | 1981-02-09 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57132358A JPS57132358A (en) | 1982-08-16 |
| JPH0241168B2 true JPH0241168B2 (ja) | 1990-09-14 |
Family
ID=11951388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56017713A Granted JPS57132358A (en) | 1981-02-09 | 1981-02-09 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57132358A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110070A (ja) * | 1974-07-13 | 1976-01-27 | Shizuoka Seiki Co Ltd | Junkangatakokumotsukansoki |
| JPS55102266A (en) * | 1979-01-31 | 1980-08-05 | Fujitsu Ltd | Fabricating method of semiconductor device |
| JPS55125625A (en) * | 1979-03-23 | 1980-09-27 | Nec Corp | Diffusion of impurity |
-
1981
- 1981-02-09 JP JP56017713A patent/JPS57132358A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57132358A (en) | 1982-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4505759A (en) | Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals | |
| JPH0473619B2 (ja) | ||
| GB1271035A (en) | Processes for forming semiconductor devices and individual semiconductor bodies from a single wafer | |
| US4920062A (en) | Manufacturing method for vertically conductive semiconductor devices | |
| US3808060A (en) | Method of doping semiconductor substrates | |
| EP2006894A9 (en) | Semiconductor device and process for producing the same | |
| US4178190A (en) | Method of making a bipolar transistor with high-low emitter impurity concentration | |
| US5308789A (en) | Method of preparing diffused silicon device substrate | |
| US3876472A (en) | Method of achieving semiconductor substrates having similar surface resistivity | |
| CN1147571A (zh) | 一种制造硅片的方法 | |
| JPH0241168B2 (ja) | ||
| US4136353A (en) | Bipolar transistor with high-low emitter impurity concentration | |
| US4725564A (en) | Method of manufacturing a semiconductor device, in which a dopant is diffused from its oxide into a semiconductor body | |
| US3769563A (en) | High speed, high voltage transistor | |
| US3771028A (en) | High gain, low saturation transistor | |
| JP2725790B2 (ja) | 半導体装置の製造方法 | |
| US3362856A (en) | Silicon transistor device | |
| JPS5857903B2 (ja) | トランジスタの表面安定化処理方法 | |
| JPS6043034B2 (ja) | スイツチング素子の製造方法 | |
| JP2000040702A (ja) | 半導体素子の製造方法 | |
| JPS6337509B2 (ja) | ||
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH023916A (ja) | 半導体装置の製造方法 | |
| JPH0494120A (ja) | 半導体装置の製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 |