Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0249475B2 - - Google Patents
[go: Go Back, main page]

JPH0249475B2 - - Google Patents

Info

Publication number
JPH0249475B2
JPH0249475B2 JP57032152A JP3215282A JPH0249475B2 JP H0249475 B2 JPH0249475 B2 JP H0249475B2 JP 57032152 A JP57032152 A JP 57032152A JP 3215282 A JP3215282 A JP 3215282A JP H0249475 B2 JPH0249475 B2 JP H0249475B2
Authority
JP
Japan
Prior art keywords
timer
stopwatch
time
clock
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57032152A
Other languages
Japanese (ja)
Other versions
JPS58148991A (en
Inventor
Hideji Kawamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP57032152A priority Critical patent/JPS58148991A/en
Publication of JPS58148991A publication Critical patent/JPS58148991A/en
Publication of JPH0249475B2 publication Critical patent/JPH0249475B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04FTIME-INTERVAL MEASURING
    • G04F10/00Apparatus for measuring unknown time intervals by electric means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 本発明は、タイマ機能とストツプウオツチ機能
を有する時計、さらに詳しくはヨツト競技等特殊
な目的に用いる時間計測機能を有するデジタル表
示電子時計に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a timepiece having a timer function and a stopwatch function, and more particularly to a digital display electronic timepiece having a time measurement function used for special purposes such as yachting.

昨今、デジタル表示電子時計は多機能化が進み
例えば、任意の時間をあらかじめ設定しておき、
外部スイツチによりスタートされると設定時間が
減算してゆきゼロになると警告音を発するタイマ
機能、あるいは1/100秒単位で経過時間を計測で
きるストツプウオツチ機能等が機能時計において
は欠かせない機能となつている。これらの機能は
主としてスポーツ競技において審判員あるいは観
戦者に盛んに利用されていて、タイマ機能はバス
ケツトボールやサツカー等の決められた時間内で
競うスポーツに、ストツプウオツチ機能は、トラ
ツク競技等のスポーツにそれぞれ役立つている。
In recent years, digital display electronic watches have become more multi-functional, for example, they can be used to set any time in advance.
When started by an external switch, the timer function subtracts the set time and emits a warning sound when it reaches zero, and the stopwatch function that can measure elapsed time in units of 1/100 seconds are essential functions for functional watches. ing. These functions are mainly used by referees and spectators in sports competitions, with the timer function being used in sports such as basketball and soccer that compete within a set time, and the stopwatch function being used in sports such as track and field. Each one is helpful.

しかし、競技によつては通常のタイマ機能やス
トツプウオツチ機能では不十分な場合がある。例
えばヨツト競技である。ではヨツト競技について
簡単に説明する。ヨツト競技は、スタートの一定
時間前(通常は10分間)にスタート予告のフラツ
グが示される。すると各ヨツトはスタートライン
よりも後方でセーリングを行ないなからスタート
を待つ。スタート時刻になるとスタートフラツグ
が立てられ各ヨツトはゴールめがけて走り出し、
早くゴールに致着したヨツトが勝ちとなる。但し
スタート時、すでにスタートラインをオーバーし
ていたヨツトがあつた場合はフライングとして10
分後に再スタートとなる。以上のルールにより、
ヨツト競技にはリピート付タイマ機能とストツプ
ウオツチ機能を有した時計があると便利そうであ
る。リピート付タイマ機能はスタート予告からス
タートまでの時間を計測し、フライングがあつた
場合のことを考えてリピート機能を有している。
ストツプウオツチ機能はスタートからゴールまで
の時間を計測する。
However, depending on the competition, the normal timer function or stopwatch function may not be sufficient. For example, there is a sailing competition. Let me briefly explain about sailing competitions. In sailing competitions, a start warning flag is displayed a certain amount of time (usually 10 minutes) before the start. Then, each yacht waits for the start without sailing behind the starting line. At the start time, the start flag is set and each yacht begins running towards the goal.
The first one to reach the goal wins. However, if a yacht that is already over the starting line is caught at the start, it will be considered a flying race and will be awarded 10 points.
It will restart in minutes. According to the above rules,
For sailing competitions, it would be convenient to have a watch with a repeat timer function and a stopwatch function. The timer function with repeat measures the time from the start notice to the start, and has a repeat function in case there is a flying event.
The stopwatch function measures the time from start to finish.

しかし、以上の機能を持つた時計でヨツト競技
を計測しようとすると、まずタイマ機能を呼び出
してスタート予告からスタートまでの時間をセツ
トしておき、スタート予告と同時にタイマの減算
を開始させる。そしてタイムアツプと同時にスト
ツプウオツチ機能を呼び出してストツプウオツチ
をスタートさせなければならない。もしスタート
にフライングがあつた場合には、ストツプウオツ
チをリセツトすると共に再びタイマ機能を呼び出
してタイムアツプに備えるといつた操作が必要と
なる。これは操作が複雑であるうえにストツプウ
オツチのスタートが即座にできないため計測ミス
を起こすことにもなる。
However, when trying to time a sailing competition using a watch with the above functions, the timer function is first called up, the time from the start notice to the start is set, and the timer starts subtraction at the same time as the start notice. Then, at the same time as time-up, the stopwatch function must be called to start the stopwatch. If there is a flying start, you will need to reset the stopwatch and call up the timer function again to prepare for time-up. This is not only complicated to operate, but also causes measurement errors because the stopwatch cannot be started immediately.

本発明は以上のような欠点を除去するために、
タイマのタイムアツプ信号によつてストツプウオ
ツチをゼロスタートすると共にフライングがあつ
た場合はそのままタイマ表示をつづけ、フライン
グがなかつた場合には簡単な操作でストツプウオ
ツチ表示へ移行できるようにすることにより、ヨ
ツト競技に非常に便利であると共に他の用途にお
いてもタイマ機能、ストツプウオツチ機能として
何ら支障なく用いられる時計を提供することを目
的とする。
In order to eliminate the above-mentioned drawbacks, the present invention
By starting the stopwatch from zero based on the timer's time-up signal, and continuing to display the timer when there is a flight, and switching to the stopwatch display with a simple operation when there is no flight, this feature is useful for sailing competitions. It is an object of the present invention to provide a clock which is very convenient and which can also be used as a timer function and a stopwatch function in other applications without any trouble.

以下図面により本発明を詳細に説明する。第1
図a〜dは、本発明による電子時計の概観図であ
る。第1図aはタイマ時間の設定表示でありスイ
ツチSW1によつてタイマ時間を設定できる。ス
イツチSW2をONすることによりタイマ時間の
減算をスタートすることができる。第1図bはタ
イマ時間の減算進行中の表示であり、スイツチ
SW4をONすることによりストツプウオツチ表
示へ移行することができる。第1図cはタイマの
タイムアツプの表示でありこの状態になると再び
設定時間がセツトされ減算が進行する。なお、第
1図dはストツプウオツチ計数表示である。第2
図は本発明の実施回路ブロツク図である。4はタ
イマ設定レジスタであり、スイツチSW1により
スイツチの立上り時に1送りで、スイツチを一定
時間以上ONしていると早送りでセツトできるよ
うになつている。7はタイマ減算レジスタであ
り、プリセツト入力端子DB1〜DBnはタイマ設
定レジスタの出力端子QA1〜QAnに接続されて
いる。タイマ減算レジスタ7の出力端子QB1〜
QBnはゼロ検出回路8と切換回路15のY1〜
Ynに接続されている。ストツプウオツチレジス
タ11の出力端子QC1〜QCnは切換回路15の
X1〜Xnへ接続され、切換回路15の出力端子
にはφが「0」レベルの場合はY1〜Ynが出力
され、φが「1」レベルの場合にはX1〜Xnが
出力され、その信号はデコーダ16へ接続され
る。デコーダ16の出力はドライバ17へ接続さ
れ、ドライバ17の出力は表示体18へ接続され
る。では第2図に基づき動作原理を説明する。ス
イツチSW1をONするとチヤタリング防止回路
1およびワンシヨツトパルス発生回路2、ORゲ
ートG3を介してタイマ設定レジスタがプラス1
セツトされる。スイツチSW1をONのまま保持
しておくとANDゲートG1の入力のうち上から
2番目の入力は「H」レベルとなる。スイツチタ
イマ3の出力は「L」レベルであるからインバー
タN2を介してANDゲートG1の上から3番目
の入力は「H」レベルとなる。したがつてAND
ゲートG1の入力クロツクCL1はスイツチタイ
マ3のCL端子に入力される。スイツチタイマ3
は一定時間経過(通常約1秒が妥当である。)す
ると出力が「H」レベルとなり、インバータN2
を介してANDゲートG1の3番目の入力を「L」
レベルとなり、クロツクCL1がスイツチタイマ
3に入力されなくなる。さらにANDゲートG2
の上から2番目の入力が「H」レベルになるため
早送りクロツクCL2がANDゲートG2、ORゲ
ートG3を介してタイマ設定レジスタ4のクロツ
ク端子CL及びORゲートG5を介してタイマ減算
レジスタのプリセツト端子PRSETに入力され
る。このためタイマ設定レジスタ4は早送りクロ
ツクCL2により早送り設定されると共にタイマ
減算レジスタ7にはタイマ設定レジスタ4と同じ
内容がセツトされる。そこでスイツチSW1を
OFFにすると、チヤタリング防止回路1、イン
バータN1を介してスイツチタイマ3のリセツト
端子Rが「H」レベルとなりスイツチタイマがリ
セツトされ、ANDゲートG2の2番目の入力が
「L」レベルとなるため、タイマ設定レジスタの
早送りは停止する。さてこのときはフリツプフロ
ツプ(以下FFと称す。)14の出力Qは「L」レ
ベルであるため切換回路15の切換端子φも
「L」レベルとなるため切換回路15はY1〜Yn
の入力つまりタイマ減算レジスタ7の内容を出力
しその信号はデコーダ16、ドライバ17を経て
表示体18でタイマ設定時間を表示する。
The present invention will be explained in detail below with reference to the drawings. 1st
Figures a to d are schematic diagrams of an electronic timepiece according to the invention. FIG. 1a shows a timer time setting display, and the timer time can be set by switch SW1. Subtraction of the timer time can be started by turning on switch SW2. Figure 1b shows the display while the timer time is being subtracted.
By turning SW4 ON, it is possible to shift to the stopwatch display. FIG. 1c shows a timer time-up display. When this state is reached, the set time is set again and subtraction continues. Incidentally, FIG. 1d shows a stopwatch counting display. Second
The figure is a block diagram of an implementation circuit of the present invention. Reference numeral 4 is a timer setting register, which can be set by switch SW1 by one feed when the switch starts up, and by fast forward if the switch is turned on for a certain period of time or more. 7 is a timer subtraction register, and preset input terminals DB1 to DBn are connected to output terminals QA1 to QAn of the timer setting register. Output terminal QB1 of timer subtraction register 7
QBn is Y1 of zero detection circuit 8 and switching circuit 15
Connected to Yn. Output terminals QC1 to QCn of the stopwatch register 11 are connected to X1 to Xn of the switching circuit 15, and when φ is at the "0" level, Y1 to Yn are output to the output terminal of the switching circuit 15, and when φ is In the case of the "1" level, X1 to Xn are output, and the signals are connected to the decoder 16. The output of the decoder 16 is connected to a driver 17, and the output of the driver 17 is connected to a display 18. The operating principle will now be explained based on FIG. When switch SW1 is turned on, the timer setting register becomes plus 1 via chattering prevention circuit 1, one-shot pulse generation circuit 2, and OR gate G3.
is set. If the switch SW1 is kept ON, the second input from the top of the inputs of the AND gate G1 becomes "H" level. Since the output of the switch timer 3 is at the "L" level, the third input from the top of the AND gate G1 becomes the "H" level via the inverter N2. Therefore AND
The input clock CL1 of the gate G1 is input to the CL terminal of the switch timer 3. switch timer 3
When a certain period of time has elapsed (usually about 1 second is appropriate), the output becomes "H" level, and the inverter N2
The third input of AND gate G1 is set to “L” through
level, and the clock CL1 is no longer input to the switch timer 3. Furthermore, AND gate G2
Since the second input from the top goes to "H" level, the fast forward clock CL2 is connected to the clock terminal CL of the timer setting register 4 via AND gate G2 and OR gate G3, and to the preset terminal of the timer subtraction register via OR gate G5. Entered into PRSET. Therefore, the timer setting register 4 is set to fast forward by the fast forward clock CL2, and the same contents as the timer setting register 4 are set in the timer subtraction register 7. Therefore, switch SW1
When turned OFF, the reset terminal R of the switch timer 3 becomes "H" level via the chattering prevention circuit 1 and inverter N1, and the switch timer is reset, and the second input of the AND gate G2 becomes "L" level. Fast forwarding of the timer setting register is stopped. At this time, since the output Q of the flip-flop (hereinafter referred to as FF) 14 is at the "L" level, the switching terminal φ of the switching circuit 15 is also at the "L" level.
The input, that is, the contents of the timer subtraction register 7 is output, and the signal passes through a decoder 16 and a driver 17, and a display 18 displays the timer setting time.

次にスイツチSW2をONするとチヤタリング
防止回路5を介してFF6の出力Qが「L」レベ
ルから「H」レベルに反転する。するとANDゲ
ートG4の2番目の入力と、FF14の出力に
接続されている入力が「H」レベルになるためタ
イマ減算レジスタ7のクロツク端子CLにクロツ
クCL3がANDゲートG4を介して入力され、タ
イマ減算レジスタ7の減算が開始される。それと
同時に、ANDゲートG7のFF6の出力Qに接続
されている入力も「H」レベルとなるため、クロ
ツクCL4(1/100秒表示ならば100Hz)がANDゲ
ートG7を介してストツプウオツチレジスタ11
に接続され、ストツプウオツチの計数も開始され
る。ここでスイツチSW2をもう1度ONすると
FF6が反転し、ANDゲートG4,G7のFF6
の出力Qに接続されている入力が「L」レベルと
なるためクロツクCL3はタイマ減算レジスタ7
に入力されず、クロツクCL4はストツプウオツ
チレジスタ11に入力されなくなる。したがつて
タイマもストツプウオツチも停止する。この状態
でスイツチSW3をONするとチヤタリング防止
回路9、ワンシヨツトパルス発生回路10を介し
てANDゲートG6にワンシヨツトパルスが入力
される。ANDゲートG6のインバータN3に接
続された入力は「H」レベルであるため、ワンシ
ヨツトパルスはORゲートG8を介してストツプ
ウオツチレジスタ11のリセツト端子Rと、OR
ゲートG5を介してタイマ減算レジスタ7のプリ
セツト端子PRSETへ入力される。このためタイ
マは設定時間がセツトされ、ストツプウオツチは
リセツトされる。
Next, when the switch SW2 is turned on, the output Q of the FF6 is inverted from the "L" level to the "H" level via the chattering prevention circuit 5. Then, the second input of AND gate G4 and the input connected to the output of FF14 become "H" level, so clock CL3 is input to clock terminal CL of timer subtraction register 7 via AND gate G4, and the timer Subtraction in the subtraction register 7 is started. At the same time, the input connected to the output Q of FF6 of AND gate G7 also goes to "H" level, so clock CL4 (100 Hz for 1/100 second display) is sent to the stopwatch register via AND gate G7. 11
The stopwatch also starts counting. Now if you turn on switch SW2 again
FF6 is inverted and FF6 of AND gates G4 and G7
Since the input connected to output Q of
The clock CL4 is no longer input to the stopwatch register 11. Therefore, both the timer and stopwatch are stopped. When switch SW3 is turned on in this state, a one shot pulse is input to AND gate G6 via chattering prevention circuit 9 and one shot pulse generation circuit 10. Since the input connected to the inverter N3 of the AND gate G6 is at the "H" level, the one shot pulse is connected to the reset terminal R of the stopwatch register 11 via the OR gate G8 and the OR
It is input to the preset terminal PRSET of the timer subtraction register 7 via the gate G5. Therefore, the timer is set to a set time and the stopwatch is reset.

FF6の出力Qが「H」レベルの状態つまりタ
イマストツプウオツチ共計測を行なつている状態
で、タイマがタイムアツプした場合を考える。ゼ
ロ検出回路8がタイマ減算レジスタのタイムアツ
プを検出したならば、ゼロ検出回路の出力OUT
はORゲートG5を介してタイマ減算レジスタ7
のプリセツト端子PRSETを「H」レベルにして
タイマ減算レジスタ7に設定時間を再セツトす
る。さらにゼロ検出回路8はORゲートG8を介
してストツプウオツチレジスタにリセツトをかけ
る。タイマ減算レジスタ7、ストツプウオツチレ
ジスタ11共にプリセツト及びリセツト後もひき
つづき計測を続行する。但しこの状態においても
FF14の出力Qは「L」レベルであり、切換回
路15の切換端子φも「L」レベルであるため、
表示体18にはタイマ減算レジスタ7の内容が表
示される。
Let us consider a case where the timer times out while the output Q of the FF6 is at the "H" level, that is, the timer and stopwatch are both measuring. When the zero detection circuit 8 detects the time-up of the timer subtraction register, the output of the zero detection circuit OUT
is the timer subtraction register 7 via OR gate G5.
The preset terminal PRSET of is set to "H" level to reset the set time in the timer subtraction register 7. Furthermore, the zero detection circuit 8 resets the stopwatch register via the OR gate G8. Both the timer subtraction register 7 and the stopwatch register 11 continue to measure even after being preset and reset. However, even in this state
Since the output Q of the FF 14 is at the "L" level and the switching terminal φ of the switching circuit 15 is also at the "L" level,
The contents of the timer subtraction register 7 are displayed on the display 18.

次にスイツチSW4をONするとチヤタリング
防止回路12とワンシヨツトパルス発生回路13
とANDゲートG9を介してFF14のクロツク端
子CLにワンシヨツトパルスが入力される。する
とFF14の出力Qは「H」レベルとなり、切換
回路15の切換端子φは「H」レベルとなり、切
換回路15はX1〜Xnつまりストツプウオツチ
レジスタ11の内容を出力しデコーダ16、ドラ
イバ17を経て表示体18でストツプウオツチ内
容を表示する。
Next, when switch SW4 is turned on, the chattering prevention circuit 12 and one-shot pulse generation circuit 13 are activated.
A one shot pulse is input to the clock terminal CL of the FF14 via the AND gate G9. Then, the output Q of the FF 14 becomes "H" level, the switching terminal φ of the switching circuit 15 becomes "H" level, the switching circuit 15 outputs X1 to Xn, that is, the contents of the stopwatch register 11, and the decoder 16 and driver 17. After that, the stopwatch contents are displayed on the display 18.

実際にヨツトタイマーとして用いる場合の使い
方を説明すると、まずスイツチSW1でスタート
予告時間をセツトし、スタート予告と同時にスイ
ツチSW2をONする。タイマのタイムアツプと
同時にレースはスタートされるがもしフライング
があつた場合はなにも操作せずに次のタイムアツ
プを持つ。フライングがなかつた場合はスイツチ
SW4をONすればストツプウオツチ表示となる。
但しこのストツプウオツチはタイムアツプと同時
にゼロスタートしているから正確な計測値を望む
ことができる。
To explain how to actually use it as a yacht timer, first set the start notice time with switch SW1, then turn on switch SW2 at the same time as the start notice. The race will start at the same time as the timer times up, but if there is a flying start, the next time will start without any action being taken. If there is no flying, switch
If SW4 is turned ON, the stopwatch will be displayed.
However, since this stopwatch starts from zero at the same time as time-up, accurate measurement values can be expected.

以上が本発明の実施回路の動作原理である。 The above is the operating principle of the implementation circuit of the present invention.

このように本発明によれば、通常のタイマ、ス
トツプウオツチ機能を有した電子時計で、タイマ
のタイムアツプ信号によりストツプウオツチにリ
セツトをかける回路及びタイマからストツプウオ
ツチへ表示を切換える回路を追加することにより
ヨツト競技に非常に便利な電子時計を提示する効
果がある。しかも上記追加機能はごく簡単な回路
であり電子時計回路全体の回路からみれば無視で
きる程度のものであり、この機能の追加によりタ
イマ、ストツプウオツチそれぞれ単独で用いるこ
とに何ら支障をきたさないのである。
As described above, according to the present invention, an electronic watch having a normal timer and stopwatch function can be used in yachting competitions by adding a circuit that resets the stopwatch based on the timer's time-up signal and a circuit that switches the display from the timer to the stopwatch. It has the effect of presenting a very convenient electronic clock. Furthermore, the additional function described above is a very simple circuit and can be ignored in terms of the overall circuitry of the electronic timepiece circuit, and the addition of this function does not pose any problem in using the timer and stopwatch individually.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a〜dはそれぞれ本発明による電子時計
の表示モードの概観図である。第2図は本発明の
実施回路ブロツク図の一例である。 1,5,9,12……チヤタリング防止回路、
2,10,13……ワンシヨツトパルス発生回
路、3……スイツチタイマ、4……タイマ設定レ
ジスタ、6……T型フリツプフロツプ、7……タ
イマ減算レジスタ、8……ゼロ検出回路、11…
…ストツプウオツチレジスタ、14……D型フリ
ツプフロツプ、15……切換回路、16……デコ
ーダ、17……ドライバ、18……表示体、G
1,G2,G4,G6,G7,G9……ANDゲ
ート、G3,G5,G8……ORゲート、N1,
N2,N3……インバータ。
FIGS. 1a to 1d are schematic diagrams of display modes of an electronic timepiece according to the present invention, respectively. FIG. 2 is an example of a circuit block diagram for implementing the present invention. 1, 5, 9, 12...Chattering prevention circuit,
2, 10, 13...One-shot pulse generation circuit, 3...Switch timer, 4...Timer setting register, 6...T-type flip-flop, 7...Timer subtraction register, 8...Zero detection circuit, 11...
... Stop watch register, 14 ... D-type flip-flop, 15 ... Switching circuit, 16 ... Decoder, 17 ... Driver, 18 ... Display body, G
1, G2, G4, G6, G7, G9...AND gate, G3, G5, G8...OR gate, N1,
N2, N3...Inverter.

Claims (1)

【特許請求の範囲】 1 少なくとも、設定時間を記憶する設定時間記
憶手段と、 前記設定時間記憶手段に記憶された設定時間を
プリセツトして減算してゆくタイマ計時手段と、 外部操作部材の入力により前記タイマ計時手段
の動作とストツプウオツチ計時手段の動作を制御
するタイマ計時制御手段と、 前記タイマ計時手段が計時を終えたらタイムア
ツプ信号を発生するゼロ検出手段と、 前記ゼロ検出手段からの信号により前記ストツ
プウオツチ計時手段を自動的に初期状態に設定
し、かつ、初期状態から前記ストツプウオツチ計
時手段は計測を続行するとともに、 前記ゼロ検出手段の信号により前記タイマ計時
手段をプリセツトし、 前記タイマ計時制御手段の出力と前記外部操作
部材とは異なる外部操作部材の入力により前記タ
イマ計時手段と前記ストツプウオツチ計時手段か
らの計時内容を切換えて表示するとともに前記タ
イマの動作を禁止するための制御手段と、 表示手段とを有することを特徴とするデジタル
表示電子時計。
[Claims] 1. At least a set time storage means for storing a set time, a timer clock means for presetting and subtracting the set time stored in the set time storage means, and an input from an external operating member. a timer clock control means for controlling the operation of the timer clock means and the stop watch clock means; a zero detection means for generating a time-up signal when the timer clock means finishes counting; and a signal from the zero detection means to control the stop watch. The timer is automatically set to an initial state, and the stopwatch timer continues measurement from the initial state, and the timer is preset by the signal from the zero detection means, and the output of the timer timer is controlled by the timer. and a control means for switching and displaying the timing contents from the timer clocking means and the stopwatch clocking means and prohibiting the operation of the timer by input from an external operating member different from the external operating member; and a displaying means. A digital display electronic watch characterized by having:
JP57032152A 1982-03-01 1982-03-01 Digital display electronic timepiece Granted JPS58148991A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57032152A JPS58148991A (en) 1982-03-01 1982-03-01 Digital display electronic timepiece

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57032152A JPS58148991A (en) 1982-03-01 1982-03-01 Digital display electronic timepiece

Publications (2)

Publication Number Publication Date
JPS58148991A JPS58148991A (en) 1983-09-05
JPH0249475B2 true JPH0249475B2 (en) 1990-10-30

Family

ID=12350934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57032152A Granted JPS58148991A (en) 1982-03-01 1982-03-01 Digital display electronic timepiece

Country Status (1)

Country Link
JP (1) JPS58148991A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4963481A (en) * 1972-10-17 1974-06-19
JPS5449973U (en) * 1977-09-13 1979-04-06

Also Published As

Publication number Publication date
JPS58148991A (en) 1983-09-05

Similar Documents

Publication Publication Date Title
US4089156A (en) Stop watch device
US5189648A (en) Alarm clock game combination
JPH0249475B2 (en)
US5027686A (en) Electronic metronome equipped with subtraction timer
HK82579A (en) Improvements in or relating to combined electronic timepieces and chronographs
JP2666948B2 (en) Electronic clock with measuring function
JPS5522108A (en) Corrector for electronic watch
JP2002090477A (en) Sports timer and its control method, and electronic timepiece with sports timer
JPS58223087A (en) Electronic time piece with game
JP3745052B2 (en) Pointer-type electronic watch
JPS6220513B2 (en)
WO1994004995A1 (en) Time registering and scoring apparatus for billiards table games
JPS6433586A (en) Crt display
JPS5836756B2 (en) Electronic clock time adjustment device
JPS6199884A (en) Timer
JPS5817278Y2 (en) Time display device with alarm
JPS6023751Y2 (en) Digital clock for games
JPS54118877A (en) Hands display crystal watch
JPS5515036A (en) Digital chronograph
JPS6216713Y2 (en)
JPS625675Y2 (en)
SU1553158A1 (en) Apparatus for controlling electronic game
JPS6139993Y2 (en)
JPH0453810Y2 (en)
JPS6049285A (en) Time signal detector