JPH0249475B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、タイマ機能とストツプウオツチ機能
を有する時計、さらに詳しくはヨツト競技等特殊
な目的に用いる時間計測機能を有するデジタル表
示電子時計に関する。

昨今、デジタル表示電子時計は多機能化が進み
例えば、任意の時間をあらかじめ設定しておき、
外部スイツチによりスタートされると設定時間が
減算してゆきゼロになると警告音を発するタイマ
機能、あるいは1/100秒単位で経過時間を計測で
きるストツプウオツチ機能等が機能時計において
は欠かせない機能となつている。これらの機能は
主としてスポーツ競技において審判員あるいは観
戦者に盛んに利用されていて、タイマ機能はバス
ケツトボールやサツカー等の決められた時間内で
競うスポーツに、ストツプウオツチ機能は、トラ
ツク競技等のスポーツにそれぞれ役立つている。

しかし、競技によつては通常のタイマ機能やス
トツプウオツチ機能では不十分な場合がある。例
えばヨツト競技である。ではヨツト競技について
簡単に説明する。ヨツト競技は、スタートの一定
時間前（通常は10分間）にスタート予告のフラツ
グが示される。すると各ヨツトはスタートライン
よりも後方でセーリングを行ないなからスタート
を待つ。スタート時刻になるとスタートフラツグ
が立てられ各ヨツトはゴールめがけて走り出し、
早くゴールに致着したヨツトが勝ちとなる。但し
スタート時、すでにスタートラインをオーバーし
ていたヨツトがあつた場合はフライングとして10
分後に再スタートとなる。以上のルールにより、
ヨツト競技にはリピート付タイマ機能とストツプ
ウオツチ機能を有した時計があると便利そうであ
る。リピート付タイマ機能はスタート予告からス
タートまでの時間を計測し、フライングがあつた
場合のことを考えてリピート機能を有している。
ストツプウオツチ機能はスタートからゴールまで
の時間を計測する。

しかし、以上の機能を持つた時計でヨツト競技
を計測しようとすると、まずタイマ機能を呼び出
してスタート予告からスタートまでの時間をセツ
トしておき、スタート予告と同時にタイマの減算
を開始させる。そしてタイムアツプと同時にスト
ツプウオツチ機能を呼び出してストツプウオツチ
をスタートさせなければならない。もしスタート
にフライングがあつた場合には、ストツプウオツ
チをリセツトすると共に再びタイマ機能を呼び出
してタイムアツプに備えるといつた操作が必要と
なる。これは操作が複雑であるうえにストツプウ
オツチのスタートが即座にできないため計測ミス
を起こすことにもなる。

本発明は以上のような欠点を除去するために、
タイマのタイムアツプ信号によつてストツプウオ
ツチをゼロスタートすると共にフライングがあつ
た場合はそのままタイマ表示をつづけ、フライン
グがなかつた場合には簡単な操作でストツプウオ
ツチ表示へ移行できるようにすることにより、ヨ
ツト競技に非常に便利であると共に他の用途にお
いてもタイマ機能、ストツプウオツチ機能として
何ら支障なく用いられる時計を提供することを目
的とする。

以下図面により本発明を詳細に説明する。第１
図ａ〜ｄは、本発明による電子時計の概観図であ
る。第１図ａはタイマ時間の設定表示でありスイ
ツチSW１によつてタイマ時間を設定できる。ス
イツチSW２をONすることによりタイマ時間の
減算をスタートすることができる。第１図ｂはタ
イマ時間の減算進行中の表示であり、スイツチ
SW４をONすることによりストツプウオツチ表
示へ移行することができる。第１図ｃはタイマの
タイムアツプの表示でありこの状態になると再び
設定時間がセツトされ減算が進行する。なお、第
１図ｄはストツプウオツチ計数表示である。第２
図は本発明の実施回路ブロツク図である。４はタ
イマ設定レジスタであり、スイツチSW１により
スイツチの立上り時に１送りで、スイツチを一定
時間以上ONしていると早送りでセツトできるよ
うになつている。７はタイマ減算レジスタであ
り、プリセツト入力端子DB１〜DBnはタイマ設
定レジスタの出力端子QA１〜QAnに接続されて
いる。タイマ減算レジスタ７の出力端子QB１〜
QBnはゼロ検出回路８と切換回路１５のＹ１〜
Ynに接続されている。ストツプウオツチレジス
タ１１の出力端子QC１〜QCnは切換回路１５の
Ｘ１〜Xnへ接続され、切換回路１５の出力端子
にはφが「０」レベルの場合はＹ１〜Ynが出力
され、φが「１」レベルの場合にはＸ１〜Xnが
出力され、その信号はデコーダ１６へ接続され
る。デコーダ１６の出力はドライバ１７へ接続さ
れ、ドライバ１７の出力は表示体１８へ接続され
る。では第２図に基づき動作原理を説明する。ス
イツチSW１をONするとチヤタリング防止回路
１およびワンシヨツトパルス発生回路２、ORゲ
ートＧ３を介してタイマ設定レジスタがプラス１
セツトされる。スイツチSW１をONのまま保持
しておくとANDゲートＧ１の入力のうち上から
２番目の入力は「Ｈ」レベルとなる。スイツチタ
イマ３の出力は「Ｌ」レベルであるからインバー
タＮ２を介してANDゲートＧ１の上から３番目
の入力は「Ｈ」レベルとなる。したがつてAND
ゲートＧ１の入力クロツクCL１はスイツチタイ
マ３のCL端子に入力される。スイツチタイマ３
は一定時間経過（通常約１秒が妥当である。）す
ると出力が「Ｈ」レベルとなり、インバータＮ２
を介してANDゲートＧ１の３番目の入力を「Ｌ」
レベルとなり、クロツクCL１がスイツチタイマ
３に入力されなくなる。さらにANDゲートＧ２
の上から２番目の入力が「Ｈ」レベルになるため
早送りクロツクCL２がANDゲートＧ２、ORゲ
ートＧ３を介してタイマ設定レジスタ４のクロツ
ク端子CL及びORゲートＧ５を介してタイマ減算
レジスタのプリセツト端子PRSETに入力され
る。このためタイマ設定レジスタ４は早送りクロ
ツクCL２により早送り設定されると共にタイマ
減算レジスタ７にはタイマ設定レジスタ４と同じ
内容がセツトされる。そこでスイツチSW１を
OFFにすると、チヤタリング防止回路１、イン
バータＮ１を介してスイツチタイマ３のリセツト
端子Ｒが「Ｈ」レベルとなりスイツチタイマがリ
セツトされ、ANDゲートＧ２の２番目の入力が
「Ｌ」レベルとなるため、タイマ設定レジスタの
早送りは停止する。さてこのときはフリツプフロ
ツプ（以下FFと称す。）１４の出力Ｑは「Ｌ」レ
ベルであるため切換回路１５の切換端子φも
「Ｌ」レベルとなるため切換回路１５はＹ１〜Yn
の入力つまりタイマ減算レジスタ７の内容を出力
しその信号はデコーダ１６、ドライバ１７を経て
表示体１８でタイマ設定時間を表示する。

次にスイツチSW２をONするとチヤタリング
防止回路５を介してFF６の出力Ｑが「Ｌ」レベ
ルから「Ｈ」レベルに反転する。するとANDゲ
ートＧ４の２番目の入力と、FF１４の出力に
接続されている入力が「Ｈ」レベルになるためタ
イマ減算レジスタ７のクロツク端子CLにクロツ
クCL３がANDゲートＧ４を介して入力され、タ
イマ減算レジスタ７の減算が開始される。それと
同時に、ANDゲートＧ７のFF６の出力Ｑに接続
されている入力も「Ｈ」レベルとなるため、クロ
ツクCL４（1/100秒表示ならば100Hz）がANDゲ
ートＧ７を介してストツプウオツチレジスタ１１
に接続され、ストツプウオツチの計数も開始され
る。ここでスイツチSW２をもう１度ONすると
FF６が反転し、ANDゲートＧ４，Ｇ７のFF６
の出力Ｑに接続されている入力が「Ｌ」レベルと
なるためクロツクCL３はタイマ減算レジスタ７
に入力されず、クロツクCL４はストツプウオツ
チレジスタ１１に入力されなくなる。したがつて
タイマもストツプウオツチも停止する。この状態
でスイツチSW３をONするとチヤタリング防止
回路９、ワンシヨツトパルス発生回路１０を介し
てANDゲートＧ６にワンシヨツトパルスが入力
される。ANDゲートＧ６のインバータＮ３に接
続された入力は「Ｈ」レベルであるため、ワンシ
ヨツトパルスはORゲートＧ８を介してストツプ
ウオツチレジスタ１１のリセツト端子Ｒと、OR
ゲートＧ５を介してタイマ減算レジスタ７のプリ
セツト端子PRSETへ入力される。このためタイ
マは設定時間がセツトされ、ストツプウオツチは
リセツトされる。

FF６の出力Ｑが「Ｈ」レベルの状態つまりタ
イマストツプウオツチ共計測を行なつている状態
で、タイマがタイムアツプした場合を考える。ゼ
ロ検出回路８がタイマ減算レジスタのタイムアツ
プを検出したならば、ゼロ検出回路の出力OUT
はORゲートＧ５を介してタイマ減算レジスタ７
のプリセツト端子PRSETを「Ｈ」レベルにして
タイマ減算レジスタ７に設定時間を再セツトす
る。さらにゼロ検出回路８はORゲートＧ８を介
してストツプウオツチレジスタにリセツトをかけ
る。タイマ減算レジスタ７、ストツプウオツチレ
ジスタ１１共にプリセツト及びリセツト後もひき
つづき計測を続行する。但しこの状態においても
FF１４の出力Ｑは「Ｌ」レベルであり、切換回
路１５の切換端子φも「Ｌ」レベルであるため、
表示体１８にはタイマ減算レジスタ７の内容が表
示される。

次にスイツチSW４をONするとチヤタリング
防止回路１２とワンシヨツトパルス発生回路１３
とANDゲートＧ９を介してFF１４のクロツク端
子CLにワンシヨツトパルスが入力される。する
とFF１４の出力Ｑは「Ｈ」レベルとなり、切換
回路１５の切換端子φは「Ｈ」レベルとなり、切
換回路１５はＸ１〜Xnつまりストツプウオツチ
レジスタ１１の内容を出力しデコーダ１６、ドラ
イバ１７を経て表示体１８でストツプウオツチ内
容を表示する。

実際にヨツトタイマーとして用いる場合の使い
方を説明すると、まずスイツチSW１でスタート
予告時間をセツトし、スタート予告と同時にスイ
ツチSW２をONする。タイマのタイムアツプと
同時にレースはスタートされるがもしフライング
があつた場合はなにも操作せずに次のタイムアツ
プを持つ。フライングがなかつた場合はスイツチ
SW４をONすればストツプウオツチ表示となる。
但しこのストツプウオツチはタイムアツプと同時
にゼロスタートしているから正確な計測値を望む
ことができる。

以上が本発明の実施回路の動作原理である。

このように本発明によれば、通常のタイマ、ス
トツプウオツチ機能を有した電子時計で、タイマ
のタイムアツプ信号によりストツプウオツチにリ
セツトをかける回路及びタイマからストツプウオ
ツチへ表示を切換える回路を追加することにより
ヨツト競技に非常に便利な電子時計を提示する効
果がある。しかも上記追加機能はごく簡単な回路
であり電子時計回路全体の回路からみれば無視で
きる程度のものであり、この機能の追加によりタ
イマ、ストツプウオツチそれぞれ単独で用いるこ
とに何ら支障をきたさないのである。

【図面の簡単な説明】

第１図ａ〜ｄはそれぞれ本発明による電子時計
の表示モードの概観図である。第２図は本発明の
実施回路ブロツク図の一例である。 １，５，９，１２……チヤタリング防止回路、
２，１０，１３……ワンシヨツトパルス発生回
路、３……スイツチタイマ、４……タイマ設定レ
ジスタ、６……Ｔ型フリツプフロツプ、７……タ
イマ減算レジスタ、８……ゼロ検出回路、１１…
…ストツプウオツチレジスタ、１４……Ｄ型フリ
ツプフロツプ、１５……切換回路、１６……デコ
ーダ、１７……ドライバ、１８……表示体、Ｇ
１，Ｇ２，Ｇ４，Ｇ６，Ｇ７，Ｇ９……ANDゲ
ート、Ｇ３，Ｇ５，Ｇ８……ORゲート、Ｎ１，
Ｎ２，Ｎ３……インバータ。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも、設定時間を記憶する設定時間記
   憶手段と、 前記設定時間記憶手段に記憶された設定時間を
   プリセツトして減算してゆくタイマ計時手段と、 外部操作部材の入力により前記タイマ計時手段
   の動作とストツプウオツチ計時手段の動作を制御
   するタイマ計時制御手段と、 前記タイマ計時手段が計時を終えたらタイムア
   ツプ信号を発生するゼロ検出手段と、 前記ゼロ検出手段からの信号により前記ストツ
   プウオツチ計時手段を自動的に初期状態に設定
   し、かつ、初期状態から前記ストツプウオツチ計
   時手段は計測を続行するとともに、 前記ゼロ検出手段の信号により前記タイマ計時
   手段をプリセツトし、 前記タイマ計時制御手段の出力と前記外部操作
   部材とは異なる外部操作部材の入力により前記タ
   イマ計時手段と前記ストツプウオツチ計時手段か
   らの計時内容を切換えて表示するとともに前記タ
   イマの動作を禁止するための制御手段と、 表示手段とを有することを特徴とするデジタル
   表示電子時計。