JPH0250503B2 - - Google Patents
Info
- Publication number
- JPH0250503B2 JPH0250503B2 JP54172173A JP17217379A JPH0250503B2 JP H0250503 B2 JPH0250503 B2 JP H0250503B2 JP 54172173 A JP54172173 A JP 54172173A JP 17217379 A JP17217379 A JP 17217379A JP H0250503 B2 JPH0250503 B2 JP H0250503B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- adapter
- channel
- terminal control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は端末機器などの入出力装置と入出力装
置アダプタとの結合テーブルを作成して置くこと
により入出力装置を制御するチヤネルを含む端末
制御装置に関する。
置アダプタとの結合テーブルを作成して置くこと
により入出力装置を制御するチヤネルを含む端末
制御装置に関する。
従来、複数の入出力装置を制御する構成として
第１図に示すものがあつた。中央処理装置CPU
と接続される端末制御TCはチヤネルCHを含み、
このチヤネルによつて複数の入出力装置IOのう
ち対応する入出力装置IOと接続し制御を行う。
或る入出力装置IOは特定のチヤネルCHと対応し
て動作するものであるから、チヤネルCHの何れ
かが故障し、入出力装置IOは健在のとき、端末
制御部TCに未使用のチヤネルCHがあつても、
前記入出力装置IOが接続換えして直ちに使用す
ることは出来ず、ハードウエア及びソフトウエア
の両者の再調整を行わない限り接続制御が続行出
来ない欠点があつた。
第１図に示すものがあつた。中央処理装置CPU
と接続される端末制御TCはチヤネルCHを含み、
このチヤネルによつて複数の入出力装置IOのう
ち対応する入出力装置IOと接続し制御を行う。
或る入出力装置IOは特定のチヤネルCHと対応し
て動作するものであるから、チヤネルCHの何れ
かが故障し、入出力装置IOは健在のとき、端末
制御部TCに未使用のチヤネルCHがあつても、
前記入出力装置IOが接続換えして直ちに使用す
ることは出来ず、ハードウエア及びソフトウエア
の両者の再調整を行わない限り接続制御が続行出
来ない欠点があつた。
本発明の目的は前述の欠点を改善し、入出力装
置IOと入出力装置アダプタIOAとを結合する結
合テーブルを準備し、アダプタIOAと入出力装置
IOとの接続対応が柔軟にできる端末制御装置を
提供することにある。
置IOと入出力装置アダプタIOAとを結合する結
合テーブルを準備し、アダプタIOAと入出力装置
IOとの接続対応が柔軟にできる端末制御装置を
提供することにある。
以下図面に示す本発明の実施例について説明す
る。第２図は本発明の実施例としての端末制御装
置の構成をブロツク的に示した図であり、TMC
はチヤネルで特にターミナル・マルチプレクサ・
チヤネルをいう。またBS―PRは前記チヤネル
TMCを制御するベーシツクプログラム、AP―
PR１，AP―PR２…はアプリケーシヨンプログ
ラム、SVPは端末制御装置全体の管理プログラ
ムをいう。管理プログラムSVPは複数のアプリ
ケーシヨンプログラムAP―PR１，AP―PR２…
の起動を制御すると共に、ゲートを介してベーシ
ツクプログラムBS―PRのアクセスを制御する。
なお、CPU，IOは第１図の場合と同一のものを
示す。第２図において、チヤネルTMCと入出力
装置アダプタIOAとをまとめて端末制御部とい
う。またSVPとTBLなどのメモリ部MEMと
CPUと端末制御部とを併せて（第２図では入出
力装置IO以外の部分をまとめて）端末制御装置
という。更に処理部とは、ここでは、中央処理装
置CPUとベーシツクプログラムBS―PRとを含め
たものをいう。
る。第２図は本発明の実施例としての端末制御装
置の構成をブロツク的に示した図であり、TMC
はチヤネルで特にターミナル・マルチプレクサ・
チヤネルをいう。またBS―PRは前記チヤネル
TMCを制御するベーシツクプログラム、AP―
PR１，AP―PR２…はアプリケーシヨンプログ
ラム、SVPは端末制御装置全体の管理プログラ
ムをいう。管理プログラムSVPは複数のアプリ
ケーシヨンプログラムAP―PR１，AP―PR２…
の起動を制御すると共に、ゲートを介してベーシ
ツクプログラムBS―PRのアクセスを制御する。
なお、CPU，IOは第１図の場合と同一のものを
示す。第２図において、チヤネルTMCと入出力
装置アダプタIOAとをまとめて端末制御部とい
う。またSVPとTBLなどのメモリ部MEMと
CPUと端末制御部とを併せて（第２図では入出
力装置IO以外の部分をまとめて）端末制御装置
という。更に処理部とは、ここでは、中央処理装
置CPUとベーシツクプログラムBS―PRとを含め
たものをいう。
今、入出力装置IOに電源が投入されると、そ
の信号が入出力装置アダプタ経由でチヤネル
TMCに通知される。チヤネルTMCは入出力装置
アダプタIOAの番号をベーシツクプログラムBS
―PRに通知するから、そのプログラムはテーブ
ルTBLに入出力装置アダプタの番号を書込む。
次いでプログラムBS―PRはセンスコマンドをチ
ヤネルTMCに送出し、接続されている入出力装
置IOの機種コードを入出力装置アダプタIOAに
通知させる。入出力装置アダプタIOAは自己の番
号を付与してベーシツクプログラムBS―PRに通
知することで、結合テーブルTBLを得ている。
即ち、入出力装置IOに電源を投入されたとき、
それと接続されている入出力装置アダプタの番号
が自動的にプログラムBS―PRに送出される構成
としているので、チヤネルTMCを制御するプロ
グラムBS―PRは「入出力装置の機種を検索する
指令（即ちIOセンスコマンド）」を上記入出力装
置アダプタIOAを介して入出力装置装置IO向け
に送出する。当該入出力装置アダプタIOAに接続
されている入出力装置はこのとき機種コードを含
む返送信号をアダプタIOAを介して通知して来
る。プログラムBS―PRはこの返送信号を解析
し、その結果として入出力装置アダプタ番号と入
出力装置機種コードとを対応させる結合テーブル
TBL（その時までデータは何も入つていない）に
ついて書込みを行う。次の入出力装置IOについ
ても電源が投入されると、入出力装置アダプタ
IOAの番号が通知されることから、前述と同様に
IOセンスコマンドの送出とIOについての機種コ
ードの返送を繰り返し動作を行い、電源投入され
た入出力装置についての結合テーブルを完成す
る。
の信号が入出力装置アダプタ経由でチヤネル
TMCに通知される。チヤネルTMCは入出力装置
アダプタIOAの番号をベーシツクプログラムBS
―PRに通知するから、そのプログラムはテーブ
ルTBLに入出力装置アダプタの番号を書込む。
次いでプログラムBS―PRはセンスコマンドをチ
ヤネルTMCに送出し、接続されている入出力装
置IOの機種コードを入出力装置アダプタIOAに
通知させる。入出力装置アダプタIOAは自己の番
号を付与してベーシツクプログラムBS―PRに通
知することで、結合テーブルTBLを得ている。
即ち、入出力装置IOに電源を投入されたとき、
それと接続されている入出力装置アダプタの番号
が自動的にプログラムBS―PRに送出される構成
としているので、チヤネルTMCを制御するプロ
グラムBS―PRは「入出力装置の機種を検索する
指令（即ちIOセンスコマンド）」を上記入出力装
置アダプタIOAを介して入出力装置装置IO向け
に送出する。当該入出力装置アダプタIOAに接続
されている入出力装置はこのとき機種コードを含
む返送信号をアダプタIOAを介して通知して来
る。プログラムBS―PRはこの返送信号を解析
し、その結果として入出力装置アダプタ番号と入
出力装置機種コードとを対応させる結合テーブル
TBL（その時までデータは何も入つていない）に
ついて書込みを行う。次の入出力装置IOについ
ても電源が投入されると、入出力装置アダプタ
IOAの番号が通知されることから、前述と同様に
IOセンスコマンドの送出とIOについての機種コ
ードの返送を繰り返し動作を行い、電源投入され
た入出力装置についての結合テーブルを完成す
る。
この結合テーブルTBLは入出力装置について
書込み・読出しなどの具体的動作を行なうときに
も参照する。中央処理装置CPUの側は入出力装
置アダプタIOAの番号のみが判り、そのとき対応
する入出力装置IOについては結合テーブルTBL
を参照して判る。即ちチヤネルTMC動作関係以
外のベーシツクプログラムやアプリケーシヨンプ
ログラムAP―PRはアクセス時に必要の都度結合
テーブルTBLを参照し、所望の入出力装置IOを
正常にアクセスできるか否か判断できる。
書込み・読出しなどの具体的動作を行なうときに
も参照する。中央処理装置CPUの側は入出力装
置アダプタIOAの番号のみが判り、そのとき対応
する入出力装置IOについては結合テーブルTBL
を参照して判る。即ちチヤネルTMC動作関係以
外のベーシツクプログラムやアプリケーシヨンプ
ログラムAP―PRはアクセス時に必要の都度結合
テーブルTBLを参照し、所望の入出力装置IOを
正常にアクセスできるか否か判断できる。
結合テーブルTBLはクリアされるまで残存し、
それまでは入出力装置と入出力装置アダプタとの
関係がチヤネルTMCを介して残存する。クリア
は例えばチヤネルTMCの初期動作時にリセツト
するためその時行なわれる。
それまでは入出力装置と入出力装置アダプタとの
関係がチヤネルTMCを介して残存する。クリア
は例えばチヤネルTMCの初期動作時にリセツト
するためその時行なわれる。
このようにして結合テーブルはシステムの設計
製作時に入出力装置アダプタと接続した入出力装
置について作成されるものではなく、端末側の電
源投入時においてその時点で接続されている入出
力装置アダプタIOA対入出力装置IOの表となる
ことである。したがつて入出力装置アダプタIOA
の何れかに障害が発生した場合、同一チヤネル
TMC内の入出力装置アダプタIOAで空いている
ものがあれば、入出力装置を接続し直して、入出
力装置IOの電源を投入すれば、前述と同様の経
過で新たな結合テーブルの欄が登録され、且つ各
プログラムは、例えば所定の機能を有する機種コ
ードから入出力端末を知りそれを使用して適当な
処理が可能となり、入出力装置IOはチヤネル
TMCを介して通常の動作が可能となるよう制御
される。このとき結合テーブルTBLについて外
部から人為的に操作する必要がなく、所定の順序
で起動すれば書直されるのであつて、システムが
ダウンすることができない。したがつて銀行の各
支店におけるクラスタ制御部と言われる中間制御
装置として使用することに好適である。
製作時に入出力装置アダプタと接続した入出力装
置について作成されるものではなく、端末側の電
源投入時においてその時点で接続されている入出
力装置アダプタIOA対入出力装置IOの表となる
ことである。したがつて入出力装置アダプタIOA
の何れかに障害が発生した場合、同一チヤネル
TMC内の入出力装置アダプタIOAで空いている
ものがあれば、入出力装置を接続し直して、入出
力装置IOの電源を投入すれば、前述と同様の経
過で新たな結合テーブルの欄が登録され、且つ各
プログラムは、例えば所定の機能を有する機種コ
ードから入出力端末を知りそれを使用して適当な
処理が可能となり、入出力装置IOはチヤネル
TMCを介して通常の動作が可能となるよう制御
される。このとき結合テーブルTBLについて外
部から人為的に操作する必要がなく、所定の順序
で起動すれば書直されるのであつて、システムが
ダウンすることができない。したがつて銀行の各
支店におけるクラスタ制御部と言われる中間制御
装置として使用することに好適である。
第１図は従来の端末制御装置とその接続を示す
図、第２図は本発明の実施例の構成を説明する図
である。 CPU…中央処理装置、CH，TMC…チヤネル、
IOA…入出力装置アダプタ、IO…入出力装置、
TBL…結合テーブル、BS―PR…ベーシツクプ
ログラム、AP―PR…アプリケーシヨンプログラ
ム。
図、第２図は本発明の実施例の構成を説明する図
である。 CPU…中央処理装置、CH，TMC…チヤネル、
IOA…入出力装置アダプタ、IO…入出力装置、
TBL…結合テーブル、BS―PR…ベーシツクプ
ログラム、AP―PR…アプリケーシヨンプログラ
ム。
Claims (1)
- 【特許請求の範囲】 １ 機種コードを具える入出力装置が接続されア
ダプタ別番号を具える複数の入出力装置アダプタ
と該入出力装置アダプタをまとめて制御するチヤ
ネルとを内蔵した端末制御部と、処理部と、該入
出力装置と該入出力装置アダプタの接続に応じて
当該入出力装置の機種コードと当該入出力装置ア
ダプタの番号とを対応させて記憶する書替え自在
なテーブルと、を含み、該処理部が該テーブルを
参照して該チヤネルおよび該入出力装置アダプタ
を介して該入出力装置を制御する端末制御装置に
おいて、 入出力装置に電源が投入されると、該入出力装
置が接続された入出力装置アダプタは当該入出力
装置アダプタの番号を上記チヤネルを介して該処
理部に通知し、該処理部は当該入出力装置の機種
を検索する指令を上記チヤネルと当該入出力装置
アダプタを介して当該入出力装置に発信し、該検
索指令の応答信号から当該入出力装置の機種コー
ドを検出して、 該入出力装置の機種コードと該入出力装置アダ
プタ番号との対応を前記テーブルに書き込むよう
に構成したことを特徴とする端末制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17217379A JPS5697123A (en) | 1979-12-29 | 1979-12-29 | Terminal control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17217379A JPS5697123A (en) | 1979-12-29 | 1979-12-29 | Terminal control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5697123A JPS5697123A (en) | 1981-08-05 |
| JPH0250503B2 true JPH0250503B2 (ja) | 1990-11-02 |
Family
ID=15936916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17217379A Granted JPS5697123A (en) | 1979-12-29 | 1979-12-29 | Terminal control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5697123A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58105324A (ja) * | 1981-12-16 | 1983-06-23 | Matsushita Electric Ind Co Ltd | 本体機器と周辺機器との接続装置 |
| JPS6045867A (ja) * | 1983-08-22 | 1985-03-12 | Fujitsu Ltd | 情報処理装置 |
| JPS60243760A (ja) * | 1984-05-18 | 1985-12-03 | Oki Electric Ind Co Ltd | システムパラメ−タ設定方式 |
| JPS6188361A (ja) * | 1984-10-01 | 1986-05-06 | サンドストランド・データ・コントロール・インコーポレーテツド | アビオニクスシステム |
| US4760553A (en) * | 1985-06-03 | 1988-07-26 | International Business Machines Corporation | Terminal system configuration tracing method and apparatus |
| JPS62134725A (ja) * | 1985-12-06 | 1987-06-17 | Nec Corp | 計算機システムの装置構成認識方式 |
| JPS62171972U (ja) * | 1986-04-23 | 1987-10-31 |
-
1979
- 1979-12-29 JP JP17217379A patent/JPS5697123A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5697123A (en) | 1981-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0250503B2 (ja) | ||
| US6182207B1 (en) | Microcontroller with register system for the indirect accessing of internal memory via auxiliary register | |
| JPS6359178B2 (ja) | ||
| US5434979A (en) | Disk drive controller | |
| JPS62226500A (ja) | メモリアクセス方式 | |
| JPH0393942U (ja) | ||
| JP2527964B2 (ja) | 予備系プログラム初期起動制御方式 | |
| KR900007279B1 (ko) | 사설교환기에서의 플로피 디스크 드라이버의 제어방법 | |
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JPS63140357A (ja) | デイスク入出力制御方式 | |
| JP2551054B2 (ja) | 入出力系再構成処理装置 | |
| JP2682746B2 (ja) | 仮想計算機システム | |
| JPS605369A (ja) | メモリ制御方式 | |
| JPH03229331A (ja) | 情報処理装置 | |
| JPS59206924A (ja) | 入出力制御装置 | |
| JPS61187031A (ja) | 情報処理装置 | |
| JPS604498B2 (ja) | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 | |
| JPS6126085B2 (ja) | ||
| JPS61100849A (ja) | 記憶装置 | |
| JPS5918787B2 (ja) | Ｔｌｂパ−テイシヨン方式 | |
| JPS6121539A (ja) | デ−タフアイルの世代管理方式 | |
| JPH0476142B2 (ja) | ||
| JPS5911401A (ja) | ｎ＋１冗長化制御装置 | |
| JPS6079459A (ja) | マルチ計算機システムの起動処理装置 | |
| JPH01177151A (ja) | 情報処理システム |