JPH0252446B2 - - Google Patents
Info
- Publication number
- JPH0252446B2 JPH0252446B2 JP22987085A JP22987085A JPH0252446B2 JP H0252446 B2 JPH0252446 B2 JP H0252446B2 JP 22987085 A JP22987085 A JP 22987085A JP 22987085 A JP22987085 A JP 22987085A JP H0252446 B2 JPH0252446 B2 JP H0252446B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- coefficients
- coefficient
- digital
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 15
- 230000005236 sound signal Effects 0.000 description 5
- SDJLVPMBBFRBLL-UHFFFAOYSA-N dsp-4 Chemical compound ClCCN(CC)CC1=CC=CC=C1Br SDJLVPMBBFRBLL-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010606 normalization Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 101150062184 DSP4 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000002592 echocardiography Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル・グラフイツク・イコライ
ザに係り、例えばPCMオーデイオ信号等のデジ
タルオーデイオ信号を各周波数帯域別にレベル可
変して取出すグラフイツク・イコライザに関す
る。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a digital graphic equalizer, and more particularly, to a graphic equalizer that outputs a digital audio signal such as a PCM audio signal by varying the level for each frequency band.
従来の技術
従来のデジタル・グラフイツク・イコライザに
用いられるデジタル・フイルタは、一般に、主と
してカツトオフ周波数(中心周波数)に着目して
設計されたものであり、周波数特性における平坦
域特性に着目したものではなかつた。Conventional Technology Digital filters used in conventional digital graphic equalizers are generally designed with a focus on the cutoff frequency (center frequency), and are not designed with a focus on plateau characteristics in frequency characteristics. Ta.
発明が解決しようとする問題点
上記理由により、従来のFIRデジタル・フイル
タでは、第7図Cの帯域強調特性Kb(ブースト量
Lb)及び帯域減衰特性Kc(カツト量Lc)を設計し
た場合、周波数fH以上及び周波数fL以下の平坦域
特性にリツプルを生じ、いずれの場合も分散(デ
イスパーシヨン)によるエコー及びカラーリング
つまり音色が不自然に変化する問題点があつた。Problems to be Solved by the Invention For the above reasons, in the conventional FIR digital filter, the band emphasis characteristic K b (boost amount
L b ) and band attenuation characteristic K c (cut amount L c ), ripples occur in the plateau characteristics above frequency f H and below frequency f L , and in both cases, echoes due to dispersion occur. Another problem was that the coloring, that is, the tone, changed unnaturally.
一方、低域強調特性の周波数fH以上の平坦域で
のリツプル及び低域減衰特性の周波数fL以下の平
坦域でのリツプルを小とするために、例えば特開
昭58−182315号公報記載のIIRデジタル・フイル
タを用いる技術が知られているが、IIRデジタ
ル・フイルタであるために位相が非直線であり、
又、まるめ誤差によつて高域のSN比が劣化し、
更に、発振し易い問題点があつた。 On the other hand, in order to reduce the ripple in the flat region above the frequency f H of the low-frequency emphasis characteristic and the ripple in the flat region below the frequency f L of the low-frequency attenuation characteristic, for example, the A technique using an IIR digital filter is known, but since it is an IIR digital filter, the phase is non-linear,
In addition, the high-frequency SN ratio deteriorates due to rounding errors,
Furthermore, there was a problem that oscillation was likely to occur.
又、従来のデジタル・フイルタでは所望の帯域
強調及び減衰特性を得にくい問題点があつた。 Furthermore, conventional digital filters have had the problem that it is difficult to obtain desired band emphasis and attenuation characteristics.
更に、従来のイコライザは、イコライザ特性を
可変設定すると、特にデジタル式のものではフイ
ルタの乗算過程においてオーバフローやアンダフ
ローを生じ、その結果、入出力の音量を一定に保
持し得ず、自然な聴感を得ることができない問題
点があつた。これは、アナログ式のイコライザに
おいても同様であつた。 Furthermore, when conventional equalizers set the equalizer characteristics variably, overflows and underflows occur during the filter multiplication process, especially in digital ones, and as a result, the input and output volume cannot be maintained constant, resulting in a loss of natural hearing. There was a problem that I could not get it. This was also the case with analog equalizers.
本発明は、平坦域でのリツプルが少なく、従つ
て、自然な音色を得ることができ、更に、SN比
が良好でありHiFi用に適すると共に、少ない係
数データ所望の帯域強調及び減衰特性を得ること
ができ又更に、イコライザ特性を可変した際に入
出力の音量を一定に保持し得るデジタル・グラフ
イツク・イコライザを提供することを目的とす
る。 The present invention has less ripples in the flat area, so it is possible to obtain a natural tone, and also has a good signal-to-noise ratio, making it suitable for HiFi use, and with less coefficient data, desired band emphasis and attenuation characteristics can be obtained. Another object of the present invention is to provide a digital graphic equalizer that can maintain input and output volume constant when equalizer characteristics are varied.
問題点を解決するための手段
第1図において、制御装置9及びDSP(デジタ
ル・シグナル・プロセツサ)4は特性入力部15
からの指定に応じてフイルタ係数を変更し、帯域
別の係数を加算しノーマライズして新たな係数を
得る手段及び新たな係数にて周波数特性を変更さ
れる手段の各一実施例である。Means for solving the problem In FIG. 1, the control device 9 and the DSP (digital signal processor) 4 are
This is an example of a means for changing a filter coefficient according to a designation from a filter, adding and normalizing coefficients for each band to obtain a new coefficient, and a means for changing a frequency characteristic using the new coefficient.
作 用
複数の帯域別に仮想されるFIRデジタル帯域フ
イルタ191〜19o(第4図)各々の複数の係数
1〜lのうち特性入力部15から指定に対応した
該当帯域フイルタの係数を指定に応じて変更し、
複数の係数別1〜lに複数の帯域1〜nの係数を
加算して(o
〓k=1
hki(i=1〜l)その総和
M=o
〓k=1
hk1+o
〓k=1
hk2+…+o
〓k=1
hkl
を求め、Mを所定のデジタル語長Lにノーマライ
ズして複数の係数別の数lと同じ数の係数h1〜hl
を得、この得られた係数に基づいてFIRデジタ
ル・フイルタ50の周波数特性を変更する。Function FIR digital band filters 19 1 to 19 o (FIG. 4) virtualized for each of a plurality of bands (FIG. 4) Out of each of the plurality of coefficients 1 to l, the coefficients of the corresponding band filter corresponding to the specification are specified from the characteristic input section 15. Change accordingly,
Adding the coefficients of multiple bands 1 to n to multiple coefficients 1 to l ( o 〓 k=1 h ki (i=1 to l), the total sum M= o 〓 k=1 h k1 + o 〓 k =1 h k2 +...+ o 〓 k=1 h kl is determined, M is normalized to a predetermined digital word length L, and the coefficients h 1 to h l are the same as the number l of each coefficient.
is obtained, and the frequency characteristics of the FIR digital filter 50 are changed based on the obtained coefficients.
実施例
第1図は本発明イコライザの一実施例のブロツ
ク系統図を示す。同図中、15は特性入力部、1
6は表示部で、第2図に示す如く、特性可変用ス
イツチSW1,SW2,…SWo、表示素子群161,
162,…16o、λ表示素子群16〓が設けられ
ている。4はDSPで、特性入力部15にて設定
された第3図に示すnバンドのイコライザ特性
K1〜Koを実現すべくデジタル・フイルタ演算を
行なうもので、内部に係数メモリ42、プログラ
ムROM41等を有する。Embodiment FIG. 1 shows a block diagram of an embodiment of the equalizer of the present invention. In the figure, 15 is a characteristic input section;
Reference numeral 6 denotes a display unit , as shown in FIG .
16 2 , . . . 16 o , a λ display element group 16 is provided. 4 is a DSP, which has n-band equalizer characteristics set in the characteristic input section 15 as shown in FIG.
It performs digital filter calculations to realize K 1 to K o , and has internal coefficient memory 4 2 , program ROM 4 1 , etc.
入力端子1に光フアイバ(図示せず)を経て供
給されたデジタル・オーデイオ信号は光インタフ
エース2にて電気信号とされて例えばシリアル/
パラレル変換され、ラツチ回路3に供給されてこ
こにラツチされる。ラツチ回路3の出力は後述の
DSP4にて特性入力部15の指定に応じてイコ
ライザ特性を可変され、ラツチ回路5に供給さ
れ、光インタフエース6にてパラレル/シリアル
変換されて光信号とされ、端子17より取出さ
れ、光フアイバに供給される。 A digital audio signal supplied to the input terminal 1 via an optical fiber (not shown) is converted into an electrical signal by the optical interface 2, and is converted into an electrical signal, for example, via a serial/
The signal is parallel-converted and supplied to the latch circuit 3, where it is latched. The output of latch circuit 3 will be described later.
The equalizer characteristics are varied in the DSP 4 according to the specifications of the characteristic input section 15, and the equalizer characteristics are supplied to the latch circuit 5, which is converted into an optical signal by parallel/serial conversion by the optical interface 6, and is taken out from the terminal 17 and sent to the optical fiber. is supplied to
DSP4は実質上第4図に示す如く、nバンド
のデジタル・帯域フイルタ191〜19oの各係数
を係数メモリ42の書換えによつて可変すること
により所望のイコライザ特性K1〜Koを得る構成
とされており、デジタル・帯域フイルタとしては
例えば第6図A,Bに示すものが考えられる。 Substantially, as shown in FIG. 4, the DSP 4 changes the respective coefficients of the n-band digital band filters 19 1 to 19 o by rewriting the coefficient memory 4 2 to obtain desired equalizer characteristics K 1 to K o . For example, the digital bandpass filter shown in FIGS. 6A and 6B can be considered.
第6図A,Bは夫々デジタル・帯域フイルタの
ハードウエア構成(回路図)及びその概略ブロツ
ク系統図を示す。第6図Aにおいて、1サンプル
遅延部301〜30l、乗算部311〜31l、加算
部322〜32lにて第7図Aの実線の特性を得る
低域通過フイルタ(低域フイルタ)22、1サン
プル遅延部351〜35l、乗算部361〜36l、
加算部372〜37lにて同図Bの実線の特性を得
る高域通過フイルタ(高域フイルタ)24が夫々
構成されており、一方、1サンプル遅延部341
〜34n、乗算部(レベル調整部)33,38に
て全域フイルタ(実質的に遅延回路及びアツテネ
ータ)23が構成されている。 6A and 6B respectively show the hardware configuration (circuit diagram) of the digital bandpass filter and its schematic block system diagram. In FIG . 6A, a low - pass filter (low - pass filter ) that obtains the characteristics shown by the solid line in FIG. filter) 22, 1 sample delay section 35 1 to 35 l , multiplication section 36 1 to 36 l ,
The adders 37 2 to 37 l each constitute a high-pass filter (high-pass filter) 24 that obtains the characteristics shown by the solid line in FIG .
.about.34.sub.n , and multiplication sections (level adjustment sections) 33 and 38 constitute a full range filter (substantially a delay circuit and an attenuator) 23.
低域フイルタ22の乗算部311〜31lの係数
a1〜alは第10図Aに示す関数窓であり、一方、
高域フイルタ24の乗算部361〜36lの係数b1
〜blは同図Bに示す関数窓であり、全域フイルタ
23の出力は低域フイルタ22及び高域フイルタ
24の中間タツプmの加算部32n,37nに供給
される。 Coefficients of multipliers 31 1 to 31 l of low-pass filter 22
a 1 to a l are the function windows shown in FIG. 10A, and on the other hand,
Coefficient b 1 of multiplier section 36 1 to 36 l of high-pass filter 24
.about.bl is a functional window shown in FIG.
この場合、第7図Aに示す如く、低域フイルタ
(実線)と全域フイルタ(一点鎖線)とを合成し
て破線の特性を得ると共に、同図Bに示す如く、
高域フイルタ(実線)と全域フイルタ(一点鎖
線)とを合成して破線の特性を得、これらを合成
して同図Cに示す帯域減衰特性Kcを得る。 In this case, as shown in FIG. 7A, the low-pass filter (solid line) and the wide range filter (dotted chain line) are combined to obtain the characteristics indicated by the broken line, and as shown in FIG. 7B,
The high-pass filter (solid line) and the whole range filter (dotted chain line) are combined to obtain the characteristic shown by the broken line, and these are combined to obtain the band attenuation characteristic K c shown in FIG.
一方、帯域強調特性を得る場合、低域フイルタ
22の乗算部311〜31lの係数a1〜alを可変設
定して第7図Eに示す特性を得るように構成する
一方、高域フイルタ24の乗算部361〜36lの
係数b1〜blを可変設定して同図Dに示す特性得る
ように構成する。上記帯域減衰特性を得る場合と
同様に、この場合、第7図Dに示す如く、高域フ
イルタ(実線)と全域フイルタ(一点鎖線)とを
合成して破線の特性を得ると共に、同図Eに示す
如く、低域フイルタ(実線)と全域フイルタ(一
点鎖線)とを合成して破線の特性を得、これらを
合成して同図Cに示す帯域強調特性Kbを得る。 On the other hand, when obtaining band emphasis characteristics, the coefficients a 1 to a l of the multipliers 31 1 to 31 l of the low-pass filter 22 are variably set to obtain the characteristics shown in FIG. The coefficients b 1 to b l of the multipliers 36 1 to 36 l of the filter 24 are variably set to obtain the characteristics shown in FIG. As in the case of obtaining the above-mentioned band attenuation characteristic, in this case, as shown in FIG. As shown in FIG. 3, the low-pass filter (solid line) and the wide range filter (dotted chain line) are combined to obtain the characteristic shown by the broken line, and these are combined to obtain the band emphasis characteristic K b shown in FIG.
このように、本発明では、周波数fH以上の平坦
特性及び周波数fL以下の平坦特性は夫々全域フイ
ルタが関与するため、従来のものに比して平坦域
でのリツプルが少ない。 As described above, in the present invention, since the flat characteristic above the frequency f H and the flat characteristic below the frequency f L are each related to the whole range filter, there are fewer ripples in the flat area compared to the conventional one.
第8図は第6図Aに示す帯域フイルタを簡略化
したもので、全域フイルタを特別に設けず、低域
フイルタ22の係数ai(a1〜al)と高域フイルタ2
4の係数bi(b1〜bl)とを加算部40(401〜4
0l)で加算した係数h1i(h11〜h1l)(第11図)を
乗算部31(311〜31l)の係数に設定したも
のであり、実質的に第6図Aに示す回路図と等価
である。 FIG . 8 is a simplified version of the bandpass filter shown in FIG .
The coefficient b i (b 1 to b l ) of 4 is added to the adder 40 (40 1 to 4
The coefficients h 1i ( h 11 to h 1l ) (Fig. 11) added in the multiplier 31 (31 1 to 31 l) are set as the coefficients of the multiplier 31 (31 1 to 31 l ), and are substantially as shown in Fig. 6A. It is equivalent to a circuit diagram.
第6図A、第8図に示す帯域フイルタは第4図
示の各帯域フイルタ191〜19oに夫々適用され
るものであるが、第5図に示す帯域フイルタは第
4図示の帯域フイルタ191〜19o及び加算器2
1全体(50で示す)と等価のもので、実際に
は、本発明では第5図示の帯域フイルタを用い
る。第5図示のものは、第8図示のh11〜h1lを第
1バンドの係数、h21〜h2lを第2バンドの係数、
h31〜h3lを第3バンドの係数、…,ho1〜holを第n
バンドの係数とし、加算部411,412,…,4
1lにより夫々o
〓k=1
hk1、o
〓k=1
hk2,…,o
〓k=1
hklを演算
し、更に乗算部421〜42lにて係数λを乗算じ
て夫々乗算部311〜312,…31lに供給するこ
とにより、第4図示の帯域フイルタ191〜19o
を個々に演算したのと等価な結果を1つの帯域フ
イルタで得るものである。 The band filters shown in FIGS. 6A and 8 are applied to the band filters 19 1 to 19 o shown in FIG. 4, respectively, but the band filter shown in FIG. 1 to 19 o and adder 2
1 (indicated by 50), and in practice, the present invention uses a bandpass filter as shown in FIG. In the case shown in the fifth diagram, h 11 to h 1l shown in the eighth diagram are coefficients of the first band, h 21 to h 2l are coefficients of the second band,
h 31 ~ h 3l is the coefficient of the third band, ..., h o1 ~ h ol is the nth band coefficient.
The coefficients of the bands are added to the adder units 41 1 , 41 2 ,..., 4
1 l , calculate o 〓 k=1 h k1 , o 〓 k=1 h k2 ,..., o 〓 k=1 h kl , respectively, and further multiply by the coefficient λ in the multipliers 42 1 to 42 l to obtain the respective results. By supplying the multipliers 31 1 to 31 2 , . . . 31 l , the band filters 19 1 to 19 o shown in FIG.
A result equivalent to calculating each of these individually can be obtained using a single band filter.
次に、イコライザ特性の切換えについて説明す
る。イコライザ特性を切換えるに際してDSP4
を実質上構成するデジタル・フイルタの係数に対
応した係数データを切換えるのであるが、この切
換動作を制御するのは制御装置9内のCPU10
であり、CPU10はROM11、RAM12から
の制御信号に基づき第9図に示すフローチヤート
に従つて動作する構成とされている。 Next, switching of equalizer characteristics will be explained. DSP4 when switching equalizer characteristics
This switching operation is controlled by the CPU 10 in the control device 9.
The CPU 10 is configured to operate according to the flowchart shown in FIG. 9 based on control signals from the ROM 11 and RAM 12.
特性入力部15の所定のバンドのスイツチを操
作することによりスイツチ位置制御データが入力
され(第9図A中にステツプ101)、このバン
ドに対応した表示素子群の所定セグメントが表示
され(ステツプ102)、指定されたイコライザ
特性に対応したフイルタ係数(例えば第3バンド
であればh31,h32,…h3l)がROM11から検索
される(ステツプ103)。ROM11からフイ
ルタ係数が検索されると、ノーマライズ部101
(第1図)においてフイルタ係数の総和Mつまり
M=o
〓k=1
hk1+o
〓k=1
hk2+…+o
〓k=1
hkl
が求められ(ステツプ104)、次に、デジタル
語長をLとすると、(2L−1)/M=λなる係数
が求められ、各フイルタ係数組にλが乗じられて
(第5図では乗算部411〜42l)
λo
〓k=1
hk1、λo
〓k=1
hk2,…,λo
〓k=1
hkl
とされ、つまりフイルタ係数がノーマライズされ
る(ステツプ105)。この場合、λo
〓k=1
hki(i=
1〜l)の演算はデジタル語長Lより十分長いビ
ツト数で行ない、十分な精度を確保するようにし
ておくことが必要である。 Switch position control data is input by operating the switch of a predetermined band in the characteristic input section 15 (step 101 in FIG. 9A), and a predetermined segment of the display element group corresponding to this band is displayed (step 102). ), filter coefficients (for example, h 31 , h 32 , . . . h 3l for the third band) corresponding to the specified equalizer characteristics are retrieved from the ROM 11 (step 103). When the filter coefficient is retrieved from the ROM 11, the normalizing unit 10 1
In (Fig. 1), the sum M of the filter coefficients, that is, M= o 〓 k=1 h k1 + o 〓 k=1 h k2 +...+ o 〓 k=1 h kl is determined (step 104), and then, When the digital word length is L, a coefficient of (2 L -1)/M=λ is obtained, and each filter coefficient set is multiplied by λ (multiplying units 41 1 to 42 l in FIG. 5) to obtain λ o 〓 k=1 h k1 , λ o 〓 k=1 h k2 , . . . , λ o 〓 k=1 h kl , that is, the filter coefficients are normalized (step 105). In this case, λ o 〓 k=1 h ki (i=
It is necessary to perform the operations 1 to 1) using a number of bits that is sufficiently longer than the digital word length L to ensure sufficient accuracy.
このようにしてノーマライズすることにより、
システムの中心的役割を果す乗算部311〜31l
(第5図)に、語長L及び係数語長(例えば語長
Lに等しい)の各ビツト長のものを使用し得、格
別に長いビツト長のものを使用する必要がなく、
システムを低コスト化し得ると共に、オーバフロ
ーやアンダフローを生じることがないので入出力
の音量を一定に保持し得、しかも、オーバフロー
やレベル低下によるSN比の劣化を防止し得る。 By normalizing in this way,
Multipliers 31 1 to 31 l play a central role in the system
(FIG. 5), word length L and coefficient word length (e.g., equal to word length L) can be used, and there is no need to use a particularly long bit length.
The cost of the system can be reduced, and since no overflow or underflow occurs, the input/output volume can be kept constant, and deterioration of the SN ratio due to overflow or level drop can be prevented.
このノーマライズされたフイルタ係数はRAM
12に移され、係数λがλ表示素子群16λに表
示され(ステツプ106)、これらは割込みタイ
ミングでラツチ回路8に順次送出される(第9図
B中ステツプ111)。これと同時にアドレスデ
ータがアドレスメモリ7に供給され、各ラツチデ
ータに対応するアドレスが指定される(ステツプ
112)。このとき、CPU10は1〜lまで順次
カウントアツプし(ステツプ113〜115)、
係数λを出力する(ステツプ116)。係数λは
ラツチ回路13、光インタフエース14を介して
端子18より取出されて音量制御ボリユーム等に
供給され、音量をノーマライズ前の値に戻す等す
る。 This normalized filter coefficient is RAM
12, the coefficients λ are displayed on the λ display element group 16λ (step 106), and these are sequentially sent to the latch circuit 8 at interrupt timing (step 111 in FIG. 9B). At the same time, address data is supplied to the address memory 7, and addresses corresponding to each latch data are designated (step 112). At this time, the CPU 10 sequentially counts up from 1 to l (steps 113 to 115),
The coefficient λ is output (step 116). The coefficient λ is taken out from the terminal 18 via the latch circuit 13 and the optical interface 14, and is supplied to a volume control volume, etc., to return the volume to the value before normalization.
DSP4は第12図A,Bに示すフローチヤー
トに従つて動作する構成とされており、初期化さ
れた(第12図A中ステツプ121)後、割込み
タイミングで以前に行なわれた演算結果が出力さ
れ(ステツプ131)、ラツチ回路8からの次の
サンプリングデータが入力されて(ステツプ13
2)アドレスメモリ7にて指定されたアドレスで
係数メモリ42に書込まれる(ステツプ133)。
全てのアドレスにフイルタ係数が書込まれると
(ステツプ134)、係数メモリ42のメモリ部4
21,422,…,42oを構成する2つのメモリ部の
うち非動作中のページのメモリ部に切換えられ
(第12図ステツプ135)、これによつて新たな
係数h1,h2,…,hlが得られ、1サンプリング毎
にフイルタ演算が行なわれ(ステツプ136)、
新たなイコライザ特性が得られる。なお、CPU
10の動作によるスイツチSの切換えにより、2
つのメモリ部(例えば421,422)のうち非動作
中のページのメモリ部に切換え、1系統の系路で
帯域フイルタ191〜19oを制御するように構成
することもできる。 The DSP 4 is configured to operate according to the flowchart shown in FIGS. 12A and 12B, and after being initialized (step 121 in FIG. 12A), the previously performed calculation results are output at interrupt timing. is input (step 131), and the next sampling data from the latch circuit 8 is input (step 13).
2) The address specified in the address memory 7 is written into the coefficient memory 42 (step 133).
When the filter coefficients are written to all addresses (step 134), the memory section 4 of the coefficient memory 42
21 , 4 22 , ..., 4 2o is switched to the memory section of the inactive page (step 135 in FIG. 12), and thereby new coefficients h 1 , h 2 , ..., h l are obtained, and a filter operation is performed for each sampling (step 136).
New equalizer characteristics can be obtained. In addition, the CPU
By switching the switch S according to the operation of 10, 2
It is also possible to switch to the memory section of the non-operating page among the two memory sections (for example, 4 21 and 4 22 ) and control the band filters 19 1 to 19 o using one system.
このように、特性入力部15にてイコライザ特
性を指定する度にλo
〓k=1
hki(i=1〜l)が演算さ
れて新たな係数h1,h2,…,hlが得られ、イコラ
イザ特性が可変される。 In this way, each time the equalizer characteristic is specified in the characteristic input section 15, λ o 〓 k=1 h ki (i=1 to l) is calculated and new coefficients h 1 , h 2 ,..., h l are calculated. obtained, and the equalizer characteristics are varied.
発明の効果
本発明になるデジタル・グラフイツク・イコラ
イザによれば、特に平坦特性は実質的に全域フイ
ルタが関与するので従来のものに比して平坦域で
のリツプルを少なくし得、これにより、従来の
FIRデジタル・フイルタを用いたものに比して自
然な音色を得ることができ、更に、FIRデジタ
ル・フイルタを用いているため、IIRデジタル・
フイルタを用いたものに比して特に高域のSN比
の劣化がなく、発振等の問題を生じることはな
く、又、係数の組を1系統の組に変換するように
しているために少ない係数データで様々な特性を
組合せ得、これにより、特性の自由度が大であ
り、又、一のフイルタ構成で実現できるので、構
成が簡単であり、例えばDSP等の高速プロセツ
サ等で小形、かつ、低コストに構成し得、又更
に、フイルタ係数の総和を所定語長にノーマライ
ズしているため、乗算部に格別に長いビツトのも
のを使用する必要がなく、システムを低コスト化
し得ると共に、オーバフローやアンダフローを生
じることがないので入出力の音量を一定に保持し
得、しかもオーバフローやレベル低下によるSN
比劣化を防止し得、又、係数λを出力することに
より、音量制御ボリユームと連動させて音量をノ
ーマライズ前の値に戻すこともでき、又、係数λ
を表示することにより、特性入力部の特性可変用
スイツチを操作して所望の特性に設定し易い等の
特長を有する。Effects of the Invention According to the digital graphic equalizer of the present invention, in particular, since the flat characteristic substantially involves a whole area filter, it is possible to reduce ripples in the flat area compared to the conventional one. of
It is possible to obtain a more natural tone than that using an FIR digital filter, and since it uses an FIR digital filter, it is possible to obtain a more natural tone than that using an FIR digital filter.
Compared to a filter that uses a filter, there is no deterioration in the SN ratio in the high range, and there are no problems such as oscillation, and because the set of coefficients is converted into a set of one system, there is less Various characteristics can be combined using coefficient data, which provides a large degree of freedom in characteristics.Also, since it can be realized with a single filter configuration, the configuration is simple.For example, it is compact and can be used with high-speed processors such as DSP , can be constructed at a low cost, and furthermore, since the sum of filter coefficients is normalized to a predetermined word length, there is no need to use a particularly long bit in the multiplication section, and the system can be made at a low cost. Since no overflow or underflow occurs, the input/output volume can be kept constant, and the SN
It is possible to prevent ratio deterioration, and by outputting the coefficient λ, it is possible to return the volume to the value before normalization in conjunction with the volume control volume.
By displaying , it is possible to easily set the desired characteristic by operating the characteristic variable switch of the characteristic input section.
第1図及び第2図は夫々本発明イコライザの一
実施例のブロツク系統図及びその一部の概略図、
第3図及び第4図は夫々イコライザ特性図及びイ
コライザ特性を得る帯域フイルタのブロツク系統
図、第5図は本発明イコライザに用いるFIRデジ
タル・フイルタの回路図、第6図はFIRデジタ
ル・帯域フイルタの回路図、第7図はフイルタの
周波数特性図、第8図はFIRデジタル・帯域フイ
ルタの回路図、第9図はCPUの動作説明用フロ
ーチヤート、第10図及び第11図はフイルタの
係数値を示す図、第12図はDSPの動作説明用
フローチヤートである。
1、…デジタル・オーデイオ信号入力端子、4
…DSP、42…係数メモリ、7…アドレスメモリ、
8…ラツチ回路、9…制御装置、10…CPU、
101…ノーマライズ部、11…プログラム
ROM、12…CPU作業用RAM、15…特性入
力部、16…表示部、17…オーデイオ信号出力
端子、18…係数出力端子、301〜30l…1サ
ンプリング遅延部、311〜31l…乗算部、322
〜32l,411〜41l…加算部、50…FIRデジ
タル・フイルタ。
FIG. 1 and FIG. 2 are a block diagram and a schematic diagram of a part of an embodiment of the equalizer of the present invention, respectively;
Figures 3 and 4 are equalizer characteristic diagrams and block system diagrams of bandpass filters that obtain equalizer characteristics, Figure 5 is a circuit diagram of an FIR digital filter used in the equalizer of the present invention, and Figure 6 is a diagram of the FIR digital bandpass filter. Fig. 7 is a frequency characteristic diagram of the filter, Fig. 8 is a circuit diagram of the FIR digital band filter, Fig. 9 is a flowchart for explaining the operation of the CPU, and Figs. 10 and 11 are diagrams of the filter. Figure 12, which shows numerical values, is a flowchart for explaining the operation of the DSP. 1,...Digital audio signal input terminal, 4
...DSP, 4 2 ... coefficient memory, 7 ... address memory,
8...Latch circuit, 9...Control device, 10...CPU,
10 1 ...Normalize section, 11...Program
ROM, 12... RAM for CPU work, 15... Characteristics input section, 16... Display section, 17... Audio signal output terminal, 18... Coefficient output terminal, 30 1 to 30 l ... 1 Sampling delay section, 31 1 to 31 l ... Multiplication section, 32 2
~ 32l , 411 ~ 41l ...addition section, 50...FIR digital filter.
Claims (1)
指定する特性入力部と、該複数の帯域別に仮想さ
れるFIRデジタル帯域フイルタ各々の複数の係数
のうち該特性入力部からの指定に対応した該当帯
域のフイルタの係数を該指定に応じて変更し、該
複数の係数別に該複数の帯域の係数を加算して総
和を求め、該総和を所定のデジタル語長にノーマ
ライズして該複数の係数別の数と同じ数の係数を
得る係数変更手段と、該係数変更手段にて得られ
た係数に基づいて周波数特性を変更される1個の
FIRデジタル・フイルタとよりなることを特徴と
するデジタル・グラフイツク・イコライザ。 2 該係数変更手段は、該総和をM、該デジタル
語長をLとしたとき、(2L−1)/M=λなる係
数を出力する手段を設けられてなることを特徴と
する特許請求の範囲第1項記載のデジタル・グラ
フイツク・イコライザ。 3 該係数変更手段は、該総和をM、該デジタル
語長をLとしたとき、(2L−1)/M=λなる係
数を表示する手段を設けられてなることを特徴と
する特許請求の範囲第1項記載のデジタル・グラ
フイツク・イコライザ。[Scope of Claims] 1. A characteristic input section for specifying desired equalizer characteristics for each of a plurality of bands, and specification from the characteristic input section among a plurality of coefficients of each virtual FIR digital band filter for each of the plurality of bands. The coefficients of the filter of the corresponding band corresponding to the above are changed according to the specification, the coefficients of the plurality of bands are added for each of the plurality of coefficients to obtain the sum, the sum is normalized to a predetermined digital word length, and the coefficient of the filter is changed according to the specification. a coefficient changing means for obtaining the same number of coefficients as each of the plurality of coefficients; and one coefficient changing means whose frequency characteristics are changed based on the coefficients obtained by the coefficient changing means.
A digital graphic equalizer featuring an FIR digital filter. 2. A patent claim characterized in that the coefficient changing means is provided with means for outputting a coefficient such that (2 L −1)/M=λ, where M is the summation and L is the digital word length. The digital graphic equalizer according to item 1. 3. A patent claim characterized in that the coefficient changing means is provided with means for displaying a coefficient of (2 L -1)/M=λ, where M is the summation and L is the digital word length. The digital graphic equalizer according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229870A JPS6291010A (en) | 1985-10-17 | 1985-10-17 | Digital graphic equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229870A JPS6291010A (en) | 1985-10-17 | 1985-10-17 | Digital graphic equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6291010A JPS6291010A (en) | 1987-04-25 |
| JPH0252446B2 true JPH0252446B2 (en) | 1990-11-13 |
Family
ID=16898992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60229870A Granted JPS6291010A (en) | 1985-10-17 | 1985-10-17 | Digital graphic equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6291010A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2639543B2 (en) * | 1987-12-02 | 1997-08-13 | 日本ビクター株式会社 | Digital filter device |
| JPH03187610A (en) * | 1989-12-18 | 1991-08-15 | Kenwood Corp | Acoustic correction device |
| JPH03250809A (en) * | 1990-02-28 | 1991-11-08 | Kenwood Corp | Graphic equalizer |
-
1985
- 1985-10-17 JP JP60229870A patent/JPS6291010A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6291010A (en) | 1987-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010032226A1 (en) | Digital filters | |
| JPH07114337B2 (en) | Digital audio signal processor | |
| US4185325A (en) | Recursive digital filter having coefficients equal to sums of few powers of few powers of two terms | |
| JPH06101683B2 (en) | Digital analog converter | |
| JPH082014B2 (en) | Multi-stage digital filter | |
| JPH0252446B2 (en) | ||
| JPH09284094A (en) | Digital filter bank device and method of operating the same | |
| JP2511253B2 (en) | Digital graphic equalizer | |
| CN114448390A (en) | Biquad digital filter device and implementation method | |
| US6163789A (en) | Digital parametric equalizer with symmetrical cut and boost spectrums | |
| US7058126B1 (en) | Digital graphametric equalizer | |
| JPS62123820A (en) | Digital graphic equalizer | |
| JPS60114020A (en) | Digital filter circuit | |
| JP2517702B2 (en) | Equalizer device | |
| JP2010233198A (en) | Audio signal processing circuit, filter circuit, and audio system using the filter circuit | |
| JPS6282708A (en) | Digital graphic equalizer | |
| KR0149314B1 (en) | Multi-channel, multi-stage oversampling half-band filter with data bus structure | |
| JPS6295008A (en) | Digital graphic equalizer | |
| JPS62179211A (en) | Digital graphic equalizer | |
| JPS6291011A (en) | Digital graphic equalizer | |
| JP2590291B2 (en) | Switching IIR filter | |
| JP2522239B2 (en) | Digital signal processor | |
| JPS63103509A (en) | Digital filter | |
| JP2943112B2 (en) | Digital signal processor | |
| KR100251634B1 (en) | Apparatus for receiving digital by using polyphase structure |