JPH0252446B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デジタル・グラフイツク・イコライ
ザに係り、例えばPCMオーデイオ信号等のデジ
タルオーデイオ信号を各周波数帯域別にレベル可
変して取出すグラフイツク・イコライザに関す
る。

従来の技術 従来のデジタル・グラフイツク・イコライザに
用いられるデジタル・フイルタは、一般に、主と
してカツトオフ周波数（中心周波数）に着目して
設計されたものであり、周波数特性における平坦
域特性に着目したものではなかつた。

発明が解決しようとする問題点 上記理由により、従来のFIRデジタル・フイル
タでは、第７図Ｃの帯域強調特性K_b（ブースト量
L_b）及び帯域減衰特性K_c（カツト量L_c）を設計し
た場合、周波数f_H以上及び周波数f_L以下の平坦域
特性にリツプルを生じ、いずれの場合も分散（デ
イスパーシヨン）によるエコー及びカラーリング
つまり音色が不自然に変化する問題点があつた。

一方、低域強調特性の周波数f_H以上の平坦域で
のリツプル及び低域減衰特性の周波数f_L以下の平
坦域でのリツプルを小とするために、例えば特開
昭58−182315号公報記載のIIRデジタル・フイル
タを用いる技術が知られているが、IIRデジタ
ル・フイルタであるために位相が非直線であり、
又、まるめ誤差によつて高域のSN比が劣化し、
更に、発振し易い問題点があつた。

又、従来のデジタル・フイルタでは所望の帯域
強調及び減衰特性を得にくい問題点があつた。

更に、従来のイコライザは、イコライザ特性を
可変設定すると、特にデジタル式のものではフイ
ルタの乗算過程においてオーバフローやアンダフ
ローを生じ、その結果、入出力の音量を一定に保
持し得ず、自然な聴感を得ることができない問題
点があつた。これは、アナログ式のイコライザに
おいても同様であつた。

本発明は、平坦域でのリツプルが少なく、従つ
て、自然な音色を得ることができ、更に、SN比
が良好でありHiFi用に適すると共に、少ない係
数データ所望の帯域強調及び減衰特性を得ること
ができ又更に、イコライザ特性を可変した際に入
出力の音量を一定に保持し得るデジタル・グラフ
イツク・イコライザを提供することを目的とす
る。

問題点を解決するための手段 第１図において、制御装置９及びDSP（デジタ
ル・シグナル・プロセツサ）４は特性入力部１５
からの指定に応じてフイルタ係数を変更し、帯域
別の係数を加算しノーマライズして新たな係数を
得る手段及び新たな係数にて周波数特性を変更さ
れる手段の各一実施例である。

作 用 複数の帯域別に仮想されるFIRデジタル帯域フ
イルタ１９₁〜１９_o（第４図）各々の複数の係数
１〜ｌのうち特性入力部１５から指定に対応した
該当帯域フイルタの係数を指定に応じて変更し、
複数の係数別１〜ｌに複数の帯域１〜ｎの係数を
加算して（_o 〓^k=1 h_ki（ｉ＝１〜ｌ）その総和 Ｍ＝_o 〓^k=1 h_k1＋_o 〓^k=1 h_k2＋…＋_o 〓^k=1 h_kl を求め、Ｍを所定のデジタル語長Ｌにノーマライ
ズして複数の係数別の数ｌと同じ数の係数h₁〜h_l
を得、この得られた係数に基づいてFIRデジタ
ル・フイルタ５０の周波数特性を変更する。

実施例 第１図は本発明イコライザの一実施例のブロツ
ク系統図を示す。同図中、１５は特性入力部、１
６は表示部で、第２図に示す如く、特性可変用ス
イツチSW₁，SW₂，…SW_o、表示素子群１６₁，
１６₂，…１６_o、λ表示素子群１６〓が設けられ
ている。４はDSPで、特性入力部１５にて設定
された第３図に示すｎバンドのイコライザ特性
K₁〜K_oを実現すべくデジタル・フイルタ演算を
行なうもので、内部に係数メモリ４₂、プログラ
ムROM４₁等を有する。

入力端子１に光フアイバ（図示せず）を経て供
給されたデジタル・オーデイオ信号は光インタフ
エース２にて電気信号とされて例えばシリアル／
パラレル変換され、ラツチ回路３に供給されてこ
こにラツチされる。ラツチ回路３の出力は後述の
DSP４にて特性入力部１５の指定に応じてイコ
ライザ特性を可変され、ラツチ回路５に供給さ
れ、光インタフエース６にてパラレル／シリアル
変換されて光信号とされ、端子１７より取出さ
れ、光フアイバに供給される。

DSP４は実質上第４図に示す如く、ｎバンド
のデジタル・帯域フイルタ１９₁〜１９_oの各係数
を係数メモリ４₂の書換えによつて可変すること
により所望のイコライザ特性K₁〜K_oを得る構成
とされており、デジタル・帯域フイルタとしては
例えば第６図Ａ，Ｂに示すものが考えられる。

第６図Ａ，Ｂは夫々デジタル・帯域フイルタの
ハードウエア構成（回路図）及びその概略ブロツ
ク系統図を示す。第６図Ａにおいて、１サンプル
遅延部３０₁〜３０_l、乗算部３１₁〜３１_l、加算
部３２₂〜３２_lにて第７図Ａの実線の特性を得る
低域通過フイルタ（低域フイルタ）２２、１サン
プル遅延部３５₁〜３５_l、乗算部３６₁〜３６_l、
加算部３７₂〜３７_lにて同図Ｂの実線の特性を得
る高域通過フイルタ（高域フイルタ）２４が夫々
構成されており、一方、１サンプル遅延部３４₁
〜３４_n、乗算部（レベル調整部）３３，３８に
て全域フイルタ（実質的に遅延回路及びアツテネ
ータ）２３が構成されている。

低域フイルタ２２の乗算部３１₁〜３１_lの係数
a₁〜a_lは第１０図Ａに示す関数窓であり、一方、
高域フイルタ２４の乗算部３６₁〜３６_lの係数b₁
〜b_lは同図Ｂに示す関数窓であり、全域フイルタ
２３の出力は低域フイルタ２２及び高域フイルタ
２４の中間タツプｍの加算部３２_n，３７_nに供給
される。

この場合、第７図Ａに示す如く、低域フイルタ
（実線）と全域フイルタ（一点鎖線）とを合成し
て破線の特性を得ると共に、同図Ｂに示す如く、
高域フイルタ（実線）と全域フイルタ（一点鎖
線）とを合成して破線の特性を得、これらを合成
して同図Ｃに示す帯域減衰特性K_cを得る。

一方、帯域強調特性を得る場合、低域フイルタ
２２の乗算部３１₁〜３１_lの係数a₁〜a_lを可変設
定して第７図Ｅに示す特性を得るように構成する
一方、高域フイルタ２４の乗算部３６₁〜３６_lの
係数b₁〜b_lを可変設定して同図Ｄに示す特性得る
ように構成する。上記帯域減衰特性を得る場合と
同様に、この場合、第７図Ｄに示す如く、高域フ
イルタ（実線）と全域フイルタ（一点鎖線）とを
合成して破線の特性を得ると共に、同図Ｅに示す
如く、低域フイルタ（実線）と全域フイルタ（一
点鎖線）とを合成して破線の特性を得、これらを
合成して同図Ｃに示す帯域強調特性K_bを得る。

このように、本発明では、周波数f_H以上の平坦
特性及び周波数f_L以下の平坦特性は夫々全域フイ
ルタが関与するため、従来のものに比して平坦域
でのリツプルが少ない。

第８図は第６図Ａに示す帯域フイルタを簡略化
したもので、全域フイルタを特別に設けず、低域
フイルタ２２の係数a_i（a₁〜a_l）と高域フイルタ２
４の係数b_i（b₁〜b_l）とを加算部４０（４０₁〜４
０_l）で加算した係数h_1i（h₁₁〜h_1l）（第１１図）を
乗算部３１（３１₁〜３１_l）の係数に設定したも
のであり、実質的に第６図Ａに示す回路図と等価
である。

第６図Ａ、第８図に示す帯域フイルタは第４図
示の各帯域フイルタ１９₁〜１９_oに夫々適用され
るものであるが、第５図に示す帯域フイルタは第
４図示の帯域フイルタ１９₁〜１９_o及び加算器２
１全体（５０で示す）と等価のもので、実際に
は、本発明では第５図示の帯域フイルタを用い
る。第５図示のものは、第８図示のh₁₁〜h_1lを第
１バンドの係数、h₂₁〜h_2lを第２バンドの係数、
h₃₁〜h_3lを第３バンドの係数、…，h_o1〜h_olを第ｎ
バンドの係数とし、加算部４１₁，４１₂，…，４
１_lにより夫々_o 〓^k=1 h_k1、_o 〓^k=1 h_k2，…，_o 〓^k=1 h_klを演算
し、更に乗算部４２₁〜４２_lにて係数λを乗算じ
て夫々乗算部３１₁〜３１₂，…３１_lに供給するこ
とにより、第４図示の帯域フイルタ１９₁〜１９_o
を個々に演算したのと等価な結果を１つの帯域フ
イルタで得るものである。

次に、イコライザ特性の切換えについて説明す
る。イコライザ特性を切換えるに際してDSP４
を実質上構成するデジタル・フイルタの係数に対
応した係数データを切換えるのであるが、この切
換動作を制御するのは制御装置９内のCPU１０
であり、CPU１０はROM１１、RAM１２から
の制御信号に基づき第９図に示すフローチヤート
に従つて動作する構成とされている。

特性入力部１５の所定のバンドのスイツチを操
作することによりスイツチ位置制御データが入力
され（第９図Ａ中にステツプ１０１）、このバン
ドに対応した表示素子群の所定セグメントが表示
され（ステツプ１０２）、指定されたイコライザ
特性に対応したフイルタ係数（例えば第３バンド
であればh₃₁，h₃₂，…h_3l）がROM１１から検索
される（ステツプ１０３）。ROM１１からフイ
ルタ係数が検索されると、ノーマライズ部１０₁
（第１図）においてフイルタ係数の総和Ｍつまり Ｍ＝_o 〓^k=1 h_k1＋_o 〓^k=1 h_k2＋…＋_o 〓^k=1 h_kl が求められ（ステツプ１０４）、次に、デジタル
語長をＬとすると、（2^L−１）／Ｍ＝λなる係数
が求められ、各フイルタ係数組にλが乗じられて
（第５図では乗算部４１₁〜４２_l） λ_o 〓^k=1 h_k1、λ_o 〓^k=1 h_k2，…，λ_o 〓^k=1 h_kl とされ、つまりフイルタ係数がノーマライズされ
る（ステツプ１０５）。この場合、λ_o 〓^k=1 h_ki（ｉ＝
１〜ｌ）の演算はデジタル語長Ｌより十分長いビ
ツト数で行ない、十分な精度を確保するようにし
ておくことが必要である。

このようにしてノーマライズすることにより、
システムの中心的役割を果す乗算部３１₁〜３１_l
（第５図）に、語長Ｌ及び係数語長（例えば語長
Ｌに等しい）の各ビツト長のものを使用し得、格
別に長いビツト長のものを使用する必要がなく、
システムを低コスト化し得ると共に、オーバフロ
ーやアンダフローを生じることがないので入出力
の音量を一定に保持し得、しかも、オーバフロー
やレベル低下によるSN比の劣化を防止し得る。

このノーマライズされたフイルタ係数はRAM
１２に移され、係数λがλ表示素子群１６λに表
示され（ステツプ１０６）、これらは割込みタイ
ミングでラツチ回路８に順次送出される（第９図
Ｂ中ステツプ１１１）。これと同時にアドレスデ
ータがアドレスメモリ７に供給され、各ラツチデ
ータに対応するアドレスが指定される（ステツプ
１１２）。このとき、CPU１０は１〜ｌまで順次
カウントアツプし（ステツプ１１３〜１１５）、
係数λを出力する（ステツプ１１６）。係数λは
ラツチ回路１３、光インタフエース１４を介して
端子１８より取出されて音量制御ボリユーム等に
供給され、音量をノーマライズ前の値に戻す等す
る。

DSP４は第１２図Ａ，Ｂに示すフローチヤー
トに従つて動作する構成とされており、初期化さ
れた（第１２図Ａ中ステツプ１２１）後、割込み
タイミングで以前に行なわれた演算結果が出力さ
れ（ステツプ１３１）、ラツチ回路８からの次の
サンプリングデータが入力されて（ステツプ１３
２）アドレスメモリ７にて指定されたアドレスで
係数メモリ４₂に書込まれる（ステツプ１３３）。
全てのアドレスにフイルタ係数が書込まれると
（ステツプ１３４）、係数メモリ４₂のメモリ部４
₂₁，４₂₂，…，４_2oを構成する２つのメモリ部の
うち非動作中のページのメモリ部に切換えられ
（第１２図ステツプ１３５）、これによつて新たな
係数h₁，h₂，…，h_lが得られ、１サンプリング毎
にフイルタ演算が行なわれ（ステツプ１３６）、
新たなイコライザ特性が得られる。なお、CPU
１０の動作によるスイツチＳの切換えにより、２
つのメモリ部（例えば４₂₁，４₂₂）のうち非動作
中のページのメモリ部に切換え、１系統の系路で
帯域フイルタ１９₁〜１９_oを制御するように構成
することもできる。

このように、特性入力部１５にてイコライザ特
性を指定する度にλ_o 〓^k=1 h_ki（ｉ＝１〜ｌ）が演算さ
れて新たな係数h₁，h₂，…，h_lが得られ、イコラ
イザ特性が可変される。

発明の効果 本発明になるデジタル・グラフイツク・イコラ
イザによれば、特に平坦特性は実質的に全域フイ
ルタが関与するので従来のものに比して平坦域で
のリツプルを少なくし得、これにより、従来の
FIRデジタル・フイルタを用いたものに比して自
然な音色を得ることができ、更に、FIRデジタ
ル・フイルタを用いているため、IIRデジタル・
フイルタを用いたものに比して特に高域のSN比
の劣化がなく、発振等の問題を生じることはな
く、又、係数の組を１系統の組に変換するように
しているために少ない係数データで様々な特性を
組合せ得、これにより、特性の自由度が大であ
り、又、一のフイルタ構成で実現できるので、構
成が簡単であり、例えばDSP等の高速プロセツ
サ等で小形、かつ、低コストに構成し得、又更
に、フイルタ係数の総和を所定語長にノーマライ
ズしているため、乗算部に格別に長いビツトのも
のを使用する必要がなく、システムを低コスト化
し得ると共に、オーバフローやアンダフローを生
じることがないので入出力の音量を一定に保持し
得、しかもオーバフローやレベル低下によるSN
比劣化を防止し得、又、係数λを出力することに
より、音量制御ボリユームと連動させて音量をノ
ーマライズ前の値に戻すこともでき、又、係数λ
を表示することにより、特性入力部の特性可変用
スイツチを操作して所望の特性に設定し易い等の
特長を有する。

【図面の簡単な説明】

第１図及び第２図は夫々本発明イコライザの一
実施例のブロツク系統図及びその一部の概略図、
第３図及び第４図は夫々イコライザ特性図及びイ
コライザ特性を得る帯域フイルタのブロツク系統
図、第５図は本発明イコライザに用いるFIRデジ
タル・フイルタの回路図、第６図はFIRデジタ
ル・帯域フイルタの回路図、第７図はフイルタの
周波数特性図、第８図はFIRデジタル・帯域フイ
ルタの回路図、第９図はCPUの動作説明用フロ
ーチヤート、第１０図及び第１１図はフイルタの
係数値を示す図、第１２図はDSPの動作説明用
フローチヤートである。 １、…デジタル・オーデイオ信号入力端子、４
…DSP、４₂…係数メモリ、７…アドレスメモリ、
８…ラツチ回路、９…制御装置、１０…CPU、
１０₁…ノーマライズ部、１１…プログラム
ROM、１２…CPU作業用RAM、１５…特性入
力部、１６…表示部、１７…オーデイオ信号出力
端子、１８…係数出力端子、３０₁〜３０_l…１サ
ンプリング遅延部、３１₁〜３１_l…乗算部、３２₂
〜３２_l，４１₁〜４１_l…加算部、５０…FIRデジ
タル・フイルタ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の帯域別に各々所望のイコライザ特性を
   指定する特性入力部と、該複数の帯域別に仮想さ
   れるFIRデジタル帯域フイルタ各々の複数の係数
   のうち該特性入力部からの指定に対応した該当帯
   域のフイルタの係数を該指定に応じて変更し、該
   複数の係数別に該複数の帯域の係数を加算して総
   和を求め、該総和を所定のデジタル語長にノーマ
   ライズして該複数の係数別の数と同じ数の係数を
   得る係数変更手段と、該係数変更手段にて得られ
   た係数に基づいて周波数特性を変更される１個の
   FIRデジタル・フイルタとよりなることを特徴と
   するデジタル・グラフイツク・イコライザ。 ２ 該係数変更手段は、該総和をＭ、該デジタル
   語長をＬとしたとき、（2^L−１）／Ｍ＝λなる係
   数を出力する手段を設けられてなることを特徴と
   する特許請求の範囲第１項記載のデジタル・グラ
   フイツク・イコライザ。 ３ 該係数変更手段は、該総和をＭ、該デジタル
   語長をＬとしたとき、（2^L−１）／Ｍ＝λなる係
   数を表示する手段を設けられてなることを特徴と
   する特許請求の範囲第１項記載のデジタル・グラ
   フイツク・イコライザ。