Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0254697B2 - - Google Patents
[go: Go Back, main page]

JPH0254697B2 - - Google Patents

Info

Publication number
JPH0254697B2
JPH0254697B2 JP9417583A JP9417583A JPH0254697B2 JP H0254697 B2 JPH0254697 B2 JP H0254697B2 JP 9417583 A JP9417583 A JP 9417583A JP 9417583 A JP9417583 A JP 9417583A JP H0254697 B2 JPH0254697 B2 JP H0254697B2
Authority
JP
Japan
Prior art keywords
current
winding
transistor
circuit
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9417583A
Other languages
Japanese (ja)
Other versions
JPS59221030A (en
Inventor
Takashi Yamashita
Isao Yokoyama
Hiroshi Yamagai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
NTT Inc
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd, Nippon Telegraph and Telephone Corp filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP9417583A priority Critical patent/JPS59221030A/en
Publication of JPS59221030A publication Critical patent/JPS59221030A/en
Publication of JPH0254697B2 publication Critical patent/JPH0254697B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 本発明は、複数個のトランジスタで共通の負荷
電流を同時にスイツチングする場合に各トランジ
スタに流れるコレクタ電流(負荷分担電流)のバ
ランスを容易に達成し得る負荷電流バランス回路
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a load current balance circuit that can easily balance the collector currents (load sharing currents) flowing through each transistor when switching a common load current using a plurality of transistors at the same time. It is something.

トランジスタをスイツチ素子として使用して負
荷電流をスイツチングする場合に単一のトランジ
スタを用いるのでは電流容量あるいは内部損失電
力等が不足する為に複数個のトランジスタを使用
することがある。この様な場合、単にトランジス
タの各端子(コレクタ、エミツタ、ベース)を並
列接続して使用するとトランジスタ間の特性の差
によつて各トランジスタを流れる電流にアンバラ
ンスを生じる。この為従来は例えば第1図に示す
様な回路によつて各トランジスタを流れる電流の
バランスをとつていた。
When a transistor is used as a switch element to switch a load current, a plurality of transistors may be used because the current capacity or internal power loss is insufficient if a single transistor is used. In such a case, if the terminals (collector, emitter, base) of the transistors are simply connected in parallel and used, the current flowing through each transistor will be unbalanced due to the difference in characteristics between the transistors. For this reason, conventionally, for example, a circuit as shown in FIG. 1 was used to balance the currents flowing through each transistor.

第1図は直流電源Eiより供給される直流電力を
駆動パルス発生回路Pからの駆動信号によつて駆
動されるスイツチ回路部Sによりスイツチングし
てこれを負荷ZLに供給する回路を示す。
FIG. 1 shows a circuit in which DC power supplied from a DC power source E i is switched by a switch circuit S driven by a drive signal from a drive pulse generation circuit P, and is supplied to a load Z L .

なお負荷ZLにかかる負荷電圧として適当な直流
電圧を得たい場合は、昇圧又は降圧のための主変
圧器及び整流回路、平滑回路等が負荷ZLの中に含
まれていてそれらにより得られるものと考えれ
ば、スイツチ回路Sそのものは第1図に示した通
りの回路でよい。
If you want to obtain an appropriate DC voltage as the load voltage applied to the load Z L , the main transformer, rectifier circuit, smoothing circuit, etc. for step-up or step-down are included in the load Z L , and you can obtain it by using them. Considering this, the switch circuit S itself may be a circuit as shown in FIG.

第1図において、Pは駆動パルス発生回路、
A1〜AnはそれぞれトランジスタQ1〜Qnをスイ
ツチング動作させるための駆動回路であり、駆動
トランスDTを持ち、トランジスタQ1〜Qnが駆
動巻線N4からのオン信号で一旦ONした後はコレ
クタ電流巻線N2(巻線N2には、エミツタ電流か
ら巻線N1に流れるベース電流を差引いた残りの
電流、すなわちコレクタ電流が流れる)、ベース
巻線N1によりコレクタ電流を正帰還してベース
電流を供給するいわゆる電流帰還形の駆動回路を
構成している。
In FIG. 1, P is a drive pulse generation circuit;
A 1 to An are drive circuits for switching the transistors Q 1 to Qn, respectively, and each has a drive transformer DT, and once the transistors Q 1 to Qn are turned on by the on signal from the drive winding N 4 , The current winding N 2 ( the current remaining after subtracting the base current flowing through the winding N 1 from the emitter current, that is, the collector current flows through the winding N 2 ), and the collector current is positively fed back by the base winding N 1 . This constitutes a so-called current feedback type drive circuit that supplies a base current.

この回路では各トランジスタ間の特性のバラツ
キによつて生じたコレクタ電流のアンバランスは
バランス用変流器(BT12〜BTn1)によつてバラ
ンス作用を受け、各トランジスタの負荷分担電流
i1〜inがほぼバランスされる。しかしこの従来回
路では、スイツチングトランジスタと同じ数のバ
ランス用変流器が必要となるだけでなくトランジ
スタからみた負荷回路にバランス用変流器が2個
も挿入されたことになるため配線インダクタンス
が大となり、トランジスタのターンオフ時のコレ
クタ・エミツタ間のサージ電圧を大きくする。ま
たトランジスタの蓄積時間にバラツキがあると最
初にターンオフする蓄積時間の短いトランジスタ
のコレクタ・エミツタ間サージ電圧が特に大とな
りターンオフ時の電圧波形にアンバランスを生じ
耐圧的に余裕をもつたトランジスタを使用する必
要がある。
In this circuit, the unbalanced collector current caused by variations in characteristics between each transistor is balanced by the balancing current transformers (BT 12 to BTn 1 ), and the load sharing current of each transistor is
i 1 ~in are approximately balanced. However, in this conventional circuit, not only are the same number of balancing current transformers as switching transistors required, but also two balancing current transformers are inserted into the load circuit seen from the transistor, which increases the wiring inductance. This increases the surge voltage between the collector and emitter when the transistor is turned off. In addition, if there are variations in the storage time of transistors, the surge voltage between the collector and emitter of the transistor that turns off first and has a short storage time will be especially large, causing an imbalance in the voltage waveform at turn-off. Therefore, use a transistor with a margin in terms of withstand voltage. There is a need to.

この様に従来例の回路では数多くのバランス用
変流器を必要としたり耐圧的に余裕のあるトラン
ジスタを使用する必要性などからコスト高となる
欠点があつた。
As described above, the conventional circuits have the disadvantage of high costs due to the necessity of a large number of balancing current transformers and the necessity of using transistors with sufficient withstand voltage.

本発明は上述のような従来技術の欠点を除去す
るためになされたものであり、従つて本発明の目
的は、多くのバランス用変流器を必要としたりせ
ず、また耐圧的に余裕のあるトランジスタを使用
する必要性もなく、従つてコスト低廉であるとこ
ろの並列接続スイツチングトランジスタの負荷電
流バランス回路を提供することにある。
The present invention has been made in order to eliminate the drawbacks of the prior art as described above, and therefore, an object of the present invention is to eliminate the need for many balancing current transformers and to provide a sufficient voltage margin. It is an object of the present invention to provide a load current balance circuit for parallel-connected switching transistors that does not require the use of certain transistors and is therefore inexpensive.

上記目的を達成するため、本発明は、並列接続
スイツチングトランジスタの負荷電流バランス回
路であつて、少なくとも3巻線を有する駆動トラ
ンスを前記トランジスタの各々毎に対応して用意
し、各トランジスタのベースとエミツタの間に、
対応せる駆動トランスの第1の巻線を接続し、各
トランジスタのエミツタに同じく対応せる駆動ト
ランスの第2の巻線の一端を接続すると共に、各
トランジスタのコレクタから前記第2の巻線の他
端に至る回路をすべて並列に接続し、さらに前記
各駆動トランスの第3の巻線に前記各トランジス
タのコレクタ電流の和(負荷電流)に比例した電
流を流す如くし、前記第2の巻線電流が増加する
ときには前記第1の巻線を流れるベース電流が減
少し、前記第3の巻線電流が増加するときには前
記第1の巻線を流れるベース電流が増加するよう
に、前記第1乃至第3の各巻線を前記駆動トラン
スにおいて巻回して成ることを特徴としている。
In order to achieve the above object, the present invention provides a load current balance circuit for parallel-connected switching transistors, in which a drive transformer having at least three windings is prepared for each of the transistors, and the base of each transistor is and Emitsuta,
The first winding of the corresponding drive transformer is connected, one end of the second winding of the corresponding drive transformer is connected to the emitter of each transistor, and the other end of the second winding is connected from the collector of each transistor to the emitter of each transistor. All the circuits leading to the ends are connected in parallel, and a current proportional to the sum (load current) of the collector currents of the respective transistors is caused to flow through the third winding of each drive transformer, and the second winding The base current flowing through the first winding decreases when the current increases, and the base current flowing through the first winding increases when the third winding current increases. It is characterized in that each third winding is wound around the drive transformer.

次に図を参照して本発明の一実施例を説明す
る。
Next, an embodiment of the present invention will be described with reference to the drawings.

第2図は本発明の一実施例を示す回路図であ
る。
FIG. 2 is a circuit diagram showing one embodiment of the present invention.

同実施例は、第1図において示したバランス用
変流器(BT12〜BTn1)の代りに駆動トランス
DTにアンバランス電流を補正する為のコレクタ
電流負帰還巻線を有することが特徴である。
In this embodiment, a driving transformer is used instead of the balancing current transformers (BT 12 to BTn 1 ) shown in Fig. 1.
The DT is characterized by having a collector current negative feedback winding for correcting unbalanced current.

第2図の駆動トランスDTにおいてN2は負帰還
巻線として使用し、N3は全トランジスタのコレ
クタ電流の和を各トランジスタのベースに正帰還
してターンオン後のベース電流を供給する為の巻
線として使用する。この様に駆動回路を構成する
とN3巻線に流れる電流(全トランジスタのコレ
クタ電流和oK=1 ik)はベース巻線N1に正帰還され
るがN2巻線を流れる各トランジスタのコレクタ
電流は負帰還されてn個のトランジスタのうちm
番目のトランジスタのターンオン後のベース電流
iB(m)は次式で示される値になる。
In the drive transformer DT shown in Figure 2, N2 is used as a negative feedback winding, and N3 is a winding that positively feeds back the sum of the collector currents of all transistors to the base of each transistor to supply the base current after turn-on. Use as a line. When the drive circuit is configured in this way, the current flowing through the N3 winding (collector current sum of all transistors oK=1 ik) is positively fed back to the base winding N1 , but the current flowing through the N2 winding of each transistor is The collector current is negatively fed back to m of n transistors.
Base current after turn-on of the th transistor
i B (m) has a value expressed by the following formula.

iB(m)=N3〓〓ik−N2im/N1 ……(1) 但しim:m番目のトランジスタのコレクタ電
流上記(1)式より次のことが判る。ある一定の負荷
oK=1 ik=一定)のもとでm番目のトランジスタの
コレクタ電流imが増えればそのトランジズタの
ベース電流B(m)が減少し、逆にコレクタ電流
imが減少すればベース電流iB(m)は増加する。
i B (m)=N 3 〓〓ik−N 2 im/N 1 ……(1) where im: collector current of the m-th transistor From the above equation (1), the following can be seen. If the collector current im of the m-th transistor increases under a certain load ( oK=1 ik=constant), the base current B (m) of that transistor decreases, and conversely, the collector current
If im decreases, base current i B (m) increases.

すなわちこの負帰還動作は各トランジスタの負
荷分担(コレクタ電流i1〜inのバランス)作用と
して働くことになる。ここで N3=2/nN2 ……(2) 但しn:並列数 とすればベース巻線N1への総合電流帰還量を
第1図の場合と全く同じにすることができる。
In other words, this negative feedback operation functions as a load sharing function (balance of collector currents i 1 to in) of each transistor. Here, N 3 =2/nN 2 (2) where n is the number of parallel connections, the total amount of current feedback to the base winding N 1 can be made exactly the same as in the case of FIG.

次に各トランジスタ間で蓄積時間のバラツキが
あつてm番目のトランジスタのターンオフ特性が
他に比べて異なる場合について考えると a 蓄積時間が短くターンオフが速い場合 他トランジスタのコレクタ電流よりも速くm番
目のトランジスタのコレクタ電流imがoとなつ
ても上記(1)式に示すように他のトランジスタのコ
レクタ電流がベース電流iB(m)として帰還され
るのでコレクタ電流imが速くoとなることを妨
げる効果が発生する。
Next, let us consider the case where there is variation in storage time among transistors and the turn-off characteristics of the m-th transistor are different compared to the others.a If the storage time is short and the turn-off is fast, the collector current of the m-th transistor is faster than the collector current of the other transistors. Even if the collector current im of a transistor becomes o, the collector currents of other transistors are fed back as the base current i B (m) as shown in equation (1) above, which prevents the collector current im from quickly reaching o. effect occurs.

b 蓄積時間が長くターンオフが遅い場合 上記(1)式においてm番目のトランジスタのコレ
クタ電流im以外のコレクタ電流がoとなつた場
合、ベース電流iB(m)は iB(m)=(N3−N2)im/N1 となる。(2)式よりN3≦N2(n≧2)であるか
らベース電流iB(m)はo又は負の電流となりベ
ース電流はすぐにo又は逆のバイアス電流が発生
し、コレク電流imを速くoにする効果が発生す
る。
b When the accumulation time is long and the turn-off is slow In the above equation (1), if the collector current other than the collector current im of the m-th transistor is o, the base current i B (m) is i B (m) = (N 3 −N 2 ) im/N 1 . From equation (2), since N 3 ≦N 2 (n≧2), the base current i B (m) becomes o or a negative current, and the base current immediately becomes o or a reverse bias current, and the collector current im This produces the effect of quickly turning o.

すなわち本発明による回路は並列使用される複
数個のスイツチングトランジスタの飽和ON状態
における電流バランス作用だけでなくターンオフ
特性のバラツキをもバランスさせる作用があり、
インダクタンス負荷の場合に対しても各トランジ
スタのターンオフ時の電圧波形のバランスが図ら
れるので実用上の効果は非常に大きい。
In other words, the circuit according to the present invention not only balances currents in the saturated ON state of a plurality of switching transistors used in parallel, but also balances variations in turn-off characteristics.
Even in the case of an inductance load, the voltage waveforms at turn-off of each transistor can be balanced, so the practical effect is very large.

第3図は本発明の他の実施例を示す回路図であ
る。同図に示す実施例は、並列使用数が多い場合
に対して第2図に示す回路に改良を加えた回路を
示す。
FIG. 3 is a circuit diagram showing another embodiment of the present invention. The embodiment shown in FIG. 2 shows a circuit that is improved from the circuit shown in FIG. 2 for the case where a large number of parallel circuits are used.

第2図の回路では各駆動トランスの正帰還巻線
N3は直列に接続され、これに負荷電流が直接流
れる。従つてトランジスタの並列使用数が多い場
合には主回路の配線インダクタンスが大となつて
トランジスタのターンオフ時のサージ電圧を大き
く発生させる原因となる。
In the circuit shown in Figure 2, the positive feedback winding of each drive transformer
N 3 is connected in series, through which the load current flows directly. Therefore, when a large number of transistors are used in parallel, the wiring inductance of the main circuit becomes large, which causes a large surge voltage to be generated when the transistors are turned off.

第3図の回路ではN3巻線に流す電流は負荷電
流(全コレクタ電流oK=1 ik)を一旦電流変流器CT
を通して小さい電流に変換し大きな負荷電流が各
駆動トランスを直接流れない様にして、主回路の
配線インダクタンスを低減すると共に駆動トラン
スのN3巻線を小電流化して製作容易にしたもの
である。
In the circuit shown in Figure 3, the current flowing through the N3 winding is the load current (total collector current oK = 1 ik), which is once passed through the current transformer CT.
This reduces the wiring inductance of the main circuit by converting the current into a small current through the transformer to prevent a large load current from flowing directly through each drive transformer, and also reduces the current in the N3 winding of the drive transformer, making it easier to manufacture.

この場合、駆動トランスDT及び負荷電流変換
用電流変流器CTの巻数比の関係は N3=(N2′/N1′)2/nN2 ……(3) とすれば第2図と全く同じ効果にすることがで
きる。但しN1′,N2′は変流器CTの1次巻線およ
び2次巻線の各巻数である。
In this case, the relationship between the turns ratio of the drive transformer DT and the current transformer CT for load current conversion is N 3 = (N 2 ′/N 1 ′) 2/nN 2 ……(3), as shown in Figure 2. You can get exactly the same effect. However, N 1 ′ and N 2 ′ are the respective numbers of turns of the primary winding and secondary winding of the current transformer CT.

第3図においてダイオードD1は電流変流器CT
の磁束を確実にリセツトするためのものである 以上の如く本発明による回路は、電流帰還形駆
動トランスのコレクタ電流を流す巻線をコレクタ
電流バランスの為の負帰還用動作の為に使用し、
さらに全コレクタ電流に比例する電流をベース電
流として正帰還する様に新たに巻線を設けること
によつて複数個のトランジスタのスイツチング動
作電流と電圧をバランスさせるようにしたという
特徴がある。
In Fig. 3, diode D 1 is connected to current transformer CT
As described above, the circuit according to the present invention uses the winding through which the collector current of the current feedback drive transformer flows for negative feedback operation for collector current balance.
Furthermore, by providing a new winding so that a current proportional to the total collector current is positively fed back as a base current, the switching operation current and voltage of the plurality of transistors are balanced.

従つて本発明による負荷電流バランス回路は、
従来の様にバランス用変流器を使うことなく何個
のトランジスタの並列使用に対しても容易に適用
できるので、トランジスタをスイツチ素子として
使用する回路において、並列接続によつてスイツ
チ回路の容量を容易に増大することができ大容量
のチヨツパー回路,DC−AC変換のインバータ,
DC−DC変換のコンバータ等への応用に効果大な
るものがある。
Therefore, the load current balance circuit according to the present invention is as follows:
It can be easily applied to parallel use of any number of transistors without using a balancing current transformer as in the past, so in circuits that use transistors as switch elements, the capacitance of the switch circuit can be reduced by parallel connection. Large-capacity chopper circuit that can be easily expanded, DC-AC conversion inverter,
It has great effects when applied to DC-DC converters, etc.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は並列スイツチングトランジスタの負荷
電流バランス回路の従来例を示す回路図、第2
図、第3図はそれぞれ本発明の一実施例を示す回
路図、である。 符号説明、Ei…直流入力電圧、E…駆動回路用
電源、ZL…負荷、Q1〜Qn…並列使用されるスイ
ツチングトランジスタ、Q…駆動用トランジス
タ、A1〜An…トランジスタQ1〜Qnの駆動回路、
BT12〜BTn1…バランス用変流器、P…駆動パル
ス発生回路、DT…駆動トランス、R…抵抗、
D,D1…ダイオード、CT…変流器、S…スイツ
チ回路部。
Figure 1 is a circuit diagram showing a conventional example of a load current balance circuit for parallel switching transistors.
3 are circuit diagrams each showing an embodiment of the present invention. Symbol explanation, Ei...DC input voltage, E...power supply for drive circuit, ZL ...load, Q1 to Qn...switching transistors used in parallel, Q...driver transistor, A1 to An...transistor Q1 to Qn drive circuit,
BT 12 ~ BTn 1 ... Balance current transformer, P... Drive pulse generation circuit, DT... Drive transformer, R... Resistor,
D, D 1 ...diode, CT...current transformer, S...switch circuit section.

Claims (1)

【特許請求の範囲】[Claims] 1 並列接続スイツチングトランジスタの負荷電
流バランス回路であつて、少なくとも3巻線を有
する駆動トランスを前記トランジスタの各々毎に
対応して用意し、各トランジスタのベースとエミ
ツタの間に、対応せる駆動トランスの第1の巻線
を接続し、各トランジスタのエミツタに同じく対
応せる駆動トランスの第2の巻線の一端を接続す
ると共に、各トランジスタのコレクタから前記第
2の巻線の他端に至る回路をすべて並列に接続
し、さらに前記各駆動トランスの第3の巻線に前
記各トランジスタのコレクタ電流の和(負荷電
流)に比例した電流を流す如くし、前記第2の巻
線電流が増加するときには前記第1の巻線を流れ
るベース電流が減少し、前記第3の巻線電流が増
加するときには前記第1の巻線を流れるベース電
流が増加するように、前記第1乃至第3の各巻線
を前記駆動トランスにおいて巻回して成ることを
特徴とする負荷電流バランス回路。
1 A load current balance circuit for parallel-connected switching transistors, in which a drive transformer having at least three windings is prepared for each of the transistors, and a corresponding drive transformer is provided between the base and emitter of each transistor. A circuit connecting the first winding of the transistor, connecting one end of the second winding of the corresponding drive transformer to the emitter of each transistor, and connecting the collector of each transistor to the other end of the second winding. are all connected in parallel, and a current proportional to the sum of the collector currents of the respective transistors (load current) is caused to flow through the third winding of each of the drive transformers, so that the second winding current increases. Each of the first to third windings is configured so that, when the base current flowing through the first winding decreases, and when the third winding current increases, the base current flowing through the first winding increases. A load current balance circuit comprising a wire wound around the drive transformer.
JP9417583A 1983-05-30 1983-05-30 Balancing circuit of load current Granted JPS59221030A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9417583A JPS59221030A (en) 1983-05-30 1983-05-30 Balancing circuit of load current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9417583A JPS59221030A (en) 1983-05-30 1983-05-30 Balancing circuit of load current

Publications (2)

Publication Number Publication Date
JPS59221030A JPS59221030A (en) 1984-12-12
JPH0254697B2 true JPH0254697B2 (en) 1990-11-22

Family

ID=14103000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9417583A Granted JPS59221030A (en) 1983-05-30 1983-05-30 Balancing circuit of load current

Country Status (1)

Country Link
JP (1) JPS59221030A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014224172A1 (en) * 2014-11-26 2016-06-02 Robert Bosch Gmbh Method and device for driving parallel-connected power semiconductor switches

Also Published As

Publication number Publication date
JPS59221030A (en) 1984-12-12

Similar Documents

Publication Publication Date Title
US4685039A (en) DC/DC converter
US9257910B2 (en) Isolated boost flyback power converter
JPS6359764A (en) Dc-dc converter and method of dc-dc conversion
EP0496718A2 (en) Method for minimizing the switching loss in a power switch
US4426589A (en) Low-loss semiconductor switching circuit
US3496444A (en) Voltage converter circuits
JPH0254697B2 (en)
US7746674B2 (en) Self-oscillating power converter
US20090027923A1 (en) Power supply device and power supply control method
JP3321203B2 (en) Isolated switching circuit, isolated switching circuit with shield function, and isolated switching circuit
JPH01231661A (en) Switching power supply
JP5045469B2 (en) Power supply
JPS6032567A (en) Power source
JP2773534B2 (en) DC power supply
JPS60235218A (en) Regulator circuit
JPH0247195B2 (en) CHOKURYUUCHOKURYUHENKANKI
JPH0117610B2 (en)
JPS645988Y2 (en)
JP2636330B2 (en) Snubber circuit
JPH06335176A (en) Charge/discharge power supply apparatus
JPH11332235A (en) Multi-output switching power supply
JPH0145265Y2 (en)
JPH083196Y2 (en) Switching power supply
JP2002034236A (en) Dc-dc converter and electronic device using it
JPH0231911Y2 (en)