Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0117610B2 - - Google Patents
[go: Go Back, main page]

JPH0117610B2 - - Google Patents

Info

Publication number
JPH0117610B2
JPH0117610B2 JP56213671A JP21367181A JPH0117610B2 JP H0117610 B2 JPH0117610 B2 JP H0117610B2 JP 56213671 A JP56213671 A JP 56213671A JP 21367181 A JP21367181 A JP 21367181A JP H0117610 B2 JPH0117610 B2 JP H0117610B2
Authority
JP
Japan
Prior art keywords
transistor
winding
transformer
current feedback
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56213671A
Other languages
Japanese (ja)
Other versions
JPS58116066A (en
Inventor
Koji Kuwabara
Tomio Takayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56213671A priority Critical patent/JPS58116066A/en
Publication of JPS58116066A publication Critical patent/JPS58116066A/en
Publication of JPH0117610B2 publication Critical patent/JPH0117610B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33538Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は、直流−直流トランジスタコンバータ
を駆動するドライブ回路に係り、特にドライブト
ランスの小形化とスイツチングトランジスタを高
速化したドライブ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a drive circuit for driving a DC-DC transistor converter, and more particularly to a drive circuit that reduces the size of a drive transformer and increases the speed of a switching transistor.

(b) 発明の背景 近年、通信装置及び他の装置では、信頼性の向
上及び価格上、回路の簡素化が望まれ、また、回
路の簡素化するに当つても従来の性能が損われ
ず、むしろ性能向上が要求されている。
(b) Background of the Invention In recent years, in communication devices and other devices, it has been desired to simplify circuits in order to improve reliability and reduce costs. In fact, there is a demand for improved performance.

(c) 従来技術と問題点 第1図は従来のドライブ回路の一構成例を示す
図である。図に於いて、E1及びE2は直流入力電
源、Q1乃至Q3はトランジスタ、R1は抵抗、T1
ドライブトランス(以下、トランス)、N1乃至
N4はトランスT1の巻線、RL1は負荷、a及びb
は信号入力端子(以下、入力端子)である。
(c) Prior Art and Problems FIG. 1 is a diagram showing an example of the configuration of a conventional drive circuit. In the figure, E 1 and E 2 are DC input power supplies, Q 1 to Q 3 are transistors, R 1 is a resistor, T 1 is a drive transformer (hereinafter referred to as a transformer), and N 1 to
N 4 is the winding of transformer T 1 , RL 1 is the load, a and b
is a signal input terminal (hereinafter referred to as input terminal).

第2図は第1図の動作説明図である。図に於い
て、aは入力端子aに入力する電圧波形、bは入
力端子bに入力する電圧波形、cはトランジスタ
Q1の出力波形を示す図、dはトランジスタQ2
出力波形を示す図、eは電流I1の波形、fは電流
I2の波形、gはトランジスタQ3のオン及びオフを
示す図である。
FIG. 2 is an explanatory diagram of the operation of FIG. 1. In the figure, a is the voltage waveform input to input terminal a, b is the voltage waveform input to input terminal b, and c is the transistor
A diagram showing the output waveform of Q 1 , d is a diagram showing the output waveform of transistor Q 2 , e is the waveform of current I 1 , f is the current
The waveform of I2 , g is a diagram showing on and off of transistor Q3 .

第1図は、トランジスタQ3のオン・オフを制
御する回路であり、トランジスタQ1はトランジ
スタQ3のオンを、トランジスタQ1は、トランジ
スタQ3のオフを制御する。
FIG. 1 shows a circuit that controls the on/off state of the transistor Q3 , where the transistor Q1 controls the on state of the transistor Q3 , and the transistor Q1 controls the off state of the transistor Q3 .

入力端子aにトランジスタQ1をオン、入力端
子bにトランジスタQ2をオフにする信号が入力
すると、入力電源E1より、抵抗R1−トランスT1
の巻線N1−トランジスタQ1の経路でトランスT1
を励磁する電流が流れ、トランスT1には、トラ
ンジスタQ3を順バイアスにする電圧が発生し、
トランジスタQ3をオンにする。トランジスタQ3
を流れる電流は、巻線N4によつて、トランジス
タQ3のベースに帰還され、トランジスタQ3をオ
ン状態に保つ。一定時間経過後、入力端子aと入
力端子bに、前記信号と逆、つまり、トランジス
タQ1をオフ、トランジスタQ2をオンにする信号
が入力されると、トランジスタQ1によるトラン
スT1の励磁が止まり、かつトランスT1の巻線N2
をトランジスタQ2によつて短絡することにより、
巻線N4によつて帰還される電流が巻線N2に吸収
されトランジスタQ3がオフになる。しかしなが
ら、トランジスタQ1とトランジスタQ2にはスト
レージ時間が存在し、トランジスタQ1とトラン
ジスタQ2が同時にオンになる期間があり、トラ
ンジスタQ1によりトランスT1の励磁電流が、巻
線N2を通してトランスQ2に吸収され、ドライブ
回路の消費電力が増大する問題があつた。またト
ランジスタQ3のオン用巻線N1(トランスT1の励
磁用)と、トランジスタQ3のオフ用巻線N2が分
かれて存在するため、巻線N1と巻線N2間の絶縁
を取る必要があり、巻線N1と巻線N2間に絶縁層
を入れるため、巻線N1または巻線N2と他の巻線
N3あるいは巻線N4の間の磁気結合が劣化し、リ
ーケージインダクタンスが大きくなる結果サージ
電圧が発生し易やすくなり、回路の安定性に問題
となる場合があり、トランジスタQ3の高速動作
に問題となる。
When a signal is input to input terminal a to turn on transistor Q 1 and to input terminal b to turn off transistor Q 2 , from input power supply E 1 , resistor R 1 - transformer T 1
Winding N 1 - transformer T 1 in the path of transistor Q 1
A current flows to excite the transformer T1 , and a voltage is generated in the transformer T1 that forward biases the transistor Q3 ,
Turn on transistor Q3 . transistor Q 3
The current flowing through is fed back to the base of transistor Q3 by winding N4 , keeping transistor Q3 on. After a certain period of time has elapsed, when a signal opposite to the above signal, that is, a signal that turns off transistor Q 1 and turns on transistor Q 2 , is input to input terminal a and input terminal b, transistor Q 1 excites transformer T 1 . stops, and winding N 2 of transformer T 1
By short-circuiting by transistor Q 2 ,
The current fed back by winding N 4 is absorbed by winding N 2 and transistor Q 3 is turned off. However, there is a storage time in transistor Q 1 and transistor Q 2 , there is a period when transistor Q 1 and transistor Q 2 are turned on simultaneously, and transistor Q 1 causes the excitation current of transformer T 1 to pass through winding N 2 . There was a problem that the power consumption of the drive circuit increased as it was absorbed by the transformer Q2 . Also, since the turn-on winding N1 of transistor Q3 (for excitation of transformer T1 ) and the turn-off winding N2 of transistor Q3 are separate, the insulation between winding N1 and winding N2 is In order to put an insulating layer between winding N 1 and winding N 2 , it is necessary to remove winding N 1 or winding N 2 and other windings.
The magnetic coupling between N 3 or winding N 4 deteriorates and leakage inductance increases, making it easier to generate surge voltages, which may cause problems with circuit stability and impair the high-speed operation of transistor Q 3 . It becomes a problem.

(d) 発明の目的 本発明はかかる従来の欠点を除去するために、
トランスの巻線の数を少なくして、磁気結合特性
を改善し、同時に、トランスを安価に構成し、ま
た、直流−直流トランジスタコンバータのトラン
ジスタのスイツチング動作をスピードアツプコン
デンサによつて高速化したドライブ回路を提供す
ることを目的とするものである。
(d) Object of the invention In order to eliminate such conventional drawbacks, the present invention has the following features:
A drive that improves the magnetic coupling characteristics by reducing the number of windings in the transformer, makes the transformer inexpensive, and speeds up the switching operation of the transistor in the DC-DC transistor converter by using a speed-up capacitor. The purpose is to provide a circuit.

(e) 発明の構成 電流帰還用トランスT2を持ち、該電流帰還用
トランスT2の入力巻線に接続されている第1の
トランジスタQ4で該電流帰還用トランスの出力
巻線に接続されている第3のトランジスタQ6の
オン動作を行い、該電流帰還用トランスT2の入
力巻線に接続されている第2のトランジスタQ5
で、該電流帰還用トランスの出力側に接続されて
いる第3のトランジスタQ6のオフ動作を行な
い、直流−直流コンバータを駆動するドライブ回
路において、該電流帰還用トランスT2は入力側
捲線に中間タツプを有し、該第1のトランジスタ
Q4のコレクタは、電流帰還用トランスT2の入
力側巻線の中間タツプに接続し、エミツタは第1
の抵抗R2を介して電源に接続し、該第2のトラ
ンジスタQ5のエミツタとコレクタは該電流帰還
用トランスT2の入力側巻線の両端に接続し、該
第1の抵抗R2と並列に接続されたスピードアツ
プコンデンサC1と、該スピードアツプコンデン
サC1と該第1のトランジスタQ4のベース間に
第2の抵抗R4を設け、該スピードアツプコンデ
ンサC1は該第1のトランジスタQ4がオンする
時に充電され、この充電電流で、該電流帰還用ト
ランスT2の出力側に接続されている第3のトラ
ンジスタQ6の立ち上がりを速くすると共に、該
第1のトランジスタQ4がオフする時に第2の抵
抗を介して放電を行うことで、第1のトランジス
タQ4を逆バイアスにし、第1のトランジスタQ
4のオフ動作を速めたことを特徴とするものであ
る。
(e) Structure of the invention It has a current feedback transformer T2, and a first transistor Q4 connected to the input winding of the current feedback transformer T2 and a first transistor Q4 connected to the output winding of the current feedback transformer T2. The second transistor Q5 is connected to the input winding of the current feedback transformer T2.
In the drive circuit that turns off the third transistor Q6 connected to the output side of the current feedback transformer and drives the DC-DC converter, the current feedback transformer T2 has an intermediate tap on the input side winding. The collector of the first transistor Q4 is connected to the intermediate tap of the input winding of the current feedback transformer T2, and the emitter is connected to the first tap.
The emitter and collector of the second transistor Q5 are connected to both ends of the input winding of the current feedback transformer T2, and are connected in parallel with the first resistor R2. A second resistor R4 is provided between the speed-up capacitor C1 and the base of the first transistor Q4, and the speed-up capacitor C1 is charged when the first transistor Q4 is turned on. This charging current speeds up the rise of the third transistor Q6 connected to the output side of the current feedback transformer T2, and also causes discharge through the second resistor when the first transistor Q4 is turned off. By doing this, the first transistor Q4 is reverse biased and the first transistor Q4 is reverse biased.
This is characterized by speeding up the off operation of No. 4.

(f) 発明の実施例 本発明の一実施例を第3図及び第4図を用いて
詳説する。
(f) Embodiment of the Invention An embodiment of the present invention will be explained in detail with reference to FIGS. 3 and 4.

第3図は本発明のドライブ回路の一構成例を示
す図である。図に於いて、E3及びE4は直流入力
電源、Q4至乃Q6はトランジスタ、R2至乃R4は抵
抗、T2はドライブトランス(以下、トランス)、
N5,N5,N6,N7はトランスT2の巻線、C1はコ
ンデンサ、RL2は負荷、c及びdは入力端子(以
下、入力端子)、eはN5の中間タツプである。
FIG. 3 is a diagram showing an example of the configuration of the drive circuit of the present invention. In the figure, E 3 and E 4 are DC input power supplies, Q 4 to Q 6 are transistors, R 2 to R 4 are resistors, T 2 is a drive transformer (hereinafter referred to as a transformer),
N 5 , N 5 , N 6 , N 7 are the windings of transformer T 2 , C 1 is the capacitor, RL 2 is the load, c and d are the input terminals (hereinafter referred to as input terminals), and e is the intermediate tap of N 5 . be.

第4図は第3図の動作説明図である。図に於い
て、aは入力端子cに入力する電圧波形、bは入
力端子dに対する電圧波形、cはトランジスタ
Q4のオン及びオフを示す図、dはトランジスタ
Q5のオン及びオフを示す図、eは電流I3の波形、
fは電流I4の波形、gはトランジスタQ6のオン及
びオフを示す図である。
FIG. 4 is an explanatory diagram of the operation of FIG. 3. In the figure, a is the voltage waveform input to input terminal c, b is the voltage waveform to input terminal d, and c is the transistor
Diagram showing on and off of Q4 , d is transistor
Diagram showing on and off of Q 5 , e is the waveform of current I 3 ,
f is a waveform of current I 4 and g is a diagram showing on and off states of transistor Q 6 .

第3図のトランジスタQ4,Q5,Q6は第1図の
従来回路例のトランジスタQ1,Q2,Q3にそれぞ
れ対応し、ほぼ同様の動作をする。
Transistors Q 4 , Q 5 , and Q 6 in FIG. 3 correspond to transistors Q 1 , Q 2 , and Q 3 in the conventional circuit example in FIG. 1, respectively, and operate in substantially the same way.

入力端子CにトランジスタQ4の出力がオン、
入力端子dにトランジスタQ5の出力がオフとな
る信号を入力すると、入力端子E3より、抵抗R2
−トランジスタQ4−トランスT2の巻線N5経路を
通つて、トランスT2を励磁する。このとき、抵
抗R2に並列接続された抵抗R3とコンデンサC1
直列回路のC1に充電々流が、E3−抵抗R3−コン
デンサC1−トランジスタQ4−巻線N′5−E3と流
れ、トランジスタQ6をオバードライブするため
トランジスタQ6の立上りが速くなる。トランジ
スタQ6に流れる電流は巻線N7によりトランジス
タQ6のベースに帰還され、オン状態を維持する。
The output of transistor Q4 is on at input terminal C,
When a signal that turns off the output of transistor Q 5 is input to input terminal d, resistor R 2 is connected to input terminal E 3 .
- Transistor Q 4 - Winding N of transformer T 2 Excite transformer T 2 through the path N 5 . At this time, a charging current flows into C 1 of the series circuit of resistor R 3 and capacitor C 1 connected in parallel with resistor R 2 , E 3 - Resistor R 3 - Capacitor C 1 - Transistor Q 4 - Winding N' 5 −E 3 and overdrives the transistor Q 6 , so the rise of the transistor Q 6 becomes faster. The current flowing through transistor Q 6 is fed back to the base of transistor Q 6 by winding N 7 to maintain the on state.

一定時間経過後、入力端子F、入力端子Dに前
記信号の逆の信号すなわちトランジスタQ4オフ、
トランジスタQ5オンの信号が入力され、トラン
ジスタQ4オフ、トランジスタQ5オンになる。
After a certain period of time has elapsed, a signal opposite to the above signal is applied to input terminal F and input terminal D, that is, transistor Q4 is turned off.
The signal that turns transistor Q5 on is input, turning transistor Q4 off and transistor Q5 on.

コンデンサC1は、トランジスタQ4オン時に充
電されて居り、入力端子CにトランジスタQ4
オフ信号が入力されると、抵抗R4を通して、ト
ランジスタQ4を逆バイアスにするため、トラン
ジスタQ4のオフ時を速め、トランジスタQ4とQ5
の同時オンの期間を減少させる結果、むだな励磁
エネルギーの消費が軽減される。トランジスタ
Q4がオフになるとトランジスタQ4によるトラン
スT2の励磁が止まり、トランジスタQ5がオンに
なると、巻線N5の両端を短絡し、巻線N7による
帰還電流が巻線N5に吸収されトランジスタQ6
オフになる。トランジスタQ5のオンおよびオフ
は一つの巻線N5によつて行なわれるため、T2
巻線の数を減り、絶縁層が減らすことができるた
め、磁気結合の特性が改善されサージ電圧がおさ
えられるため、トランジスタQ6動作の安定化が
増し、高速化が可能となる。
The capacitor C1 is charged when the transistor Q4 is on, and when the off signal of the transistor Q4 is input to the input terminal C, the capacitor C1 reverse biases the transistor Q4 through the resistor R4 . Faster off-time, transistors Q 4 and Q 5
As a result, wasteful excitation energy consumption is reduced. transistor
When Q 4 turns off, the excitation of transformer T 2 by transistor Q 4 stops, and when transistor Q 5 turns on, it shorts both ends of winding N 5 , and the feedback current through winding N 7 is absorbed by winding N 5 . and transistor Q6 is turned off. Since the transistor Q 5 is turned on and off by one winding N 5 , T 2 reduces the number of windings and the insulation layer, which improves the magnetic coupling characteristics and reduces the surge voltage. This increases the stability of transistor Q 6 operation and enables higher speeds.

(g) 発明の効果 以上の説明から明らかな如く、本発明によれ
ば、トランス制御巻線を共通とし、中間タツプを
設けることにより、駆動用と停止用の巻線を設け
る従来回路よりも、巻線数は少なくなる。また、
巻線の数が減少することにより、絶縁箇所が少な
くなり、トランスの特性が改善でき、トランジス
タのスイツチングの高速化が可能になる。さら
に、絶縁箇所が少なくなるだけ、トランスの製作
が容易になる。また、スピードアツプコンデンサ
を設けることにより、直流−直流トランジスタコ
ンバータのトランジスタのスイツチング動作を高
速化することができるという効果が得られ、同時
にドライブ回路の消費電力の軽減ができる。
(g) Effects of the Invention As is clear from the above description, according to the present invention, by using a common transformer control winding and providing an intermediate tap, it is possible to achieve better results than the conventional circuit in which a drive winding and a stop winding are provided. The number of windings is reduced. Also,
By reducing the number of windings, there are fewer insulation points, which improves the characteristics of the transformer and allows faster switching of the transistor. Furthermore, the fewer the number of insulating points, the easier the transformer can be manufactured. Further, by providing the speed-up capacitor, the switching operation of the transistor of the DC-DC transistor converter can be speeded up, and at the same time, the power consumption of the drive circuit can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のドライブ回路の一構成例を示す
図、第2図は第1図の動作説明図、第3図は本発
明のドライブ回路の一構成例を示す図、第4図は
第3図の動作説明図である。 図中、E1至及E4は直流入力電源、Q1至及Q6
トランジスタ、R1至及R4は抵抗、T1及びT2はド
ライブトランス、N1〜N4はドライブトランスT1
の巻線、N5,N′5,N6,N7,T2の巻線、RL1
びRL2は負荷、C1はコンデンサ、a至及dは入力
端子、eはトランスT2の中間タツプである。
FIG. 1 is a diagram showing an example of the configuration of a conventional drive circuit, FIG. 2 is an explanatory diagram of the operation of FIG. 1, FIG. 3 is a diagram showing an example of the configuration of the drive circuit of the present invention, and FIG. FIG. 3 is an explanatory diagram of the operation of FIG. 3; In the figure, E1 to E4 are DC input power supplies, Q1 to Q6 are transistors, R1 to R4 are resistors, T1 and T2 are drive transformers, and N1 to N4 are drive transformers T. 1
windings of N 5 , N′ 5 , N 6 , N 7 , T 2 windings, RL 1 and RL 2 are loads, C 1 is a capacitor, a to d are input terminals, e is a transformer T 2 This is an intermediate tap.

Claims (1)

【特許請求の範囲】 1 電流帰還用トランスT2を持ち、該電流帰還
用トランスT2の入力巻線に接続されている第1
のトランジスタQ4で該電流帰還用トランスの出
力巻線に接続されている第3のトランジスタQ6
のオン動作を行い、該電流帰還用トランスT2の
入力巻線に接続されている第2のトランジスタQ
5で、該電流帰還用トランスの出力側に接続され
ている第3のトランジスタQ6のオフ動作を行な
い、直流−直流コンバータを駆動するドライブ回
路において、 該電流帰還用トランスT2は入力側捲線に中間
タツプを有し、 該第1のトランジスタQ4のコレクタは、電流
帰還用トランスT2の入力側巻線の中間タツプに
接続し、エミツタは第1の抵抗R2を介して電源
に接続し、 該第2のトランジスタQ5のエミツタとコレク
タは該電流帰還用トランスT2の入力側巻線の両
端に接続し、 該第1の抵抗R2と並列に接続されたスピード
アツプコンデンサC1と、 該スピードアツプコンデンサC1と該第1のト
ランジスタQ4のベース間に第2の抵抗R4を設
け、 該スピードアツプコンデンサC1は該第1のト
ランジスタQ4がオンする時に充電され、この充
電電流で、該電流帰還用トランスT2の出力側に
接続されている第3のトランジスタQ6の立ち上
がりを速くすると共に、該第1のトランジスタQ
4がオフする時に第2の抵抗を介して放電を行う
ことで、第1のトランジスタQ4を逆バイアスに
し、第1のトランジスタQ4のオフ動作を速めた
ことを特徴とするドライブ回路。
[Claims] 1. A first circuit having a current feedback transformer T2 and connected to the input winding of the current feedback transformer T2.
A third transistor Q6 connected to the output winding of the current feedback transformer with a transistor Q4 of
The second transistor Q is connected to the input winding of the current feedback transformer T2.
5, in the drive circuit that turns off the third transistor Q6 connected to the output side of the current feedback transformer and drives the DC-DC converter, the current feedback transformer T2 has an intermediate winding on the input side. The collector of the first transistor Q4 is connected to the intermediate tap of the input winding of the current feedback transformer T2, the emitter is connected to the power supply via the first resistor R2, and the second The emitter and collector of the transistor Q5 are connected to both ends of the input winding of the current feedback transformer T2, and a speed-up capacitor C1 is connected in parallel with the first resistor R2; A second resistor R4 is provided between the bases of the first transistor Q4, and the speed-up capacitor C1 is charged when the first transistor Q4 is turned on, and with this charging current, the output side of the current feedback transformer T2 is The rising speed of the third transistor Q6 connected to
A drive circuit characterized in that the first transistor Q4 is reverse-biased by discharging through the second resistor when the first transistor Q4 is turned off, thereby speeding up the off operation of the first transistor Q4.
JP56213671A 1981-12-29 1981-12-29 Drive circuit Granted JPS58116066A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56213671A JPS58116066A (en) 1981-12-29 1981-12-29 Drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56213671A JPS58116066A (en) 1981-12-29 1981-12-29 Drive circuit

Publications (2)

Publication Number Publication Date
JPS58116066A JPS58116066A (en) 1983-07-11
JPH0117610B2 true JPH0117610B2 (en) 1989-03-31

Family

ID=16643032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56213671A Granted JPS58116066A (en) 1981-12-29 1981-12-29 Drive circuit

Country Status (1)

Country Link
JP (1) JPS58116066A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127037U (en) * 1984-01-31 1985-08-27 横河電機株式会社 transformer isolated multiplexer
JPS6129214A (en) * 1984-07-19 1986-02-10 Nec Corp Current feedback type transistor driving circuit
JPS6240066A (en) * 1985-08-16 1987-02-21 Canon Inc High voltage power supply

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929056A (en) * 1972-07-13 1974-03-15
JPS5386558A (en) * 1977-01-10 1978-07-31 Nippon Telegr & Teleph Corp <Ntt> Driving circuit for switching transistor
JPS55128923A (en) * 1979-03-29 1980-10-06 Kyosan Electric Mfg Co Ltd Driving circuit for switching transistor

Also Published As

Publication number Publication date
JPS58116066A (en) 1983-07-11

Similar Documents

Publication Publication Date Title
JP3199423B2 (en) Resonant type forward converter
JPS63204814A (en) Power transistor drive circuit
CN115021571A (en) Isolated drive control circuit and drive control method
JPH0117610B2 (en)
US11527963B2 (en) Control unit for improving conversion efficiency
JP3379556B2 (en) Circuit device having switching element
US3487335A (en) Fast switching low input voltage converter
JP3656223B2 (en) High output generation circuit
JP3227048B2 (en) Driver circuit for bidirectional connection transistor
US4609981A (en) Direct current converter for switched mode power supply
JPH0311574B2 (en)
JP2687289B2 (en) DC-DC converter
CA1104647A (en) Inverter with coupling transformers
JPH055699Y2 (en)
JP2002034236A (en) Dc-dc converter and electronic device using it
JPH0231911Y2 (en)
SU599319A1 (en) Device for control of power transistor of a converter
JPS6040217B2 (en) Semiconductor switch element drive circuit
JP2000209857A (en) Ringing choke converter having improved turn-on loss
KR830001370Y1 (en) Stabilized power circuit
JPH0246117Y2 (en)
JPS5812832B2 (en) transistor drive circuit
JPH0435987B2 (en)
JPH0254697B2 (en)
JP2002238256A (en) Dc-dc converter