Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0263315B2 - - Google Patents
[go: Go Back, main page]

JPH0263315B2 - - Google Patents

Info

Publication number
JPH0263315B2
JPH0263315B2 JP56152682A JP15268281A JPH0263315B2 JP H0263315 B2 JPH0263315 B2 JP H0263315B2 JP 56152682 A JP56152682 A JP 56152682A JP 15268281 A JP15268281 A JP 15268281A JP H0263315 B2 JPH0263315 B2 JP H0263315B2
Authority
JP
Japan
Prior art keywords
layer
control line
josephson junction
dielectric layer
superconducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56152682A
Other languages
Japanese (ja)
Other versions
JPS5853874A (en
Inventor
Hikosuke Shibayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56152682A priority Critical patent/JPS5853874A/en
Publication of JPS5853874A publication Critical patent/JPS5853874A/en
Publication of JPH0263315B2 publication Critical patent/JPH0263315B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はジヨセフソン集積回路の改良に関す
る。特に、ジヨセフソン接合素子の複数が積層さ
れてなる多層ジヨセフソン集積回路の感度を向上
する改良に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention This invention relates to improvements in Josephson integrated circuits. In particular, the present invention relates to improvements in improving the sensitivity of multilayer Josephson integrated circuits in which a plurality of Josephson junction devices are stacked.

〔従来の技術〕[Conventional technology]

ジヨセフソン集積回路とはジヨセフソン接合素
子を含む集積回路をいうが、ジヨセフソン接合素
子とは、超伝導材料よりなる2個の電極(ベース
電極とカウンタ電極)を極めて薄いトンネル絶縁
膜を介して接合させておき、別に設けられたコン
トロール線路にコントロール電流を流して上記の
超伝導材料よりなる2個の電極(ベース電極とカ
ウンタ電極)間のジヨセフソン接合の臨界電流を
制御して、このジヨセフソン接合を超伝導状態ま
たは非超伝導状態にもたらし、この状態変化を利
用してスイツチング機能を発揮させる素子をい
う。
A Josephson integrated circuit is an integrated circuit that includes a Josephson junction element. A Josephson junction element is a circuit in which two electrodes (base electrode and counter electrode) made of superconducting material are joined through an extremely thin tunnel insulating film. Then, a control current is passed through a separately provided control line to control the critical current of the Josephson junction between the two electrodes (base electrode and counter electrode) made of the above superconducting material, making the Josephson junction superconducting. or non-superconducting state, and utilizes this state change to exhibit a switching function.

従来技術におけるジヨセフソン集積回路の1例
の断面図を第1図に示す。図において、1はシリ
コン等よりなる基板である。2はグランドプレー
ンであり、ニオブ、鉛合金等の超伝導材料を基板
1の表面全面に3000Å程度の厚さに蒸着して形成
する。グランドプレーンの第1の機能は、その上
に配線される線でストリツプ線路を構成し、高速
に信号を伝送することである。また、グランドプ
レーンの第2の機能は、コントロール電流によつ
て作られる磁場をグランドプレーンとコントロー
ル線路との間に集中させることにより素子の感度
を上げることである。3は誘電体層であり、一酸
化シリコン等の誘電体よりなる層をグランドプレ
ーン2の表面全面に2000Å程度の厚さに蒸着して
形成する。4はベース電極であり、上記と同様の
超伝導材料を3000Å程度の厚さに蒸着した後線状
にパターニングして形成する。線状パターニング
工程はフオトリソグラフイー法やリフトオフ法等
を使用してなすことができる。5はトンネル絶縁
膜でありベース電極4の材料の酸化物をもつて数
10Åの厚さに形成する。形成される領域は図示す
るように、ベース電極4とカウンタ電極6との接
触面であり、これを形成するには、この領域を選
択的に酸化すればよい。カウンタ電極6は、上記
と同様の超伝導材料を4000Å程度の厚さに蒸着し
た後線状にパターニングして形成する。パターニ
ング方法はベース電極4の場合と同様である。な
お、これらのベース電極4とトンネル絶縁膜5と
カウンタ電極6とをもつて第1層のジヨセフソン
接合素子Aが構成される。7は誘電体層であり、
一酸化シリコン等の誘電体よりなる層を誘電体層
3の表面全面に6000Å程度の厚さに蒸着して形成
する。8はコントロール線路であり、上記と同様
の超伝導材料を4000Å程度の厚さに蒸着した後パ
ターニングして形成する。ベース電極4、カウン
タ電極6とコントロール線路8との間の誘電体層
7の厚さが他の誘電体層3に比して厚い理由、お
よび、コントロール線路8の厚さが他の電極に比
して厚い理由は、段差状に形成されるジヨセフソ
ン接合素子Aの存在にもとづく断線を防ぐためで
ある。
A cross-sectional view of an example of a Josephson integrated circuit in the prior art is shown in FIG. In the figure, 1 is a substrate made of silicon or the like. A ground plane 2 is formed by depositing a superconducting material such as niobium or lead alloy over the entire surface of the substrate 1 to a thickness of about 3000 Å. The first function of the ground plane is to form a strip line with the wires wired on it and to transmit signals at high speed. The second function of the ground plane is to increase the sensitivity of the element by concentrating the magnetic field created by the control current between the ground plane and the control line. A dielectric layer 3 is formed by depositing a dielectric layer such as silicon monoxide over the entire surface of the ground plane 2 to a thickness of about 2000 Å. Reference numeral 4 denotes a base electrode, which is formed by depositing the same superconducting material as above to a thickness of about 3000 Å and then patterning it into a linear shape. The linear patterning process can be performed using a photolithography method, a lift-off method, or the like. 5 is a tunnel insulating film, which has an oxide of the material of the base electrode 4.
Form to a thickness of 10 Å. As shown in the figure, the region to be formed is the contact surface between the base electrode 4 and the counter electrode 6, and in order to form this, this region may be selectively oxidized. The counter electrode 6 is formed by depositing the same superconducting material as above to a thickness of about 4000 Å and then patterning it into a linear shape. The patterning method is the same as that for the base electrode 4. Note that the base electrode 4, tunnel insulating film 5, and counter electrode 6 constitute a first layer Josephson junction element A. 7 is a dielectric layer;
A layer made of a dielectric such as silicon monoxide is deposited over the entire surface of the dielectric layer 3 to a thickness of about 6000 Å. Reference numeral 8 denotes a control line, which is formed by depositing the same superconducting material as above to a thickness of about 4000 Å and then patterning it. The reason why the dielectric layer 7 between the base electrode 4, the counter electrode 6 and the control line 8 is thicker than the other dielectric layers 3, and the reason why the thickness of the control line 8 is thicker than the other electrodes. The reason why it is thick is to prevent wire breakage due to the presence of Josephson junction elements A formed in a stepped shape.

かかる構造を有するジヨセフソン集積回路を複
数個積層して集積度を向上した多層構造のジヨセ
フソン集積回路が知られている。この多層構造の
ジヨセフソン集積回路を製造するには、従来技術
においては、第2図に示すごとく、第1層のジヨ
セフソン接合素子Aを有する第1層のジヨセフソ
ン集積回路の上に、誘電体層7の全面に比較的厚
い誘電体層9を形成する。誘電体層9の表面は平
坦である方が多層化に有利であるから、この誘電
体層9には高分子樹脂等の塗布被膜を用いると有
利である。次に、第2層のジヨセフソン集積回路
のグランドプレーン10をなす超伝導体層を誘電
体層9の表面全面に形成し、第1層のジヨセフソ
ン集積回路の場合と同様に、誘電体層13と、ベ
ース電極14・トンネル絶縁膜15・カウンタ電
極16よりなる第2層のジヨセフソン接合素子B
と、誘電体層17と、コントロール線路18とを
形成して、第2層のジヨセフソン集積回路を形成
する。
A multilayer Josephson integrated circuit is known in which a plurality of Josephson integrated circuits having such a structure are stacked to improve the degree of integration. In order to manufacture a Josephson integrated circuit having this multilayer structure, in the prior art, as shown in FIG. A relatively thick dielectric layer 9 is formed over the entire surface. Since a flat surface of the dielectric layer 9 is advantageous for multilayering, it is advantageous to use a coated film of polymer resin or the like for the dielectric layer 9. Next, a superconductor layer forming the ground plane 10 of the second-layer Josephson integrated circuit is formed on the entire surface of the dielectric layer 9, and as in the case of the first-layer Josephson integrated circuit, the superconductor layer 13 and , a second-layer Josephson junction element B consisting of a base electrode 14, a tunnel insulating film 15, and a counter electrode 16.
, a dielectric layer 17, and a control line 18 to form a second layer Josephson integrated circuit.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、上記の如き、多層構造のジヨセフソ
ン接合素子においては、第1層のジヨセフソン接
合素子Aが第1層のグランドプレーン2と第2層
のグランドプレーン10とに挟まれているため、
第1層のジヨセフソン接合素子Aの臨界電流を制
御するコントロール線路8に流れる電流IHが、第
2図に矢印をもつて示すように、コントロール線
路8の上面と下面とに分流するため、第1層のジ
ヨセフソン接合素子Aの臨界電流の制御に直接寄
与する電流量が減少し、第1層のジヨセフソン接
合素子Aは満足すべき大きさの感度が得られず、
一方、第2層のジヨセフソン接合素子Bの臨界電
流を制御するコントロール線路18に流れる電流
IHは第2図に矢印をもつて示すように、コントロ
ール線路18の下面のみに流れて、第2層のジヨ
セフソン接合素子Bは十分満足すべき大きさの感
度が得られることゝはなるが、その結果第1層の
ジヨセフソン接合素子Aの感度と第2層のジヨセ
フソン接合素子Bの感度とが同一にならなくなる
という欠点がある。
However, in the Josephson junction element having a multilayer structure as described above, the Josephson junction element A in the first layer is sandwiched between the ground plane 2 in the first layer and the ground plane 10 in the second layer.
The current I H flowing through the control line 8 that controls the critical current of the Josephson junction element A in the first layer is divided into the upper surface and the lower surface of the control line 8 as shown by the arrow in FIG. The amount of current that directly contributes to controlling the critical current of the first-layer Josephson junction element A decreases, and the first-layer Josephson junction element A cannot obtain a satisfactory level of sensitivity.
On the other hand, the current flowing through the control line 18 that controls the critical current of the Josephson junction element B in the second layer.
As shown by the arrow in FIG. 2, IH flows only to the lower surface of the control line 18, and the Josephson junction element B in the second layer can obtain a sufficiently satisfactory level of sensitivity. As a result, there is a drawback that the sensitivity of the Josephson junction element A in the first layer and the sensitivity of the Josephson junction element B in the second layer are no longer the same.

なお、超伝導体中を流れる電流の性質として、
コントロール線路とベース電極・カウンタ電極の
ように誘電体層を介して配設される2個の超伝導
体層が対をなす場合、一方(コントロール線路)
に流れる電流に応答して他方(ベース電極・カウ
ンタ電極)に流れるイメージ電流の幅は上記の一
方(コントロール線路)に流れる電流の幅と同一
となるに反し、1個の超伝導体の表面に流れる電
流に応答してその裏面に流れるもどり電流の幅
は、その超伝導体の幅によつて規定され、表面に
流れる電流の幅には拘束されないことは周知であ
り、また、この性質があるため、ジヨセフソン接
合素子にあつては、感度を向上するため、コント
ロール線路の幅をベース電極・カウンタ電極の幅
より細くすることも周知である。
Furthermore, the properties of the current flowing in a superconductor are as follows:
When two superconductor layers arranged through a dielectric layer, such as a control line and a base electrode/counter electrode, form a pair, one (control line)
The width of the image current flowing to the other (base electrode/counter electrode) in response to the current flowing to the other (base electrode/counter electrode) is the same as the width of the current flowing to one of the above (control line). It is well known that the width of the return current flowing on the back surface in response to a flowing current is determined by the width of the superconductor and is not constrained by the width of the current flowing on the surface, and this property exists. Therefore, in the Josephson junction element, it is well known that the width of the control line is made narrower than the width of the base electrode/counter electrode in order to improve the sensitivity.

本発明の目的は、2層構造のジヨセフソン集積
回路において、ジヨセフソン接合素子の臨界電流
の制御のためのコントロール線路の電流に対し感
度を良好になしうる構造のジヨセフソン集積回路
を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a Josephson integrated circuit having a two-layer structure, which can have good sensitivity to the current of a control line for controlling the critical current of a Josephson junction element.

〔課題を解決するための手段〕[Means to solve the problem]

上記の目的は、基板1上に形成され、超伝導材
料よりなる第1層コントロール線路28と、この
第1層コントロール線路28の上に誘電体層27
を介して形成され、超伝導材料よりなる第1層ベ
ース電極4と、この第1層ベース電極4上に第1
層トンネル絶縁膜5を介して形成される超伝導材
料よりなる第1層カウンタ電極6とよりなる第1
層ジヨセフソン接合素子Aと、この第1層ジヨセ
フソン接合素子A上に誘電体層23を介して形成
され、超伝導材料よりなるグランドプレーン32
と、このグランドプレーン32上に誘電体層33
を介して形成され、超伝導材料よりなる第2層ベ
ース電極14と、この第2層ベース電極14上に
第2層トンネル絶縁膜15を介して形成される超
伝導材料よりなる第2層カウンタ電極16とより
なる第2層ジヨセフソン接合素子Bと、この第2
層ジヨセフソン接合素子B上に誘電体層37を介
して形成され、超伝導材料よりなる第2層コント
ロール線路38とを有するジヨセフソン集積回路
によつて達成される。
The above purpose is to form a first layer control line 28 formed on the substrate 1 and made of a superconducting material, and a dielectric layer 27 on the first layer control line 28.
a first layer base electrode 4 made of a superconducting material, and a first layer base electrode 4 formed on the first layer base electrode 4.
A first layer counter electrode 6 made of a superconducting material formed through a layer tunnel insulation film 5 and a first layer made of a counter electrode 6 made of a superconducting material.
A ground plane 32 made of a superconducting material and formed on the first layer Josephson junction element A with a dielectric layer 23 interposed therebetween.
A dielectric layer 33 is placed on this ground plane 32.
A second layer base electrode 14 made of a superconducting material is formed through the second layer base electrode 14, and a second layer counter made of a superconducting material is formed on the second layer base electrode 14 with a second layer tunnel insulating film 15 interposed therebetween. a second layer Josephson junction element B consisting of an electrode 16;
This is achieved by a Josephson integrated circuit formed on the layer Josephson junction element B via a dielectric layer 37 and having a second layer control line 38 made of superconducting material.

〔作用〕[Effect]

換言すれば、第1層のジヨセフソン接合素子A
のグランドプレーン2とコントロール線路8との
配設位置を逆転して、コントロール線路8をグラ
ンドプレーン2の位置に設けてコントロール線路
28とし、グランドプレーン2をコントロール線
路8の位置に設けてグランドプレーン32とし、
このグランドプレーン32をもつて第2層のジヨ
セフソン接合素子Bのグランドプレーンをも兼ね
させ、第2層のジヨセフソン接合素子Bは従来技
術におけると同様、コントロール線路を上層とす
ることにある。この層構造においては、第1層の
ジヨセフソン接合素子Aも、第2層のジヨセフソ
ン接合素子Bもそのコントロール線路28,38
がグランドプレーンに挟まれることがないため、
それぞれのコントロール線路28,38には、電
流IHがそれぞれのジヨセフソン接合素子A,Bに
対接する面のみに流れるので、感度が向上し、ま
た、第1層のジヨセフソン接合素子Aの感度と第
2層のジヨセフソン接合素子Bの感度とは同一に
なる。
In other words, the Josephson junction element A of the first layer
By reversing the arrangement positions of the ground plane 2 and control line 8, the control line 8 is provided at the position of the ground plane 2 to form a control line 28, and the ground plane 2 is provided at the position of the control line 8 to form a ground plane 32. year,
This ground plane 32 also serves as a ground plane for the second-layer Josephson junction element B, and the second-layer Josephson junction element B has a control line as its upper layer, as in the prior art. In this layer structure, both the Josephson junction element A in the first layer and the Josephson junction element B in the second layer have their control lines 28 and 38.
is not pinched by the ground plane,
In each of the control lines 28 and 38, the current I H flows only through the surfaces that are in contact with the Josephson junction elements A and B, so the sensitivity is improved, and the sensitivity of the Josephson junction element A in the first layer and the The sensitivity of the two-layer Josephson junction element B is the same.

〔実施例〕〔Example〕

以下、図面を参照しつゝ、本発明の実施例に係
る2層構造のジヨセフソン集積回路について説明
し、本発明の構成とその特有の効果とを明らかに
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A two-layer Josephson integrated circuit according to an embodiment of the present invention will be described below with reference to the drawings to clarify the structure of the present invention and its unique effects.

第3図参照 図は本発明の実施例に係る2層構造のジヨセフ
ソン集積回路の断面図である。図において、1は
シリコン等よりなる基板であり、28はコントロ
ール線路であり、ニオブ、鉛合金等の超伝導材料
を基板1の上に4000Å程度の厚さに蒸着した後こ
れをパターニングして形成する。27は誘電体層
であり、一酸化シリコン等の誘電体よりなる層を
基板1の表面全面に6000Å程度の厚さに蒸着して
形成する。この誘電体層27は平坦化層としても
機能も望まれるので、高分子樹脂等の塗布被膜を
使用してもよいことは従来技術の場合と同様であ
る。4はベース電極であり、上記と同様の超伝導
材料を3000Å程度の厚さに蒸着した後線状にパタ
ーニングして形成する。線状パターニング工程は
フオトリソグラフイー法やリフトオフ法等を使用
してなすことができる。5はトンネル絶縁膜であ
りベース電極4の材料の酸化物をもつて数10Åの
厚さに形成する。形成される領域は図示するよう
に、ベース電極4とカウンタ電極6との接触面で
あり、これを形成するには、この領域を選択的に
酸化すればよい。カウンタ電極6は、上記と同様
の超伝導材料を4000Å程度の厚さに蒸着した後線
状にパターニングして形成する。パターニング方
法はベース電極4の場合と同様である。なお、こ
れらのベース電極4とトンネル絶縁膜5とカウン
タ電極6とをもつて第1層のジヨセフソン接合素
子Aが構成される。23は誘電体層であり、一酸
化シリコン等の誘電体よりなる層を誘電体層3の
表面全面に6000Å程度の厚さに蒸着して形成す
る。この誘電体層3も平坦化層としての機能が望
まれるので、上記同様高分子樹脂等の塗布被膜を
使用してもよい。32はグランドプレーンであ
り、上記と同様の超伝導材料を誘電体層23の表
面全面に3000Å程度の厚さに蒸着して形成する。
グランドプレーンの機能は、従来技術の項に述べ
たとおりである。33は誘電体層であり、一酸化
シリコン等の誘電体よりなる層をグランドプレー
ン32の表面全面に蒸着して形成する。その上に
形成される14,15,16は、第2層のジヨセ
フソン接合素子Bであり、4,5,6よりな第1
層のジヨセフソン接合素子Aと同様である。37
は誘電体層であり、一酸化シリコン等の誘電体よ
りなる層を誘電体層23の表面全面に6000Å程度
の厚さに蒸着して形成する。この誘電体層23も
平坦化層としての機能が望まれるので、上記同様
高分子樹脂等の塗布被膜を使用してもよい。38
はコントロール線路であり、上記と同様の超伝導
材料を6000Å程度の厚さに蒸着した後パターニン
グして形成する。
Refer to FIG. 3. The figure is a cross-sectional view of a two-layer Josephson integrated circuit according to an embodiment of the present invention. In the figure, 1 is a substrate made of silicon, etc., and 28 is a control line, which is formed by depositing a superconducting material such as niobium or lead alloy on the substrate 1 to a thickness of about 4000 Å, and then patterning it. do. A dielectric layer 27 is formed by depositing a dielectric layer such as silicon monoxide over the entire surface of the substrate 1 to a thickness of about 6000 Å. Since this dielectric layer 27 is also desired to function as a flattening layer, a coated film of polymer resin or the like may be used, as in the case of the prior art. Reference numeral 4 denotes a base electrode, which is formed by depositing the same superconducting material as above to a thickness of about 3000 Å and then patterning it into a linear shape. The linear patterning process can be performed using a photolithography method, a lift-off method, or the like. A tunnel insulating film 5 is formed of an oxide of the material of the base electrode 4 to a thickness of several tens of angstroms. As shown in the figure, the region to be formed is the contact surface between the base electrode 4 and the counter electrode 6, and in order to form this, this region may be selectively oxidized. The counter electrode 6 is formed by depositing the same superconducting material as above to a thickness of about 4000 Å and then patterning it into a linear shape. The patterning method is the same as that for the base electrode 4. Note that the base electrode 4, tunnel insulating film 5, and counter electrode 6 constitute the Josephson junction element A of the first layer. A dielectric layer 23 is formed by depositing a dielectric layer such as silicon monoxide over the entire surface of the dielectric layer 3 to a thickness of about 6000 Å. Since this dielectric layer 3 is also desired to function as a flattening layer, a coated film of polymeric resin or the like may be used as described above. 32 is a ground plane, which is formed by depositing the same superconducting material as above on the entire surface of the dielectric layer 23 to a thickness of about 3000 Å.
The function of the ground plane is as described in the prior art section. A dielectric layer 33 is formed by depositing a dielectric layer such as silicon monoxide over the entire surface of the ground plane 32 . 14, 15, and 16 formed thereon are Josephson junction elements B of the second layer, and the first
The layers are similar to Josephson junction device A. 37
is a dielectric layer, and a layer made of a dielectric such as silicon monoxide is deposited over the entire surface of the dielectric layer 23 to a thickness of about 6000 Å. Since this dielectric layer 23 is also desired to function as a flattening layer, a coated film of polymeric resin or the like may be used as described above. 38
is a control line, which is formed by depositing the same superconducting material as above to a thickness of about 6000 Å and then patterning it.

以上のようにして形成された本発明に係るジヨ
セフソン集積回路においては、グランドプレーン
32は、2個のジヨセフソン接合素子A,Bに対
して共通に機能する。そして、コントロール線路
28,38は、第1層のジヨセフソン集積回路に
おいても、第2層のジヨセフソン集積回路におい
ても、他の超伝導体層と対接することがないの
で、コントロール電流IHは、矢印をもつて図示す
るように、コントロール線路28にあつてはその
上面のみに、コントロール線路38にあつてはそ
の下面のみに、それぞれ流れ、コントロール電流
がコントロール回路の両面に分流することはな
い。そのため、いづれのジヨセフソン接合素子
A,Bにおいても、同程度に十分な高感度が実現
する。
In the Josephson integrated circuit according to the present invention formed as described above, the ground plane 32 functions in common for the two Josephson junction elements A and B. Since the control lines 28 and 38 do not come into contact with other superconductor layers in either the first-layer Josephson integrated circuit or the second-layer Josephson integrated circuit, the control current I H is As shown in the figure, the control current flows only on the upper surface of the control line 28, and only on the lower surface of the control line 38, and the control current is not shunted to both sides of the control circuit. Therefore, both Josephson junction elements A and B achieve sufficiently high sensitivity to the same extent.

〔発明の効果〕〔Effect of the invention〕

以上説明せるとおり、本発明に係る2層構造の
ジヨセフソン集積回路においては、グランドプレ
ーンを中心として、2個のジヨセフソン接合素子
がそれぞれ逆方向に形成されており、それぞれの
ジヨセフソン接合素子を制御するコントロール線
路は、それぞれ最上層と最下層とを構成するこ
とゝなり、それぞれのコントロール線路は他の超
伝導体層と対接することがないので、それぞれの
コントロール線路に流れる電流は、それぞれ対応
するジヨセフソン接合素子のみに対面して流れる
ことになる。そのため、コントロール線路に流れ
る電流は100%ジヨセフソン接合素子の制御に寄
与することになり、感度良好な2層構造のジヨセ
フソン集積回路が実現する。
As explained above, in the two-layer Josephson integrated circuit according to the present invention, two Josephson junction elements are formed in opposite directions with the ground plane at the center, and the control unit controls each Josephson junction element. The lines constitute the top layer and the bottom layer, respectively, and each control line does not come into contact with any other superconductor layer, so the current flowing through each control line is connected to the corresponding Josephson junction. It flows only facing the element. Therefore, the current flowing through the control line contributes 100% to the control of the Josephson junction element, realizing a two-layer Josephson integrated circuit with good sensitivity.

なお、コントロール線路は幅が狭いため断線の
おそれが大きく、ジヨセフソン集積回路において
断線発生の可能性のある個所は事実上コントロー
ル線路に限られることは周知であるが、本発明に
係る2層構造のジヨセフソン集積回路において
は、従来技術に係る2層構造のジヨセフソン集積
回路に比して、段差が少ないため、断線発生の可
能性を減少する副次的効果もある。この副次的効
果は誘電体層に高分子樹脂等を使用して誘電体層
に平坦化層としての機能を与えればさらにエンハ
ンスされることは云うまでもない。
It should be noted that since the control line is narrow, there is a high risk of disconnection, and it is well known that the control line is virtually the only place where disconnection may occur in Josephson integrated circuits. Since the Josephson integrated circuit has fewer steps than the conventional Josephson integrated circuit having a two-layer structure, it also has the secondary effect of reducing the possibility of disconnection. Needless to say, this secondary effect can be further enhanced if a polymer resin or the like is used for the dielectric layer to give the dielectric layer a function as a flattening layer.

なお、超伝導材料としては、ニオブ、鉛合金を
はじめ如何なる超伝導材料も使用可能であること
は勿論であり、また、誘電体材料も一酸化シリコ
ンに限定されることも云うまでもない。また、実
施例に示した各層の厚さも単なる1例であり、特
に制限的意義は有さない。
It goes without saying that any superconducting material can be used as the superconducting material, including niobium and lead alloys, and it goes without saying that the dielectric material is also limited to silicon monoxide. Furthermore, the thickness of each layer shown in the examples is just one example and does not have any particular limiting meaning.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来技術に係るジヨセフソン集積回
路の断面図である。第2図は、従来技術に係る多
層構造(図においては2層構造)のジヨセフソン
集積回路の断面図である。第3図は、本発明の一
実施例に係る2層構造のジヨセフソン集積回路の
断面図である。 1……基板、2……第1層のグランドプレー
ン、3……誘電体層、4……第1層ベース電極、
5……第1層トンネル絶縁膜、6……第1層カウ
ンタ電極、A……第1層のジヨセフソン接合素
子、7……誘電体層、8……第1層コントロール
線路、9……誘電体層、10……第2層のグラン
ドプレーン、13……誘電体層、14……第2層
ベース電極、15……第2層トンネル絶縁膜、1
6……第2層カウンタ電極、B……第2層のジヨ
セフソン接合素子、17……誘電体層、18……
第2層コントロール線路、28……本発明の要旨
に係る第1層コントロール線路、27……誘電体
層、23……誘電体層、32……第1層・第2層
のジヨセフソン接合素子に共用されるグランドプ
レーン、33……誘電体層、37……誘電体層、
38……本発明の要旨に係る第2層コントロール
線路。
FIG. 1 is a cross-sectional view of a Josephson integrated circuit according to the prior art. FIG. 2 is a cross-sectional view of a Josephson integrated circuit having a multilayer structure (two-layer structure in the figure) according to the prior art. FIG. 3 is a cross-sectional view of a two-layer Josephson integrated circuit according to an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Substrate, 2... First layer ground plane, 3... Dielectric layer, 4... First layer base electrode,
5... First layer tunnel insulating film, 6... First layer counter electrode, A... First layer Josephson junction element, 7... Dielectric layer, 8... First layer control line, 9... Dielectric body layer, 10... second layer ground plane, 13... dielectric layer, 14... second layer base electrode, 15... second layer tunnel insulating film, 1
6... Second layer counter electrode, B... Second layer Josephson junction element, 17... Dielectric layer, 18...
Second layer control line, 28...First layer control line according to the gist of the present invention, 27...Dielectric layer, 23...Dielectric layer, 32...Josephson junction element of first layer and second layer. shared ground plane, 33... dielectric layer, 37... dielectric layer,
38...Second layer control line according to the gist of the present invention.

Claims (1)

【特許請求の範囲】 1 基板1上に形成され、超伝導材料よりなる第
1層コントロール線路28と、 該第1層コントロール線路28の上に誘電体層
27を介して形成され、超伝導材料よりなる第1
層ベース電極4と、該第1層ベース電極4上に第
1層トンネル絶縁膜5を介して形成される超伝導
材料よりなる第1層カウンタ電極6とよりなる第
1層ジヨセフソン接合素子Aと、 該第1層ジヨセフソン接合素子A上に誘電体層
23を介して形成され、超伝導材料よりなるグラ
ンドプレーン32と、 該グランドプレーン32上に誘電体層33を介
して形成され、超伝導材料よりなる第2層ベース
電極14と、該第2層ベース電極14上に第2層
トンネル絶縁膜15を介して形成される超伝導材
料よりなる第2層カウンタ電極16とよりなる第
2層ジヨセフソン接合素子Bと、 該第2層ジヨセフソン接合素子B上に誘電体層
37を介して形成され、超伝導材料よりなる第2
層コントロール線路38と を有することを特徴とするジヨセフソン集積回
路。
[Claims] 1. A first layer control line 28 formed on the substrate 1 and made of a superconducting material, and a dielectric layer 27 formed on the first layer control line 28 and made of a superconducting material. The first
A first layer Josephson junction element A comprising a layer base electrode 4 and a first layer counter electrode 6 made of a superconducting material formed on the first layer base electrode 4 via a first layer tunnel insulating film 5. , a ground plane 32 formed on the first layer Josephson junction element A via a dielectric layer 23 and made of a superconducting material; and a ground plane 32 formed on the ground plane 32 via a dielectric layer 33 and made of a superconducting material. A second layer counter electrode 16 made of a superconducting material is formed on the second layer base electrode 14 via a second layer tunnel insulating film 15. a junction element B, and a second layer formed on the second Josephson junction element B with a dielectric layer 37 interposed therebetween and made of a superconducting material.
layer control line 38.
JP56152682A 1981-09-26 1981-09-26 Josephson integrated circuit Granted JPS5853874A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56152682A JPS5853874A (en) 1981-09-26 1981-09-26 Josephson integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56152682A JPS5853874A (en) 1981-09-26 1981-09-26 Josephson integrated circuit

Publications (2)

Publication Number Publication Date
JPS5853874A JPS5853874A (en) 1983-03-30
JPH0263315B2 true JPH0263315B2 (en) 1990-12-27

Family

ID=15545804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56152682A Granted JPS5853874A (en) 1981-09-26 1981-09-26 Josephson integrated circuit

Country Status (1)

Country Link
JP (1) JPS5853874A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5889877A (en) * 1981-11-21 1983-05-28 Nippon Telegr & Teleph Corp <Ntt> Superconductive circuit device
JPS5889878A (en) * 1981-11-21 1983-05-28 Nippon Telegr & Teleph Corp <Ntt> Superconductive circuit device
JPS61281563A (en) * 1985-06-07 1986-12-11 Agency Of Ind Science & Technol superconducting circuit device
JP2586604B2 (en) * 1988-10-07 1997-03-05 日本電気株式会社 Individual identification device
US12178142B2 (en) * 2020-11-13 2024-12-24 International Business Machines Corporation Layered substrate structures with aligned optical access to electrical devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923120B2 (en) * 1976-10-20 1984-05-30 富士通株式会社 Josephson integrated circuit with multilayer structure

Also Published As

Publication number Publication date
JPS5853874A (en) 1983-03-30

Similar Documents

Publication Publication Date Title
JPS6329961A (en) Manufacture of thin film passive circuit with resistance line which has different layer resistance and the passive circuit manufactured
US4163246A (en) Semiconductor integrated circuit device employing a polycrystalline silicon as a wiring layer
JPH0263315B2 (en)
JPS60140885A (en) Superconducting element integrated circuit
JP2504498B2 (en) Semiconductor device
JPH0217943B2 (en)
JPS61251162A (en) Structure of semiconductor resistor device
JP2623610B2 (en) Josephson junction element
JP2867956B2 (en) Superconducting transistor
JPH04186828A (en) Semiconductor device
JP2647391B2 (en) Semiconductor device
JP2825374B2 (en) Superconducting element
JPH03156983A (en) superconducting element
JP2869978B2 (en) Semiconductor device
JPS63200578A (en) Superconducting circuit device
JPH03171683A (en) superconducting electrode
JPS589382A (en) Josephson device
JPH0223674A (en) Wiring connection method
JPS60250652A (en) Semiconductor device
JPS60214569A (en) Mos type semiconductor device
JPH03179779A (en) Insulated-gate semiconductor device
JPS62104179A (en) Superconducting circuit device
JPS5889875A (en) Josephson integrated circuit
JPS59119779A (en) Josephson integrated circuit device
JPS6256675B2 (en)