JPH027051B2 - - Google Patents
Info
- Publication number
- JPH027051B2 JPH027051B2 JP53050787A JP5078778A JPH027051B2 JP H027051 B2 JPH027051 B2 JP H027051B2 JP 53050787 A JP53050787 A JP 53050787A JP 5078778 A JP5078778 A JP 5078778A JP H027051 B2 JPH027051 B2 JP H027051B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- semiconductor body
- charge
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
- G02F1/1354—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied having a particular photoconducting structure or material
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Liquid Crystal (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
この発明は液晶層と、誘電性ミラーおよび光遮
断層からなる隣接中間層と、整流接合を形成し、
上記中間層と隣接した平面半導体本体と、液晶ラ
イトバルブに付勢電流を供給するための直流付勢
手段とを具備してなる液晶ライトバルブに関す
る。
この発明の目的は情報信号を表示する多くの電
荷が相隣る信号間で相互に結合することなく通過
することのできる液晶ライトバルブを提供するこ
とにある。
前記目的を達成するために、この発明では、前
記整流接合を前記半導体本体内において、この半
導体本体の一導電型の第1層と反対導電型の第2
層間に形成されたPN接合とし、そして直流付勢
手段がこのPN接合に逆方向バイアスをかけ、上
記半導体本体全体中に延びる空乏層を形成するた
めの直流電源を含むようにしている。この結果、
上記半導体本体の一側に導入された少数キヤリア
の信号表示電荷が上記空乏層を通つて上記半導体
本体の反対側に放出されて上記液晶層を活性化す
る。
この発明によれば、逆方向バイアスにより比較
的抵抗があり比較的厚い半導体層を通つて電界が
生じ、この半導体層から全ての移動性電荷が排除
される。即ち、この半導体層中にPN接合ダイオ
ードを形成し、このPN接合に逆方向バイアスを
かけることによつてこのPN接合ダイオードの両
側から電荷を排除することができる。
この発明の一態様においては前記半導体本体と
してシリコン膜が用いられているが、その他の半
導体材料を用いることもできる。広接合領域を有
する高分解能シリコンホトダイオードを液晶ライ
トバルブの像入力手段として用いることができ
る。
この発明の利点は、情報信号を表示する電荷束
を同時かつ平行に半導体本体の一表面から反対側
へと空乏層中の電界の影響下に良好な間隔的分解
度をもつて移送することができるということであ
る。すなわち、空乏層が上記半導体本体の厚さ全
体に広がる結果、間隔を置いて分解された少数キ
ヤリアの電荷パターンが前記PN接合を通つて発
生した電界の影響下に、拡散による横方向移動を
生じることなく、上記半導体本体の一表面から反
対側へと移送できるということである。上記少数
キヤリアの電荷は光学的像、X線、高エネルギー
電子、その他少数キヤリアの電荷を発生させある
いは注入することのできるすべての手段によつて
導入することができる。
一連の入力データを受取り、これを記憶し、復
元して以後の平行化処理に供するために電荷結合
素子(CCD)の入力段レジスタを用いることが
できる。上記CCDレジスタ中に記憶された電荷
をシリコン半導体本体を通つて前記液晶中へ移送
するために電荷移動構造体を用いることができ
る。このような構造体は多くの広帯域光学的デー
タ処理用に有用である。例えば、レーザビームを
間隔を置いて変調するために、上記CCDから分
布した電荷を受取り、これを等価的な光の双方向
屈折に変換するような光学的データ処理液晶ライ
トバルブ構造体を用いることができる。
以下、添付の図面を参照しつつこの発明を詳細
に説明する。
第1図には、入射光10に対して透過性の基板
5を含む直流(DC)液晶ライトバルブが示され
ている。この基板5に隣接してシリコンホトダイ
オード12が設けられている。このホトダイオー
ドは薄いP型層14と、比較的厚いN型層16
と、PN接合15とを有している。具体例を挙げ
ると、前記の薄いP型層14は厚さ0.2μで比抵抗
0.22Ω−cmである。この層14は導電性が非常に
高く、PN接合のP側であることに加えて、図示
した装置全体の一電極としても用いられている。
相隣る層16はN型であり、比較的厚く、非常に
抵抗性が高い。一態様によれば、このN型層は5
ミルの厚さと3000Ω−cmの比抵抗を持つている。
上記ホトダイオード12に対向して、液晶23
と、装置の他方の透明電極24と、一連の中間層
18,20とからなる液晶構造体32が形成され
ている。上記中間層の一方18は読出し光30を
遮断するためのものであり、他方20は読出し用
の反射表面を提供するためのものである。シリコ
ンは近赤外まで感光性がある。シリコン用の光遮
断層を提供するためには、シリコンのバンドギヤ
ツプと同等か、それよりも小さなバンドギヤツプ
を有する材料を用いる必要がある。このような材
料は、その電荷移動度が、シリコン中における移
動度の大きさの範囲内にあるならば、通常、高分
解能を維持するために充分なシート比抵抗を持つ
ことはない。適切な光遮断性を有すると同時に、
要求される分解能を維持するために充分に高いシ
ート比抵抗とを併せ持つ単一相材料を見い出すこ
とはまことに困難である。それ故、第1図に示す
装置ではサーメツトと呼ばれる金属成分と誘電性
成分とからなる二相材料が用いられている。この
ように薄い膜の光遮断性サーメツト層は金属の小
粒子を誘電性層中に埋設することによつて形成す
ることができる。上記金属粒子は上記誘電性層に
よつて相互に絶縁されている。スズ、インジウム
あるいは鉛のような多くの金属は、これを非常に
薄い(200Å)膜として被着したときに、連続し
た膜とはならず、個々の島を形成することが知ら
れている。このような多層構造体は、当該膜の面
内において上記金属粒子が相互に絶縁されている
ため、高いシート比抵抗を持つこととなる。しか
しながら、膜面に直角な方向においては、介在す
る薄い絶縁膜は隣接する金属の島状膜中の金属粒
子間の電子の突き抜けや電子の高電界注入の妨げ
とはならないので比抵抗は低くなる。したがつ
て、観測される縦方向の比抵抗は、当該膜の面内
のそれに比較して低く、直流電流は横方向に広が
ることなく当該膜構造全体中を流れる。
層18に隣接してサーメツトミラー20が形成
されている。この層はそれぞれ小濃度の金属を蒸
着させた高屈折率層と低屈折率層とからなつてい
る。これら層は当該膜にわたつて絶縁性シート抵
抗と低抵抗間に直流導電性に関し大きな異方性を
与える。したがつて、当該液晶ライトバルブは反
射モードで動作し得る。
上記サーメツトミラー20に隣接してパツシベ
ーシヨン膜21aと21b間に液晶23が設けら
れている。この液晶23の厚さはスペーサ22a
および22bによつて決定されている。パツシベ
ーシヨン膜21bの隣りには透光性導電電極24
が形成され、それと隣接して透光性カバープレー
ト26が設けられている。直流電源25は電極2
4とホトダイオード12のP型層14との間に接
続されている。電源25の電圧は、ホトダイオー
ド14,16のPN接合15に逆方向バイアスを
かけ、そしてPN接合15の一方側からこのPN
接合15の両側のシリコン本体14,16全体に
広がる空乏層を生じるように選択される。少数キ
ヤリア(この場合は電子)がPN接合15のP側
14に導入されると、その少数キヤリアはPN接
合15に向つてこの高導電性領域14中に拡散す
る。PN接合15には逆方向バイアスがかかつて
いるので、PN接合15は少数キヤリアに対して
順方向となり、これを二型層16を通つて中間層
18,20および液晶23へと注入する。上記空
乏層内では電圧が、電流の流れにはよらず空間電
荷によつて決定されるので少数キヤリアの間隔的
分別は維持されることとなる。したがつて、空乏
層中には横方向電界はなく、少数キヤリアが横方
向に拡散することもない。
第2図には、入力側に設けられた比較的薄いP
型層14と、比較的厚いN型層16と、これら層
の間に形成されたPN接合15とが示されてい
る。厚い層16の隣りには液晶構造体32の一部
が示されている。この薄い層14は、その厚さと
導電性が、入つてくる信号を広げることなく空乏
層化された厚い層16に到達させるに足るもので
あるならば、逆バイアス時に空乏化されないもの
でよい。例えば、放射線を用いて厚い層16中に
少数キヤリアの信号電荷を発生させる場合、上記
非空乏領域14は所望分解能を達するに要するよ
りも薄くなければならない。あるいはまた、上記
非空乏領域14は、入射する放射線を吸収しない
ように構成することが望ましい。
例えば、層16は10kΩ−cmのオーダーの比抵
抗を持ち、一方非空乏領域14は1ないし10Ω−
cmの範囲内の比抵抗を持つように設定できる。こ
のような高導電性層14が入力側に存在する場
合、直流電源25への電気接続がこの層14を介
して直接的におこなわれる結果、前記ホトダイオ
ード12にバイアスをかけるために入力側に余計
な電極を設ける必要はない。
層16は比較的厚く、そしてγ型であつてよ
い。すなわち、層16は液晶構造体32に隣接し
たほぼ真性の高抵抗性N型層であつてもかまわな
い。この層16に隣接してPN接合15が形成さ
れ、その隣りには比較的薄いP型層14が設けら
れている。層16のその他の例としては、液晶構
造体32に隣接したπ型層(ほぼ真性の高抵抗性
P型層)が挙げられる。この場合、この層の隣り
にはPN接合15とこれに隣接するN型層14が
設けられる。この場合は直流電源25の極性も反
対になる。
第3図には液晶構造体32に隣接した層14が
比較的薄い別の構成が示されている。この場合、
入力信号を表わす少数キヤリアがまず初めに比較
的厚く高抵抗性の層16に進入するので、ホトダ
イオード14,16のPN接合の両側は全て移動
性キヤリアが排除されていなければならない。ホ
トダイオード14,16にバイアスをかけるため
のオーミツク接続を提供するために、抵抗性層1
6に隣接して高い不純物濃度の非空乏化導電性層
17が付加されている。
第3図に示す構成では、液晶構造体32の隣り
に比較的薄いP型層14が、その隣りにPN接合
15が、これに隣接して比較的厚い抵抗型(R
型)のN型層16が、そしてその隣りにN型オー
ミツク接続層17がそれぞれ設けられている。あ
るいはまた、液晶構造体32の隣りに薄いN型層
14を設け、その隣りにPN接合15を形成し、
比較的厚いπ型層16を設け、そしてそれに隣接
してP型導電性接続層17を設けるようにしても
かまわない。
第4図には層14を厚くすることによりPN接
合15がホトダイオード14,16の中央近傍に
位置していることを除けば第3図に示すものと同
様の構成が示されている。この場合でも、装置の
動作中にホトダイオード14,16のPN接合の
両側では全ての移動性電荷が排除されていなけれ
ばならない。液晶構造体32の隣りにπ型層14
を設け、その隣りにPN接合15を形成し、つい
でR型層16を形成し、その隣りにN型オーミツ
ク接続層17を設けるようにしてもよいし、ある
いはまた、液晶構造体32に隣接してR型層14
を設け、その隣にPN接合15を設け、ついでπ
型層16を設け、その隣りにP型オーミツク接続
層17を設けるようにしてもかまわない。
第5図にはこの発明の他の実施例のCCD液晶
ライトバルブが示されている。このライトバルブ
はガラス基板80を有し、その上に、内部に
CCD電極84が形成されているSiO2絶縁層82
が設けられており、ついでこの絶縁層82に隣接
したP型の導電性エピタキシヤル層86を有する
高抵抗性シリコン半導体基板88が設けられてい
る。上記エピタキシヤル層86はCCPチヤンネ
ルを形成する。この層86は5〜25μmの範囲内
の厚さを有し、その導電型は半導体基板層88と
同じP型である。半導体層88の反対側にはPN
接合90および反対導電型のN型の半導体層92
が形成されている。この層92に隣接して二つの
中間層94,96すなわち、光遮断層94と誘導
性ミラー96とが設けられている。これら中間層
94,96に隣接して液晶98が、その上に透光
性電極100が、そしてその上にガラス板102
が形成されている。図示しない直流電源が、導電
性エピタキシヤル層86と電極100との間に接
続され、PN接合90に逆方向バイアスをかける
とともにPN接合90の両側に空乏層を生じ、半
導体層88と92中で移動性電荷を空乏化するよ
うになつている。この空乏層は、半導体層88に
隣接する導電性のエピタキシヤル層86内では非
常に狭い部分にのみ広がり、全エピタキシヤル層
86のほとんどはその移動性電荷が空乏化されて
いない状態となつている。したがつて、情報信号
に応答してCCD電極84によつて電荷が液晶ラ
イトバルブ中に導入されたとき、その電荷は、
SiO2絶縁層82に隣接したエピタキシヤル層8
6の非空乏化部分内における電位ウエルまたは
CCDバケツト中に蓄積され、CCD電極84にか
けられたクロツク電圧によつてそこに留まる。こ
のクロツク電圧が0になると、蓄積された電液は
P型層86,88における少数キヤリアであるか
ら層86,88,92に形成された上記電荷空乏
層中に落ち込み、そこを通り中間層94,96を
介して液晶層98に排出され、液晶層98を活性
化する。
こうして、情報信号を表示する第1の電液は
CCD電極84によつて導電性のエピタキシヤル
層86に到達する。ついで、読出し時間(電荷移
動時間)中にCCDクロツク信号は0または0に
近くに駆動される。例えば、Nチヤンネル形
CCDではクロツク信号は0またはやや負に駆動
される。この結果、エピタキシヤル層86中の
CCDバケツト内に蓄積された少数キヤリアの電
荷は空乏化基板88に向つて拡散し、少数キヤリ
アに対する順方向の電界によつてPN接合90に
向つてガイドされる。PN接合90には逆方向バ
イアスがかけられており、それ故前記少数キヤリ
アに対しては順方向バイアスとなり、このPN接
合90は上記少数キヤリアの電荷を捕集し、これ
を中間層94,96を介して液晶98中に注入す
る。図示した全構造体は、いつてみればベース接
地トランジスタであり、PN接合90はコレクタ
接合部として作用し、非空乏化領域はベースとし
て作用し、そしてCCDは電荷をベースに注入す
るエミツタとして作用する。
上記全構造中の電荷のPN接合に沿つた方向の
間隔的分解は以下の理由によつて維持される。
(a) 非空乏化領域(エピタキシヤル層86)にお
いて、横方向電界は無視でき、電荷は拡散によ
つて移動すること。したがつて、この非空乏化
領域86の厚さは要求される分解能(すなわ
ち、5〜25μm)よりも薄くなければならな
い。
(b) 空乏化領域(層86の一部および層88,9
2の全部)において、電位は空間電荷によつて
決定され、電流によつては決定されないこと。
したがつて、この領域内にも横方向電界はな
い。さらに、電界が収束するのでこの領域にお
ける電荷の広がりは非常に小さい。
中間層はサーメツト製光遮断層94とサーメツ
トミラー96によつて構成されている。
第6図には、CCD電荷をシリコンウエハの一
側から反対側へ移送するための移送機構としての
ベース接地トランジスタの等価回路が示されてい
る。非空乏化接地エピタキシヤル層86は当該ト
ランジスタのベースとして表わされており、厚い
空乏化コレクタ接合88,90,92はこの等価
回路中のコレクタ接合に相当する。CCDクロツ
ク電極バイアスが0になるとすぐ、ベース接地ト
ランジスタとほぼ同様に、蓄積された少数キヤリ
ア例えば電子は上記非空乏化エピタキシヤル層8
6を介して拡散し、コレクタ接合88,90,9
2によつて捕集される。二つの中間層94,96
は二つのRC回路によつて表わされている。例え
ば、サーメツト製光遮断層94はキヤパシタ10
6と並列の抵抗104によつて表わされている。
同様に、サーメツトミラー96はキヤパシタ11
0と並列の抵抗108によつて、また液晶98は
キヤパシタ114と並列の抵抗112によつてそ
れぞれ表わすことができる。一例として、第6図
に示す等価回路中に表示された各層の典型的な抵
抗値および容量値を表1に示す。
This invention forms a rectifying junction with a liquid crystal layer and an adjacent intermediate layer consisting of a dielectric mirror and a light blocking layer,
The present invention relates to a liquid crystal light valve comprising a planar semiconductor body adjacent the intermediate layer and DC energizing means for supplying energizing current to the liquid crystal light valve. SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal light valve in which many charges representing information signals can pass through without mutual coupling between adjacent signals. In order to achieve the above object, the present invention provides that the rectifying junction is formed in the semiconductor body by forming a first layer of one conductivity type of the semiconductor body and a second layer of the opposite conductivity type.
A PN junction is formed between the layers, and a DC biasing means includes a DC power source for reverse biasing the PN junction to form a depletion layer extending throughout the semiconductor body. As a result,
Minority carrier signal display charges introduced into one side of the semiconductor body are discharged through the depletion layer to the opposite side of the semiconductor body to activate the liquid crystal layer. In accordance with the present invention, a reverse bias creates an electric field through a relatively resistive and relatively thick semiconductor layer that displaces all mobile charge from the semiconductor layer. That is, by forming a PN junction diode in this semiconductor layer and applying a reverse bias to this PN junction, charges can be removed from both sides of this PN junction diode. In one embodiment of the invention, a silicon film is used as the semiconductor body, but other semiconductor materials can also be used. High resolution silicon photodiodes with wide junction areas can be used as image input means for liquid crystal light valves. An advantage of the invention is that charge fluxes representing information signals can be transported simultaneously and in parallel from one surface of the semiconductor body to the other side with good spatial resolution under the influence of the electric field in the depletion layer. It means that it can be done. That is, the depletion layer spreads across the thickness of the semiconductor body, resulting in a lateral movement of spaced and resolved minority carrier charge patterns by diffusion under the influence of the electric field generated through the PN junction. This means that it can be transferred from one surface of the semiconductor body to the other side without any problems. The minority carrier charge can be introduced by optical imaging, x-rays, high energy electrons, or any other means capable of generating or injecting a minority carrier charge. A charge-coupled device (CCD) input stage register may be used to receive a series of input data, store it, and restore it for subsequent parallelization processing. A charge transfer structure can be used to transport the charge stored in the CCD register through the silicon semiconductor body and into the liquid crystal. Such structures are useful for many broadband optical data processing applications. For example, using an optical data processing liquid crystal light valve structure that receives the distributed charge from the CCD and converts it into equivalent bidirectional refraction of light to modulate the laser beam at intervals. Can be done. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. In FIG. 1, a direct current (DC) liquid crystal light valve is shown that includes a substrate 5 that is transparent to incident light 10. In FIG. A silicon photodiode 12 is provided adjacent to this substrate 5 . This photodiode has a thin P-type layer 14 and a relatively thick N-type layer 16.
and a PN junction 15. To give a specific example, the thin P-type layer 14 has a thickness of 0.2μ and a specific resistance.
It is 0.22Ω-cm. This layer 14 is highly conductive and, in addition to being the P side of the PN junction, is also used as one electrode for the entire device shown.
Adjacent layer 16 is N-type, relatively thick, and highly resistive. According to one embodiment, this N-type layer has 5
It has a mil thickness and a resistivity of 3000Ω-cm. Opposite the photodiode 12, a liquid crystal 23
, the other transparent electrode 24 of the device, and a series of intermediate layers 18, 20 form a liquid crystal structure 32. One of the intermediate layers 18 is for blocking the readout light 30, and the other 20 is for providing a reflective surface for readout. Silicon is sensitive to near-infrared light. In order to provide a light blocking layer for silicon, it is necessary to use a material with a bandgap equal to or smaller than that of silicon. Such materials typically do not have sufficient sheet resistivity to maintain high resolution if their charge mobilities are within the range of mobility magnitudes in silicon. At the same time as having appropriate light blocking properties,
It is very difficult to find a single phase material that combines a sufficiently high sheet resistivity to maintain the required resolution. Therefore, the device shown in FIG. 1 uses a two-phase material called cermet, which consists of a metallic component and a dielectric component. Such thin film light-blocking cermet layers can be formed by embedding small particles of metal in a dielectric layer. The metal particles are insulated from each other by the dielectric layer. Many metals, such as tin, indium or lead, are known to form individual islands rather than a continuous film when deposited as very thin (200 Å) films. Such a multilayer structure has a high sheet specific resistance because the metal particles are insulated from each other within the plane of the film. However, in the direction perpendicular to the film surface, the intervening thin insulating film does not impede the penetration of electrons between metal particles in adjacent metal island films or the high electric field injection of electrons, so the specific resistance becomes low. . Therefore, the observed longitudinal resistivity is low compared to that in the plane of the membrane, and the direct current flows through the entire membrane structure without spreading laterally. A cermet mirror 20 is formed adjacent layer 18. This layer consists of a high refractive index layer and a low refractive index layer, each having a small concentration of metal deposited thereon. These layers provide a large anisotropy in DC conductivity between the insulating sheet resistance and the low resistance across the film. Therefore, the liquid crystal light valve can operate in reflective mode. A liquid crystal 23 is provided adjacent to the cermet mirror 20 and between passivation films 21a and 21b. The thickness of this liquid crystal 23 is determined by the spacer 22a.
and 22b. A transparent conductive electrode 24 is adjacent to the passivation film 21b.
is formed, and a translucent cover plate 26 is provided adjacent thereto. The DC power supply 25 is the electrode 2
4 and the P-type layer 14 of the photodiode 12. The voltage of the power supply 25 applies a reverse bias to the PN junction 15 of the photodiodes 14 and 16, and from one side of the PN junction 15 this PN
The choice is made to create a depletion layer that extends across the silicon bodies 14, 16 on either side of the junction 15. When minority carriers (electrons in this case) are introduced into the P side 14 of the PN junction 15, they diffuse into this highly conductive region 14 towards the PN junction 15. Since the PN junction 15 is reverse biased, the PN junction 15 is in the forward direction for minority carriers and injects them through the type 2 layer 16 into the intermediate layers 18, 20 and the liquid crystal 23. Since the voltage within the depletion layer is determined by the space charge and not by the current flow, the spacing separation of the minority carriers will be maintained. Therefore, there is no lateral electric field in the depletion layer, and minority carriers do not diffuse laterally. Figure 2 shows a relatively thin P provided on the input side.
A type layer 14, a relatively thick N-type layer 16, and a PN junction 15 formed between these layers are shown. Next to thick layer 16 a portion of liquid crystal structure 32 is shown. This thin layer 14 may not be depleted during reverse bias, provided that its thickness and conductivity are sufficient to allow the incoming signal to reach the depleted thick layer 16 without spreading. For example, if radiation is used to generate minority carrier signal charges in the thick layer 16, the non-depleted region 14 must be thinner than necessary to achieve the desired resolution. Alternatively, it is desirable that the non-depletion region 14 is configured so as not to absorb incident radiation. For example, layer 16 has a resistivity on the order of 10 kΩ-cm, while non-depleted region 14 has a resistivity of 1 to 10 Ω-cm.
It can be set to have a resistivity within the range of cm. If such a highly conductive layer 14 is present on the input side, the electrical connection to the DC power source 25 will be made directly through this layer 14, with the result that an additional layer will be required on the input side to bias said photodiode 12. There is no need to provide additional electrodes. Layer 16 may be relatively thick and gamma-type. That is, layer 16 may be a substantially intrinsic high resistance N-type layer adjacent liquid crystal structure 32. A PN junction 15 is formed adjacent to this layer 16, and a relatively thin P-type layer 14 is provided next to it. Other examples of layer 16 include a π-type layer (nearly intrinsic high resistance P-type layer) adjacent to liquid crystal structure 32. In this case, a PN junction 15 and an adjacent N-type layer 14 are provided next to this layer. In this case, the polarity of the DC power supply 25 is also reversed. FIG. 3 shows an alternative configuration in which layer 14 adjacent liquid crystal structure 32 is relatively thin. in this case,
Since the minority carriers representing the input signal first enter the relatively thick, highly resistive layer 16, all sides of the PN junction of the photodiodes 14, 16 must be free of mobile carriers. A resistive layer 1 is used to provide an ohmic connection for biasing the photodiodes 14,16.
A non-depletion conductive layer 17 with a high impurity concentration is added adjacent to the conductive layer 6 . In the configuration shown in FIG. 3, a relatively thin P-type layer 14 is adjacent to the liquid crystal structure 32, a PN junction 15 is adjacent to it, and a relatively thick resistive layer (R
An N-type layer 16 (type) is provided, and an N-type ohmic connection layer 17 is provided adjacent thereto. Alternatively, a thin N-type layer 14 is provided next to the liquid crystal structure 32, and a PN junction 15 is formed next to it,
A relatively thick π-type layer 16 may be provided, and a P-type conductive connection layer 17 may be provided adjacent thereto. FIG. 4 shows a configuration similar to that shown in FIG. 3, except that layer 14 is made thicker so that PN junction 15 is located near the center of photodiodes 14 and 16. Even in this case, all mobile charges must be removed on both sides of the PN junction of the photodiodes 14, 16 during operation of the device. π-type layer 14 adjacent to liquid crystal structure 32
, the PN junction 15 may be formed next to it, the R-type layer 16 may then be formed, and the N-type ohmic connection layer 17 may be provided next to it. R type layer 14
, a PN junction 15 is provided next to it, and then π
The mold layer 16 may be provided, and the P-type ohmic connection layer 17 may be provided adjacent thereto. FIG. 5 shows a CCD liquid crystal light valve according to another embodiment of the invention. This light valve has a glass substrate 80 on which there is a
SiO 2 insulating layer 82 on which CCD electrode 84 is formed
A high resistance silicon semiconductor substrate 88 having a P-type conductive epitaxial layer 86 adjacent to the insulating layer 82 is provided. The epitaxial layer 86 forms a CCP channel. This layer 86 has a thickness in the range of 5 to 25 μm, and its conductivity type is the same as the semiconductor substrate layer 88, P type. On the opposite side of the semiconductor layer 88 is a PN
Junction 90 and N-type semiconductor layer 92 of opposite conductivity type
is formed. Adjacent to this layer 92 are two intermediate layers 94, 96, namely a light blocking layer 94 and a guiding mirror 96. A liquid crystal 98 is placed adjacent to these intermediate layers 94 and 96, a transparent electrode 100 is placed on top of the liquid crystal 98, and a glass plate 102 is placed on top of the liquid crystal 98.
is formed. A DC power supply (not shown) is connected between the conductive epitaxial layer 86 and the electrode 100 to apply a reverse bias to the PN junction 90 and create a depletion layer on both sides of the PN junction 90, thereby creating a depletion layer in the semiconductor layers 88 and 92. It is designed to deplete mobile charges. This depletion layer extends only in a very narrow portion within the conductive epitaxial layer 86 adjacent to the semiconductor layer 88, and most of the entire epitaxial layer 86 is in a state where its mobile charges are not depleted. There is. Therefore, when a charge is introduced into the liquid crystal light valve by the CCD electrode 84 in response to an information signal, the charge is
Epitaxial layer 8 adjacent to SiO 2 insulating layer 82
The potential well in the non-depleted portion of 6 or
It is stored in the CCD bucket and remains there by the clock voltage applied to the CCD electrode 84. When this clock voltage becomes 0, the accumulated electrolyte is a minority carrier in the P-type layers 86, 88, and therefore falls into the charge depletion layer formed in the layers 86, 88, 92, and passes through there to the intermediate layer 94. , 96 to the liquid crystal layer 98 to activate the liquid crystal layer 98. Thus, the first electrolyte displaying the information signal is
A conductive epitaxial layer 86 is reached by means of a CCD electrode 84 . The CCD clock signal is then driven to or near zero during the readout time (charge transfer time). For example, N channel type
In a CCD, the clock signal is driven to 0 or slightly negative. As a result, in the epitaxial layer 86
The minority carrier charges accumulated in the CCD bucket diffuse toward the depleted substrate 88 and are guided toward the PN junction 90 by the forward electric field for the minority carriers. The PN junction 90 is reverse biased and therefore forward biased for the minority carriers, and the PN junction 90 collects the minority carrier charge and transfers it to the intermediate layers 94, 96. The liquid crystal 98 is injected into the liquid crystal 98 through the liquid crystal. The entire structure shown is essentially a common base transistor, with the PN junction 90 acting as the collector junction, the non-depleted region acting as the base, and the CCD acting as the emitter injecting charge into the base. do. The spatial resolution of charges in the overall structure above along the PN junction is maintained for the following reasons. (a) In the non-depleted region (epitaxial layer 86), the lateral electric field is negligible and the charge moves by diffusion. Therefore, the thickness of this non-depleted region 86 must be thinner than the required resolution (ie, 5-25 μm). (b) Depletion region (part of layer 86 and layers 88, 9
2), the potential is determined by the space charge and not by the current.
Therefore, there is no lateral electric field within this region either. Furthermore, since the electric field converges, the spread of charge in this region is very small. The intermediate layer is composed of a cermet light blocking layer 94 and a cermet mirror 96. FIG. 6 shows an equivalent circuit of a common base transistor as a transfer mechanism for transferring CCD charge from one side of a silicon wafer to the other side. A non-depleted grounded epitaxial layer 86 is represented as the base of the transistor, and thick depleted collector junctions 88, 90, 92 correspond to the collector junctions in this equivalent circuit. As soon as the CCD clock electrode bias goes to zero, the accumulated minority carriers, e.g.
6 and collector junctions 88, 90, 9
Collected by 2. two intermediate layers 94, 96
is represented by two RC circuits. For example, the cermet light blocking layer 94 may be
6 in parallel with resistor 104.
Similarly, the cermet mirror 96 is connected to the capacitor 11.
0 and the liquid crystal 98 can be represented by a resistor 112 in parallel with a capacitor 114. As an example, Table 1 shows typical resistance and capacitance values of each layer shown in the equivalent circuit shown in FIG.
【表】
直流バイアス電圧116は50ないし100ボルト
の範囲内であつてかまわない。第7図には液晶9
8を通る所要電圧が示されている。第8図には第
7図の電圧に対する液晶の応答が示されている。
第5図に示したエピタキシヤル層86の主目的
はCCD回路部を読出し構造体から遮蔽すること
である。このCCD構造体は高導電性半導体層8
8上に直接形成されていてもよく、この場合、
CCDバケツトから放出された電荷は電界によつ
てCCDクロツクの消失により半導体層88の反
対側および液晶98に向かつて導びかれる。[Table] The DC bias voltage 116 can be in the range of 50 to 100 volts. Figure 7 shows the liquid crystal 9
The required voltage across 8 is shown. FIG. 8 shows the response of the liquid crystal to the voltage of FIG. The primary purpose of the epitaxial layer 86 shown in FIG. 5 is to shield the CCD circuitry from the readout structure. This CCD structure consists of a highly conductive semiconductor layer 8
8, and in this case,
The charge emitted from the CCD bucket is guided by the electric field toward the opposite side of the semiconductor layer 88 and the liquid crystal 98 due to the disappearance of the CCD clock.
第1図はシリコンホトダイオードを組込んだこ
の発明の液晶ライトバルブを示す概略断面図、第
2図ないし第4図はこの発明の液晶ライトバルブ
用のホトダイオードの三つの態様を示す図、第5
図はこの発明の液晶ライトバルブの他の具体例を
示す概略断面図、第6図はこの発明に従う読出し
構造の等価回路図、第7図はこの発明の一具体例
における液晶を通る電圧ピークを示すグラフ図、
および第8図は第7図の電圧に対する液晶の応答
を示すグラフ図。
14,16;88,92……半導体本体、1
5,90……PN接合、18,94……光遮断
層、20,96……誘電性ミラー、23,98…
…液晶層、25……直流電源、82……絶縁層、
84……電荷結合素子電極、96……エピタキシ
ヤル層。
FIG. 1 is a schematic cross-sectional view showing a liquid crystal light valve of the present invention incorporating a silicon photodiode, FIGS. 2 to 4 are views showing three embodiments of the photodiode for a liquid crystal light valve of the present invention, and FIG.
FIG. 6 is a schematic cross-sectional view showing another example of the liquid crystal light valve of the invention, FIG. 6 is an equivalent circuit diagram of a readout structure according to the invention, and FIG. 7 shows the voltage peak passing through the liquid crystal in one example of the invention. Graph diagram showing,
and FIG. 8 is a graph showing the response of the liquid crystal to the voltage shown in FIG. 14, 16; 88, 92...Semiconductor body, 1
5,90...PN junction, 18,94...light blocking layer, 20,96...dielectric mirror, 23,98...
...Liquid crystal layer, 25...DC power supply, 82...Insulating layer,
84...Charge coupled device electrode, 96...Epitaxial layer.
Claims (1)
断層を含んでなり前記液晶層への読み出し光を遮
断しおよび読み出しのための反射表面を形成する
ところの、前記液晶層に隣接する中間層と、この
中間層に隣接して設けられ、整流接合を形成する
平面状半導体本体と、前記液晶層に付勢電流を供
給するための直流付勢手段とを具備してなる液晶
ライトバルブにおいて、 前記整流接合は、前記半導体本体内において一
導電型の第1層と反対導電型の第2層との間に形
成されたPN接合であり、 前記中間層は、絶縁的なシート抵抗を有すると
ともに該中間層の面と直交する方向において低い
電気抵抗を有し、 前記直流付勢手段は、前記PN接合に逆方向バ
イアスをかけるための直流電源を含み、 前記半導体本体に信号表示電荷を注入するため
の手段が設けられ、 前記直流電源の電圧は、逆方向バイアスにより
前記半導体本体の実質的に全体にわたつて延びる
空乏層を形成し、前記半導体本体に導入された小
数キヤリアの信号表示電荷が前記空乏層をよこぎ
つて前記空乏層内の電界の影響下に互いに実質的
に平行に前記半導体本体の前記中間層側に排出さ
れ、前記中間層を通つて流れ、前記液晶層を活性
化するものである ことを特徴とする液晶ライトバルブ。 2 前記信号表示電荷注入手段が、前記半導体本
体に隣接して設けられかつ前記少数キヤリアの電
荷を蓄積しこれを逆バイアスにより空乏層化され
た該半導体本体中に放出するための電荷結合素子
構造を含むことを特徴とする特許請求の範囲第1
項記載の液晶ライトバルブ。 3 前記電荷結合素子構造が、前記半導体本体上
に設けられた導電性エピタキシヤル層と、これと
隣接して設けられ、小数キヤリアの信号電荷をエ
ピタキシヤル層中に注入し、バイアス回路と接続
する複数個の電荷結合素子電極を内包する絶縁層
を具備することを特徴とする特許請求の範囲第2
項記載の液晶ライトバルブ。 4 前記半導体本体の第1層が、前記第2層より
も高い導電性を有し、かつ前記直流電源に接続し
た電極として設けられたことを特徴とする特許請
求の範囲第1項記載の液晶ライトバルブ。 5 前記信号表示電荷注入手段が、前記半導体本
体内に吸収されるべき入射光を受けて信号表示電
荷を該本体内に導入するための透明基板を含むこ
とを特徴とする特許請求の範囲第1項記載の液晶
ライトバルブ。Claims: 1. A liquid crystal layer comprising a mirror and an adjacent light blocking layer, the liquid crystal layer blocking readout light to the liquid crystal layer and forming a reflective surface for readout. an intermediate layer adjacent to the liquid crystal layer; a planar semiconductor body provided adjacent to the intermediate layer to form a rectifying junction; and a direct current biasing means for supplying biasing current to the liquid crystal layer. In the liquid crystal light valve, the rectifying junction is a PN junction formed within the semiconductor body between a first layer of one conductivity type and a second layer of the opposite conductivity type, and the intermediate layer is an insulating junction. a sheet resistance and a low electrical resistance in a direction perpendicular to the plane of the intermediate layer; the DC biasing means includes a DC power supply for applying a reverse bias to the PN junction; Means are provided for injecting an indicative charge, the voltage of the DC power supply forming a depletion layer extending substantially over the entire semiconductor body by reverse biasing, and reducing the fractional carrier introduced into the semiconductor body. The signal indicating charges of are ejected across the depletion layer to the intermediate layer side of the semiconductor body substantially parallel to each other under the influence of the electric field in the depletion layer, flowing through the intermediate layer and causing the liquid crystal to flow through the intermediate layer. A liquid crystal light valve characterized in that it activates a layer. 2. A charge-coupled device structure in which the signal display charge injection means is provided adjacent to the semiconductor body and stores the minority carrier charge and discharges it into the semiconductor body which is made into a depletion layer by reverse bias. The first claim characterized in that it includes
LCD light bulb as described in section. 3. The charge-coupled device structure is disposed adjacent to and adjacent to a conductive epitaxial layer disposed on the semiconductor body, and injects a fractional carrier signal charge into the epitaxial layer and connects with a bias circuit. Claim 2 comprising an insulating layer containing a plurality of charge-coupled device electrodes.
LCD light bulb as described in section. 4. The liquid crystal according to claim 1, wherein the first layer of the semiconductor body has higher conductivity than the second layer and is provided as an electrode connected to the DC power source. light bulb. 5. The signal indicating charge injection means includes a transparent substrate for receiving incident light to be absorbed into the semiconductor body and introducing signal indicating charges into the semiconductor body. LCD light bulb as described in section.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US79284277A | 1977-05-02 | 1977-05-02 | |
| US79664177A | 1977-05-13 | 1977-05-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53137165A JPS53137165A (en) | 1978-11-30 |
| JPH027051B2 true JPH027051B2 (en) | 1990-02-15 |
Family
ID=27121340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5078778A Granted JPS53137165A (en) | 1977-05-02 | 1978-05-01 | Liquid crystal light valve |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS53137165A (en) |
| DE (1) | DE2818002C2 (en) |
| FR (1) | FR2390012B1 (en) |
| GB (1) | GB1596706A (en) |
| IL (1) | IL54544A0 (en) |
| SE (1) | SE443245B (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1604206A (en) * | 1977-06-20 | 1981-12-02 | Hughes Aircraft Co | Ac driven liquid crystal light valve |
| JPS57104115A (en) * | 1980-12-22 | 1982-06-29 | Nec Corp | Liquid crystal light valve |
| JPS57165820A (en) * | 1981-04-06 | 1982-10-13 | Nec Corp | Liquid-crystal light valve |
| JPS5834436A (en) * | 1981-08-25 | 1983-02-28 | Canon Inc | Driving method of electro-optical device |
| DE3434388A1 (en) * | 1984-09-19 | 1986-06-26 | Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn | METHOD FOR GENERATING THE FIRST DERIVATION OF A TWO-DIMENSIONAL IMAGE, AND OPTICAL COMPONENT FOR IMPLEMENTING THE METHOD |
| GB8531307D0 (en) * | 1985-12-19 | 1986-01-29 | Turner J H | T v screen |
| US4826300A (en) * | 1987-07-30 | 1989-05-02 | Hughes Aircraft Company | Silicon-on-sapphire liquid crystal light valve and method |
| JP2738724B2 (en) * | 1988-11-25 | 1998-04-08 | 松下電器産業株式会社 | Spatial light modulator and neural network circuit |
| GB8902443D0 (en) * | 1989-02-03 | 1989-03-22 | Jones Barbara L | Radiation detector |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1955915A1 (en) * | 1968-11-14 | 1970-06-18 | Rca Corp | Optical equipment, especially image converters or amplifiers |
| US3593045A (en) * | 1969-12-29 | 1971-07-13 | Bell Telephone Labor Inc | Multiaddress switch using a confined electron beam in a semiconductor |
| US3824002A (en) * | 1972-12-04 | 1974-07-16 | Hughes Aircraft Co | Alternating current liquid crystal light value |
| US3976361A (en) * | 1974-11-18 | 1976-08-24 | Hughes Aircraft Company | Charge storage diode with graded defect density photocapacitive layer |
| DE2550033A1 (en) * | 1975-11-07 | 1977-05-12 | Hoechst Ag | Crosslinked cellulose ethers having high water retention capacity - prepd. using crosslinking agents contg. substd. acrylamide gps. |
-
1978
- 1978-04-19 IL IL54544A patent/IL54544A0/en not_active IP Right Cessation
- 1978-04-24 GB GB16130/78A patent/GB1596706A/en not_active Expired
- 1978-04-25 DE DE2818002A patent/DE2818002C2/en not_active Expired
- 1978-04-25 SE SE7804733A patent/SE443245B/en not_active IP Right Cessation
- 1978-04-28 FR FR7812674A patent/FR2390012B1/fr not_active Expired
- 1978-05-01 JP JP5078778A patent/JPS53137165A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB1596706A (en) | 1981-08-26 |
| SE7804733L (en) | 1978-11-03 |
| DE2818002C2 (en) | 1982-09-09 |
| JPS53137165A (en) | 1978-11-30 |
| FR2390012A1 (en) | 1978-12-01 |
| SE443245B (en) | 1986-02-17 |
| FR2390012B1 (en) | 1985-02-01 |
| IL54544A0 (en) | 1978-07-31 |
| DE2818002A1 (en) | 1978-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259085B1 (en) | Fully depleted back illuminated CCD | |
| US4191452A (en) | AC silicon PN junction photodiode light-valve substrate | |
| Street et al. | Two dimensional amorphous silicon image sensor arrays | |
| US4885620A (en) | Semiconductor element | |
| US4032954A (en) | Silicon single crystal charge storage diode | |
| JPS60130274A (en) | Solid-state image pickup device | |
| US3473032A (en) | Photoelectric surface induced p-n junction device | |
| US4866499A (en) | Photosensitive diode element and array | |
| US4227201A (en) | CCD Readout structure for display applications | |
| JPS6149822B2 (en) | ||
| JPS6218755A (en) | Solid-state image pickup device | |
| GB2080026A (en) | Radiation sensitive semiconductor device | |
| US4239348A (en) | High resolution AC silicon MOS light-valve substrate | |
| WO2001075977A1 (en) | Semiconductor energy detector | |
| GB1532859A (en) | Charge coupled circuit arrangements and devices | |
| JPH027051B2 (en) | ||
| KR910001194B1 (en) | Light sensor | |
| US4736234A (en) | Method of fabrication of a light image detector and a two-dimensional matrix detector obtained by means of said method | |
| KR970004850B1 (en) | Semiconductor device for light position detector | |
| JP4571267B2 (en) | Radiation detector | |
| KR100434005B1 (en) | Image sensor | |
| US3517246A (en) | Multi-layered staggered aperture target | |
| JPS5820415B2 (en) | AC driven LCD light valve | |
| JPH0414547B2 (en) | ||
| US4010321A (en) | Light modulating device using schlieren lens system |