JPH0318767B2 - - Google Patents
Info
- Publication number
- JPH0318767B2 JPH0318767B2 JP59000167A JP16784A JPH0318767B2 JP H0318767 B2 JPH0318767 B2 JP H0318767B2 JP 59000167 A JP59000167 A JP 59000167A JP 16784 A JP16784 A JP 16784A JP H0318767 B2 JPH0318767 B2 JP H0318767B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
〔技術分野〕
本発明は利得制御回路に関し、特にFMチユー
ナに於いて入力信号強度に応じて増幅器の利得を
変化して、復調信号の出力レベルを制御する利得
制御回路のバイアス回路に関するものである。 〔従来技術〕 従来この種のバイアス回路を第１図を用いて説
明する。安定化電圧端子２は、トランジスタ１２
に接続され、このトランジスタ１２のエミツタは
電圧印加電流出力型の整流回路４６，４７，４８
に接続されている。整流回路４６，４７，４８は
夫々トランジスタ１６，１７，１８を有し、これ
らのコレクタにトランジスタ１２のエミツタが接
続されている。トランジスタ１６，１７，１８の
エミツタは夫々抵抗３３，３４，３５を介して、
第２の電源端子４に接続され、これらのベースは
夫々、ダイオード２４，２３、ダイオード２６，
２５、ダイオード２８，２７を介して、他の安定
化電圧端子３に接続される。トランジスタ１２の
コレクタは、抵抗３０を介し第１の電源端子１に
接続され、さらに、整流回路４６，４７，４８に
バイアス電流を供給するための定電流源９に接接
されている。さらにまた、抵抗３１を介し入力信
号強度検出端子６及び、コレクターが第１の電源
端子１に接続されたトランジスタ１４のベースに
接続されている。トランジスタ１４のエミツタは
抵抗３８を介して第２の電源端子４に接続され、
さらに抵抗４２を介し、差動アンプを構成するト
ランジスタ１９，２０のうち、トランジスタの２
０のベースに接続される。トランジスタ２０のコ
レクタは第１の電源端子１に接続される。差動ア
ンプを構成する他方のトランジスタ１９のコレク
タは復調出力端子７に接続されるとともに、抵抗
４１を介してその電源端子１に接続される。トラ
ンジスタ１９，２０のエミツターは、共通接続さ
れて電流源１０に接続されている。電流源１０は
復調信号を電流に交換したものである。安定化電
圧端子２は、さらに、コレクターが第１の電源端
子１に接続されたトランジスタ１３のベースに接
続される。トランジスタ１３のエミツタは、抵抗
３６，３７及び複数個（ｎ個）のダイオード２９
を介して第２の電源端子４に接続され、抵抗３
６，３７の接続点は、抵抗４３を介して、差動ア
ンプを構成するトランジスタ１９のベースに接続
される。第１の電源端子１には電源電圧を、第２
の電源端子には接地電位をそれぞれ供給するのが
好ましい。 ダイオード２３−２４，２５−２６，２７−２
８各接続点には、中間周波増幅器の出力が端子５
を介して入力される。したがつて、各整流回路４
６，４７，４８は中間周波信号を整流し、電流出
力としてトランジスタ１２を介して負荷となる抵
抗３０に出力する。抵抗３０に現われる信号は抵
抗３１、コンデンサー４４により平滑され、入力
信号強度検出端子６に出力されて信号強度表示装
置を駆動する。平滑出力は、さらに、トランジス
ター１４、抵抗３８からなるエミツタフオロアー
を介して差動アンプを構成する一方のトランジス
タ２０のベースに供給される。電流源１０は復調
信号を電流に変換したものであるから、電界強度
に応じた復調信号が端子７から得られる。つま
り、第１図に示した回路は、電界強度表示信号を
利用して復調信号レベルを制御している。 第１図に示した回路において、無信号時の端子
６、トランジスタ１９，２０の各ベースの電圧を
夫々V6，V19，V20とすると、各電圧V6，V19，
V20は夫々以下の次で示される。 V6＝Vcc−R30×I9−（I46＋gm46・v46） −（I47G＋gm47・v47） −（I48＋gm48・v48） ＝Vcc−R30〔（I9−(I46+I47+I48)〕 −R30〔gm46・v46＋gm47・v47＋gmv48〕 …(1) V20＝V6−VBE …(2) V19＝（V2−VBE）・R37＋nVBE・R36／R36＋R37 …(3) 但し、 gm46，gm47，gm48：整流回路４６，４７，４８
の相互コンダクタンス I46，I47，I48：整流回路４６，４７，４８のバイ
アス電流 I9：定電流源９の定電流値 R36，R38：抵抗３６，３７の抵抗値 ｎ：ダイオード２９の個数 v46，v47，v48：電流回路４６，４７，４８の入力
電圧 V2：安定化電圧端子V2の電圧 従つて、トランジスタ１９，２０でなる差動ア
ンプの復調出力レベルv7は v7＝R41i10／１＋lxp（V20−V19／VT） …(4) 但し、 R41：抵抗４１ i10：復調信号源電流値 VT＝KT／ｑ 通常、トランジスタ１９，２０のベース電圧差
V20−V19を一定としたときに、復調レベルv7は、
R41，i10，VTのバラツキに対して一定になる様に
設計されるために、(4)式における（V20−V19）
のバラツキを押える必要がある。一方、トランジ
スタ１９，２０のベースバイアス電圧差V20−
V19は、(2)、(3)式より、 V20−V19＝Vccｎ（１＋R36）／R36＋R37VBE−R37／R3
6＋R37V2−R30〔gm46・v46＋gm47＋gm48×v48〕 −R30〔I9−（I46＋I47＋I48）〕 …(5) となり、ダイオードによる温度補償と抵抗のバラ
ツキ補償等が、はなはだ困難なものであつた。 〔発明の目的〕 本発明の目的は、ベースバイアス設定が容易で
あつて従来のものよりも回路構成を簡略化した利
得制御回路を提供することにある。 〔発明の構成〕 本発明は、交流入力の信号レベルに比例した直
流出力を出力する信号レベル検出回路と対称な回
路構成を有するバイアス回路とを有し、これら二
つの回路の出力にもとづく直流電圧で差動アンプ
をバイアスしたことを特徴とする。 〔実施例〕 以下、本発明の実施例を図面を参照しながら詳
細に説明する。尚、第１図と同一構成素子は同じ
番号で示してそれらの説明は省略する。本発明に
おいては、整流回路４６〜４８と同一構成（対称
な構成）のバイアス回路４５が設けられている。
バイアス回路４５にはコレクターが定電流回路８
を介して第１電源端子１に接続されたトランジス
タ１１を介してバイアス電流が供給されている。
トランジスタ１１のベースは安定化電圧端子２に
接続され、そのエミツタは抵抗４９を介してバイ
アス回路４５内のトランジスタ１５のコレクタに
接続されている。トランジスタ１５のエミツタは
抵抗３２を介して第２の電源端子４に接続され、
そのベースは、ダイオード２２，２１を介して他
の安定化電圧端子３に接続されている。抵抗４９
とトランジスタ１５のコレクタとの接続点がバイ
アス電圧出力端となり、バイアス電圧は抵抗４３
を介して差動アンプを構成する一方のトランジス
タ１９のベースに供給される。トランジスタ１２
と各整流回路４６〜４８との間には抵抗５０が接
続されている。抵抗５０と各整流回路４６〜４８
との接続点は抵抗４２とコンデンサ４４とを介し
て第２の電源端子４に接続されている。抵抗４２
とコンデンサ４４との接続点は差動アンプを構成
する他方のトランジスタ２０のベースに接続され
ている。抵抗３０とトランジスタ１２との接続点
は信号強度表示用信号出力端子６に直接接続され
ている。 中間周波数増幅器の出力は、端子５より夫々整
流回路４６，４７，４８に入力されて整流され
る。その出力電流は夫々加算されて抵抗５０およ
び抵抗３０の両端に電圧として現われる。抵抗５
０の両端に出力された電圧は抵抗４２、コンデン
サー４４で平滑され差動アンプ内のトランジスタ
２０のベースに入力され、一方、トランジスタ１
９のベースにはバイアス回路１９からのバイアス
電圧が印加されている。電流源１０は復調信号を
電流に変換したものであるから、電界強度に応じ
て復調信号レベルが制御される。また、端子６か
らは信号強度表示用の信号が得られる。 ここで、端子６の電圧をV6、差動アンプを構
成するトランジスタ１９，２０のベース入力電圧
をV19，V20とすれば、前述の各定数を用いて V6＝Vcc−R30I9−（I46＋gm46・v46） −（I47＋gm47・v47） −（I48＋gm48・v48） ＝Vcc−R30（I9−I46−I47−I48〕 −R30・(gm46・v46+gm47・v47+gm48v48) V19≒V2−VBE−R49・I45 V20≒V2−VBER50＋I46＋gm46・v46＋I47＋gm47・v47
＋I48＋gm48・v48 ＝V2−VBE−R50(I46+I47+I48)−R50(gm46・v46+gm47+
v47+gm48・v48)…(8) となる。ただしI45はバイアス回路４５に流れる
電流、R49は抵抗49の抵抗である。よつてトラン
ジスタ１９，２０のベース電圧差は、 V20−V19＝R49・I45−R50(I46+I47+I48)−R50(gm46v46+
gm47・v47+gm48v48)…(9) (9)式に於いて、 R49・I45＝R50（I46＋I47＋I48） …(10) とすれば、 V20−V19＝−R50（gm46・v46＋gm47＋v47＋gm48・v48
）…(11) となる。 (5)式と(11)式とを比較することから明らかなよう
に、本回路によれば、ベース電圧差に各整流回路
のバイアス電流や安定化電圧（端子２の電圧）等
の要素が削除され、これらに依存しないことが分
かる。つまり、整流回路４６〜４８に於いて、
R50・gm46、R50・gm47、R50・gm48を抵抗のバ
ラツキや温度変化に対して、常に一定になる様に
設計することが出来、中間周波数増幅器の出力電
圧に比例して、復調出力信号電圧利得を安定にか
つ容易に制御することが可能である。(10)式で示さ
れた関係は、トランジスタ１５，１６，１７，１
８のエミツタ面積比及び抵抗３２，３３，３４，
３６及び、抵抗４９，５０の相対比を調整するこ
とにより容易に実現でき、正確なエミツタ面積比
や抵抗の相対比を得ることは、集積回路の得意と
するところである。 このように、本発明によれば、安定でかつ回路
構成が簡単で、素子数が少なく、同時にIC化可
能な回路を提供できる。 なお上記実施例では３段の整流回路を示した
が、この段数はこれに限定されないこと無論であ
る。
ナに於いて入力信号強度に応じて増幅器の利得を
変化して、復調信号の出力レベルを制御する利得
制御回路のバイアス回路に関するものである。 〔従来技術〕 従来この種のバイアス回路を第１図を用いて説
明する。安定化電圧端子２は、トランジスタ１２
に接続され、このトランジスタ１２のエミツタは
電圧印加電流出力型の整流回路４６，４７，４８
に接続されている。整流回路４６，４７，４８は
夫々トランジスタ１６，１７，１８を有し、これ
らのコレクタにトランジスタ１２のエミツタが接
続されている。トランジスタ１６，１７，１８の
エミツタは夫々抵抗３３，３４，３５を介して、
第２の電源端子４に接続され、これらのベースは
夫々、ダイオード２４，２３、ダイオード２６，
２５、ダイオード２８，２７を介して、他の安定
化電圧端子３に接続される。トランジスタ１２の
コレクタは、抵抗３０を介し第１の電源端子１に
接続され、さらに、整流回路４６，４７，４８に
バイアス電流を供給するための定電流源９に接接
されている。さらにまた、抵抗３１を介し入力信
号強度検出端子６及び、コレクターが第１の電源
端子１に接続されたトランジスタ１４のベースに
接続されている。トランジスタ１４のエミツタは
抵抗３８を介して第２の電源端子４に接続され、
さらに抵抗４２を介し、差動アンプを構成するト
ランジスタ１９，２０のうち、トランジスタの２
０のベースに接続される。トランジスタ２０のコ
レクタは第１の電源端子１に接続される。差動ア
ンプを構成する他方のトランジスタ１９のコレク
タは復調出力端子７に接続されるとともに、抵抗
４１を介してその電源端子１に接続される。トラ
ンジスタ１９，２０のエミツターは、共通接続さ
れて電流源１０に接続されている。電流源１０は
復調信号を電流に交換したものである。安定化電
圧端子２は、さらに、コレクターが第１の電源端
子１に接続されたトランジスタ１３のベースに接
続される。トランジスタ１３のエミツタは、抵抗
３６，３７及び複数個（ｎ個）のダイオード２９
を介して第２の電源端子４に接続され、抵抗３
６，３７の接続点は、抵抗４３を介して、差動ア
ンプを構成するトランジスタ１９のベースに接続
される。第１の電源端子１には電源電圧を、第２
の電源端子には接地電位をそれぞれ供給するのが
好ましい。 ダイオード２３−２４，２５−２６，２７−２
８各接続点には、中間周波増幅器の出力が端子５
を介して入力される。したがつて、各整流回路４
６，４７，４８は中間周波信号を整流し、電流出
力としてトランジスタ１２を介して負荷となる抵
抗３０に出力する。抵抗３０に現われる信号は抵
抗３１、コンデンサー４４により平滑され、入力
信号強度検出端子６に出力されて信号強度表示装
置を駆動する。平滑出力は、さらに、トランジス
ター１４、抵抗３８からなるエミツタフオロアー
を介して差動アンプを構成する一方のトランジス
タ２０のベースに供給される。電流源１０は復調
信号を電流に変換したものであるから、電界強度
に応じた復調信号が端子７から得られる。つま
り、第１図に示した回路は、電界強度表示信号を
利用して復調信号レベルを制御している。 第１図に示した回路において、無信号時の端子
６、トランジスタ１９，２０の各ベースの電圧を
夫々V6，V19，V20とすると、各電圧V6，V19，
V20は夫々以下の次で示される。 V6＝Vcc−R30×I9−（I46＋gm46・v46） −（I47G＋gm47・v47） −（I48＋gm48・v48） ＝Vcc−R30〔（I9−(I46+I47+I48)〕 −R30〔gm46・v46＋gm47・v47＋gmv48〕 …(1) V20＝V6−VBE …(2) V19＝（V2−VBE）・R37＋nVBE・R36／R36＋R37 …(3) 但し、 gm46，gm47，gm48：整流回路４６，４７，４８
の相互コンダクタンス I46，I47，I48：整流回路４６，４７，４８のバイ
アス電流 I9：定電流源９の定電流値 R36，R38：抵抗３６，３７の抵抗値 ｎ：ダイオード２９の個数 v46，v47，v48：電流回路４６，４７，４８の入力
電圧 V2：安定化電圧端子V2の電圧 従つて、トランジスタ１９，２０でなる差動ア
ンプの復調出力レベルv7は v7＝R41i10／１＋lxp（V20−V19／VT） …(4) 但し、 R41：抵抗４１ i10：復調信号源電流値 VT＝KT／ｑ 通常、トランジスタ１９，２０のベース電圧差
V20−V19を一定としたときに、復調レベルv7は、
R41，i10，VTのバラツキに対して一定になる様に
設計されるために、(4)式における（V20−V19）
のバラツキを押える必要がある。一方、トランジ
スタ１９，２０のベースバイアス電圧差V20−
V19は、(2)、(3)式より、 V20−V19＝Vccｎ（１＋R36）／R36＋R37VBE−R37／R3
6＋R37V2−R30〔gm46・v46＋gm47＋gm48×v48〕 −R30〔I9−（I46＋I47＋I48）〕 …(5) となり、ダイオードによる温度補償と抵抗のバラ
ツキ補償等が、はなはだ困難なものであつた。 〔発明の目的〕 本発明の目的は、ベースバイアス設定が容易で
あつて従来のものよりも回路構成を簡略化した利
得制御回路を提供することにある。 〔発明の構成〕 本発明は、交流入力の信号レベルに比例した直
流出力を出力する信号レベル検出回路と対称な回
路構成を有するバイアス回路とを有し、これら二
つの回路の出力にもとづく直流電圧で差動アンプ
をバイアスしたことを特徴とする。 〔実施例〕 以下、本発明の実施例を図面を参照しながら詳
細に説明する。尚、第１図と同一構成素子は同じ
番号で示してそれらの説明は省略する。本発明に
おいては、整流回路４６〜４８と同一構成（対称
な構成）のバイアス回路４５が設けられている。
バイアス回路４５にはコレクターが定電流回路８
を介して第１電源端子１に接続されたトランジス
タ１１を介してバイアス電流が供給されている。
トランジスタ１１のベースは安定化電圧端子２に
接続され、そのエミツタは抵抗４９を介してバイ
アス回路４５内のトランジスタ１５のコレクタに
接続されている。トランジスタ１５のエミツタは
抵抗３２を介して第２の電源端子４に接続され、
そのベースは、ダイオード２２，２１を介して他
の安定化電圧端子３に接続されている。抵抗４９
とトランジスタ１５のコレクタとの接続点がバイ
アス電圧出力端となり、バイアス電圧は抵抗４３
を介して差動アンプを構成する一方のトランジス
タ１９のベースに供給される。トランジスタ１２
と各整流回路４６〜４８との間には抵抗５０が接
続されている。抵抗５０と各整流回路４６〜４８
との接続点は抵抗４２とコンデンサ４４とを介し
て第２の電源端子４に接続されている。抵抗４２
とコンデンサ４４との接続点は差動アンプを構成
する他方のトランジスタ２０のベースに接続され
ている。抵抗３０とトランジスタ１２との接続点
は信号強度表示用信号出力端子６に直接接続され
ている。 中間周波数増幅器の出力は、端子５より夫々整
流回路４６，４７，４８に入力されて整流され
る。その出力電流は夫々加算されて抵抗５０およ
び抵抗３０の両端に電圧として現われる。抵抗５
０の両端に出力された電圧は抵抗４２、コンデン
サー４４で平滑され差動アンプ内のトランジスタ
２０のベースに入力され、一方、トランジスタ１
９のベースにはバイアス回路１９からのバイアス
電圧が印加されている。電流源１０は復調信号を
電流に変換したものであるから、電界強度に応じ
て復調信号レベルが制御される。また、端子６か
らは信号強度表示用の信号が得られる。 ここで、端子６の電圧をV6、差動アンプを構
成するトランジスタ１９，２０のベース入力電圧
をV19，V20とすれば、前述の各定数を用いて V6＝Vcc−R30I9−（I46＋gm46・v46） −（I47＋gm47・v47） −（I48＋gm48・v48） ＝Vcc−R30（I9−I46−I47−I48〕 −R30・(gm46・v46+gm47・v47+gm48v48) V19≒V2−VBE−R49・I45 V20≒V2−VBER50＋I46＋gm46・v46＋I47＋gm47・v47
＋I48＋gm48・v48 ＝V2−VBE−R50(I46+I47+I48)−R50(gm46・v46+gm47+
v47+gm48・v48)…(8) となる。ただしI45はバイアス回路４５に流れる
電流、R49は抵抗49の抵抗である。よつてトラン
ジスタ１９，２０のベース電圧差は、 V20−V19＝R49・I45−R50(I46+I47+I48)−R50(gm46v46+
gm47・v47+gm48v48)…(9) (9)式に於いて、 R49・I45＝R50（I46＋I47＋I48） …(10) とすれば、 V20−V19＝−R50（gm46・v46＋gm47＋v47＋gm48・v48
）…(11) となる。 (5)式と(11)式とを比較することから明らかなよう
に、本回路によれば、ベース電圧差に各整流回路
のバイアス電流や安定化電圧（端子２の電圧）等
の要素が削除され、これらに依存しないことが分
かる。つまり、整流回路４６〜４８に於いて、
R50・gm46、R50・gm47、R50・gm48を抵抗のバ
ラツキや温度変化に対して、常に一定になる様に
設計することが出来、中間周波数増幅器の出力電
圧に比例して、復調出力信号電圧利得を安定にか
つ容易に制御することが可能である。(10)式で示さ
れた関係は、トランジスタ１５，１６，１７，１
８のエミツタ面積比及び抵抗３２，３３，３４，
３６及び、抵抗４９，５０の相対比を調整するこ
とにより容易に実現でき、正確なエミツタ面積比
や抵抗の相対比を得ることは、集積回路の得意と
するところである。 このように、本発明によれば、安定でかつ回路
構成が簡単で、素子数が少なく、同時にIC化可
能な回路を提供できる。 なお上記実施例では３段の整流回路を示した
が、この段数はこれに限定されないこと無論であ
る。
第１図は従来例を示す回路図、第２図は本発明
の一実施例を示す回路図である。 １は第１の電源端子、２，３は安定化電圧端
子、４は第２の電源端子、５は中間周波数増幅の
出力レベル入力端子、６は入力信号強度検出端
子、７は復調信号出力端子、８，９，１０は定電
流源、１１〜２０はトランジスタ、２１〜２９は
ダイオード、３０〜４３，４９，５０は抵抗、４
４はコンデンサ、４６〜４８は整流回路、４５は
バイアス回路。
の一実施例を示す回路図である。 １は第１の電源端子、２，３は安定化電圧端
子、４は第２の電源端子、５は中間周波数増幅の
出力レベル入力端子、６は入力信号強度検出端
子、７は復調信号出力端子、８，９，１０は定電
流源、１１〜２０はトランジスタ、２１〜２９は
ダイオード、３０〜４３，４９，５０は抵抗、４
４はコンデンサ、４６〜４８は整流回路、４５は
バイアス回路。
Claims (1)
- 【特許請求の範囲】 １ 交流信号を受けこの信号を整流してその整流
電流をバイアス電流とともに出力電流として発生
する整流回路およびこの整流回路からの出力電流
を電圧に変換して前記交流信号の信号レベルに応
じた直流電圧を発生する回路手段を含む信号レベ
ル検出回路と、この信号レベル検出回路からの直
流電圧と基準電圧とに応じて他の交流信号の信号
レベルを制御する回路とを有する利得制御回路に
おいて、前記整流回路と同一の回路構成を有し前
記整流回路のバイアス電流に応じたバイアス電流
を発生する回路と、この回路からのバイアス電流
を電圧に変換して前記基準電圧を発生する回路と
を設けたことを特徴とする利得制御回路。 ２ 前記交流信号は中間周波信号であり、前記他
の交流信号は復調信号であることを特徴とする特
許請求の範囲第１項記載の利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16784A JPS60144009A (ja) | 1984-01-04 | 1984-01-04 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16784A JPS60144009A (ja) | 1984-01-04 | 1984-01-04 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60144009A JPS60144009A (ja) | 1985-07-30 |
| JPH0318767B2 true JPH0318767B2 (ja) | 1991-03-13 |
Family
ID=11466469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16784A Granted JPS60144009A (ja) | 1984-01-04 | 1984-01-04 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60144009A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007086255A1 (ja) | 2006-01-25 | 2007-08-02 | Nec Corporation | 起動信号検出回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320199U (ja) * | 1976-07-28 | 1978-02-21 |
-
1984
- 1984-01-04 JP JP16784A patent/JPS60144009A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60144009A (ja) | 1985-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578633A (en) | Constant current source circuit | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| US4685048A (en) | AC-DC transformation circuit | |
| JP2588789B2 (ja) | 温度補償型レベル検出器 | |
| JPS6311877B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0318767B2 (ja) | ||
| JPS63166367A (ja) | 電源装置 | |
| JPS624038B2 (ja) | ||
| JP3509167B2 (ja) | カレントミラー装置 | |
| JPS6121857Y2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JP3554071B2 (ja) | 半導体装置 | |
| JPH0145766B2 (ja) | ||
| JP2754824B2 (ja) | 定電圧回路 | |
| JPS5989015A (ja) | リニヤ増幅回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPH0514571Y2 (ja) | ||
| JPH0347010B2 (ja) | ||
| JPH0138979Y2 (ja) | ||
| JP2621573B2 (ja) | 信号抑圧回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPS58272B2 (ja) | トランジスタ整流回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 |