JPH0319686B2 - - Google Patents
Info
- Publication number
- JPH0319686B2 JPH0319686B2 JP56142334A JP14233481A JPH0319686B2 JP H0319686 B2 JPH0319686 B2 JP H0319686B2 JP 56142334 A JP56142334 A JP 56142334A JP 14233481 A JP14233481 A JP 14233481A JP H0319686 B2 JPH0319686 B2 JP H0319686B2
- Authority
- JP
- Japan
- Prior art keywords
- hold time
- wafers
- mirror
- heat treatment
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】
本発明は半導体デバイスに使用する鏡面ウエー
ハを製造する方法に関する。
ハを製造する方法に関する。
通常、IC、VLS1用のシリコン基板には鏡面ウ
エーハを使用する。鏡面ウエーハにはシリコン単
結晶棒より、スライス、ラツプ、面取、エツチン
グ後研摩したシリコン基板と、シリコン単結晶棒
より、スライス、ラツプ、面取、エツチングした
シリコン基板がある。最近は、シリコン基板にゲ
ツタリング処理を施すことが多い。ゲツタリング
処理の１つにイントリンシツク ゲツタリング
（以下IGという）がある。その方法には、低温熱
処理、低温と高温の２ステツプ熱処理、および高
温と低温の２ステツプ熱処理が提案されている。
これらについては、例えば1980年９月10日発行の
電子材料別冊P20〜P28（微細欠陥）に記載されて
いる如く、高温と低温の２ステツプ熱処理により
MOSダイオードのライフタイムが良くなると述
べられている。
エーハを使用する。鏡面ウエーハにはシリコン単
結晶棒より、スライス、ラツプ、面取、エツチン
グ後研摩したシリコン基板と、シリコン単結晶棒
より、スライス、ラツプ、面取、エツチングした
シリコン基板がある。最近は、シリコン基板にゲ
ツタリング処理を施すことが多い。ゲツタリング
処理の１つにイントリンシツク ゲツタリング
（以下IGという）がある。その方法には、低温熱
処理、低温と高温の２ステツプ熱処理、および高
温と低温の２ステツプ熱処理が提案されている。
これらについては、例えば1980年９月10日発行の
電子材料別冊P20〜P28（微細欠陥）に記載されて
いる如く、高温と低温の２ステツプ熱処理により
MOSダイオードのライフタイムが良くなると述
べられている。
このライフタイムの向上は、MOSメモリーIC
のホールドタイムや良品率を向上させると考えら
れている。
のホールドタイムや良品率を向上させると考えら
れている。
然るに、本発明者等は、熱処理によるIG付与
鏡面ウエーハを作り実験を行つたが、期待した程
のICのホールドタイムや良品率の向上は得られ
ず、そのため、商品には応用できない状態であつ
た。
鏡面ウエーハを作り実験を行つたが、期待した程
のICのホールドタイムや良品率の向上は得られ
ず、そのため、商品には応用できない状態であつ
た。
本発明者等は、半導体デバイス後のホールドタ
イムや良品率について種々の実験をした結果、
CZ単結晶を加工して得た鏡面ウエーハに対し、
1100℃以上の高温と、つづく600℃〜800℃の低温
の２ステツプ熱処理後、該鏡面ウエーハの表面層
を0.5μ〜20μ再度鏡面仕上げすることにより多大
な効果が得られることを見出した。
イムや良品率について種々の実験をした結果、
CZ単結晶を加工して得た鏡面ウエーハに対し、
1100℃以上の高温と、つづく600℃〜800℃の低温
の２ステツプ熱処理後、該鏡面ウエーハの表面層
を0.5μ〜20μ再度鏡面仕上げすることにより多大
な効果が得られることを見出した。
即ち、石英ルツボを使用したCZ引上法で得た
半導体シリコン棒より、シリコン基板を製造する
方法において、該半導体シリコン棒をスライスし
てウエーハ化し、鏡面加工後、このウエーハに対
し、1100℃以上の高温と、つづく600℃〜800℃の
低温の２ステツプの熱処理を施し、表面層を0.5μ
〜20μ除去することにより多大な効果が得られた
のである。
半導体シリコン棒より、シリコン基板を製造する
方法において、該半導体シリコン棒をスライスし
てウエーハ化し、鏡面加工後、このウエーハに対
し、1100℃以上の高温と、つづく600℃〜800℃の
低温の２ステツプの熱処理を施し、表面層を0.5μ
〜20μ除去することにより多大な効果が得られた
のである。
これを以下各実施例について説明する。
実施例 １
酸素濃度14〜18×1017atoms／c.c.（ASTM表
示）を含有するCZ無転位単結晶よりスライス工
程、面取工程、ラツプ工程、エツチング工程、鏡
面研摩工程を実施したＰ形（100）７〜10Ω−cm、
100φ、525μのウエーハをAr雰囲気中で、1150℃
で２時間、続いて700℃で８時間熱処理した。こ
れらのウエーハの表面層をエツチングにより0.5
〜3μ除去した。
示）を含有するCZ無転位単結晶よりスライス工
程、面取工程、ラツプ工程、エツチング工程、鏡
面研摩工程を実施したＰ形（100）７〜10Ω−cm、
100φ、525μのウエーハをAr雰囲気中で、1150℃
で２時間、続いて700℃で８時間熱処理した。こ
れらのウエーハの表面層をエツチングにより0.5
〜3μ除去した。
第１図は前記のエツチングにより0.5〜3μ取り
除いた場合（Ａ曲線）と、取り除かなかつた場合
（Ｂ曲線）のホールドタイムの比較を示している。
除いた場合（Ａ曲線）と、取り除かなかつた場合
（Ｂ曲線）のホールドタイムの比較を示している。
第１図の横軸はホールドタイム（単位ｍｓ）、
縦軸は試料数を示す。これからもわかる様にシリ
コン基板のホールドタイムは、Ａ曲線の場合がＢ
曲線より長く、ホールドタイム不良を顕著に低下
することができた。このことより1150℃および
700℃の熱処理後0.5〜3μ表面層を除去することが
ホールドタイムの向上に重要であることを示して
いる。
縦軸は試料数を示す。これからもわかる様にシリ
コン基板のホールドタイムは、Ａ曲線の場合がＢ
曲線より長く、ホールドタイム不良を顕著に低下
することができた。このことより1150℃および
700℃の熱処理後0.5〜3μ表面層を除去することが
ホールドタイムの向上に重要であることを示して
いる。
実施例 ２
酸素濃度14〜18×1017atoms／c.c.（ASTM表
示）を含有するCZ無転位単結晶よりスライス工
程、面取工程、ラツプ工程、エツチング工程、鏡
面研摩工程を実施したＰ形（100）７〜10Ω−cm、
100φ、525μのウエーハをAr雰囲気中で、1150℃
で２時間、続いて700℃で８時間熱処理した。こ
れらのウエーハの表面層を鏡面研摩により２〜
5μ除去した。
示）を含有するCZ無転位単結晶よりスライス工
程、面取工程、ラツプ工程、エツチング工程、鏡
面研摩工程を実施したＰ形（100）７〜10Ω−cm、
100φ、525μのウエーハをAr雰囲気中で、1150℃
で２時間、続いて700℃で８時間熱処理した。こ
れらのウエーハの表面層を鏡面研摩により２〜
5μ除去した。
これらのウエーハをMOSメモリーICに加工後、
そのホールドタイムを測定した結果、その向上は
前述の実施例１と同様であり、ホールドタイム不
良が顕著に低下した。
そのホールドタイムを測定した結果、その向上は
前述の実施例１と同様であり、ホールドタイム不
良が顕著に低下した。
実施例 ３
酸素濃度14〜18×1017atoms／c.c.（ASTM表
示）を含有するCZ無転位単結晶より切り出した
Ｐ形（100）７〜10Ω−cm、100φのウエーハを面
取工程、ラツプ工程、を経て、エツチングにより
550μ厚の鏡面ウエーハに仕上げた。これらをAr
雰囲気中で1200℃16時間、引続いて700℃で８時
間、同一雰囲気中で熱処理した。
示）を含有するCZ無転位単結晶より切り出した
Ｐ形（100）７〜10Ω−cm、100φのウエーハを面
取工程、ラツプ工程、を経て、エツチングにより
550μ厚の鏡面ウエーハに仕上げた。これらをAr
雰囲気中で1200℃16時間、引続いて700℃で８時
間、同一雰囲気中で熱処理した。
ウエーハの表面層を５〜15μ鏡面研摩により取
り除いた。
り除いた。
これらのウエーハをMOSメモリーICに加工後、
そのホールドタイムを測定した結果、その向上は
前述の実施例１の結果とほゞ同等であり、ホール
ドタイム不良が顕著に低下した。
そのホールドタイムを測定した結果、その向上は
前述の実施例１の結果とほゞ同等であり、ホール
ドタイム不良が顕著に低下した。
実施例 ４
酸素濃度14〜18×1017atoms／c.c.（ASTM表
示）を含有するCZ無転位単結晶より切り出した
Ｐ形（100）７〜10Ω−cm、100φのウエーハを面
取工程、ラツプ工程、を経てエツチングにより
550μ厚の鏡面ウエーハに仕上げた。
示）を含有するCZ無転位単結晶より切り出した
Ｐ形（100）７〜10Ω−cm、100φのウエーハを面
取工程、ラツプ工程、を経てエツチングにより
550μ厚の鏡面ウエーハに仕上げた。
これらを、Ar雰囲気中で1200℃16時間引続い
て700℃で８時間、同一雰囲気中で熱処理した。
ウエーハの表面層を15〜20μ鏡面研摩により取り
除いた。
て700℃で８時間、同一雰囲気中で熱処理した。
ウエーハの表面層を15〜20μ鏡面研摩により取り
除いた。
これらのウエーハをMOSメモリーICに加工後、
そのホールドタイムを測定した結果、その向上は
前述の実施例１の結果とほゞ同等であり、ホール
ドタイム不良が顕著に低下した。
そのホールドタイムを測定した結果、その向上は
前述の実施例１の結果とほゞ同等であり、ホール
ドタイム不良が顕著に低下した。
実施例 ５
酸素濃度14〜18×1017atoms／c.c.（ASTM表
示）を含有するCZ無転位単結晶より切り出した
Ｐ形（100）７〜10Ω−cm、100φのウエーハを面
取工程、ラツプ工程を経てエツチングにより
550μ厚の鏡面ウエーハに仕上げた。
示）を含有するCZ無転位単結晶より切り出した
Ｐ形（100）７〜10Ω−cm、100φのウエーハを面
取工程、ラツプ工程を経てエツチングにより
550μ厚の鏡面ウエーハに仕上げた。
これらをAr雰囲気中で1200℃16時間、引続い
て700℃で８時間、同一雰囲気中で熱処理した。
ウエーハの表面層を25〜30μ鏡面研摩により取り
除いた。
て700℃で８時間、同一雰囲気中で熱処理した。
ウエーハの表面層を25〜30μ鏡面研摩により取り
除いた。
これらのウエーハをMOSメモリーICに加工後、
そのホールドタイムを測定した結果、その向上は
見られなかつた。
そのホールドタイムを測定した結果、その向上は
見られなかつた。
上記各実施例の２ステツプ熱処理雰囲気はAr
雰囲気ガスを用いたが、窒素又は窒素に酸素を１
％加えた場合でも同様の結果が得られた。
雰囲気ガスを用いたが、窒素又は窒素に酸素を１
％加えた場合でも同様の結果が得られた。
以上各実施例および第１図にも記載したごと
く、本発明の方法により作製されたウエーハを
MOSメモリーICに加工した場合、そのホールド
タイムは格段に向上し、ホールドタイムによる不
良が顕著に低下する効果が得られ、良品率が向上
した。
く、本発明の方法により作製されたウエーハを
MOSメモリーICに加工した場合、そのホールド
タイムは格段に向上し、ホールドタイムによる不
良が顕著に低下する効果が得られ、良品率が向上
した。
第１図はホールドタイムと試料数の関係を示
す。 Ａ曲線……表面より0.5〜3μ取り除いた場合、
Ｂ曲線……取除かない場合。
す。 Ａ曲線……表面より0.5〜3μ取り除いた場合、
Ｂ曲線……取除かない場合。
Claims (1)
- １ 半導体デバイスに使用する鏡面ウエーハを、
製造する方法において、CZ単結晶を加工して鏡
面化したウエーハに対し、1100℃以上の高温と、
つづく600℃〜800℃の低温の２ステツプの熱処理
を施し、該鏡面ウエーハの表面層を0.5μ〜20μ除
去することを特徴とする、半導体デバイス用シリ
コン基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142334A JPS5844724A (ja) | 1981-09-11 | 1981-09-11 | シリコン基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142334A JPS5844724A (ja) | 1981-09-11 | 1981-09-11 | シリコン基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5844724A JPS5844724A (ja) | 1983-03-15 |
| JPH0319686B2 true JPH0319686B2 (ja) | 1991-03-15 |
Family
ID=15312932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56142334A Granted JPS5844724A (ja) | 1981-09-11 | 1981-09-11 | シリコン基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844724A (ja) |
-
1981
- 1981-09-11 JP JP56142334A patent/JPS5844724A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5844724A (ja) | 1983-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3923567A (en) | Method of reclaiming a semiconductor wafer | |
| KR940016544A (ko) | 반도체기판의 작성방법 및 고체촬상장치의 제조방법 | |
| US4659400A (en) | Method for forming high yield epitaxial wafers | |
| JP2742247B2 (ja) | シリコン単結晶基板の製造方法および品質管理方法 | |
| JPS63227026A (ja) | シリコン結晶基板のゲツタリング方法 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JPH0319686B2 (ja) | ||
| JPH0319687B2 (ja) | ||
| JPH0561240B2 (ja) | ||
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP2000269221A (ja) | シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ | |
| JPH0319688B2 (ja) | ||
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPH039078B2 (ja) | ||
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPS5885534A (ja) | 半導体シリコン基板の製造法 | |
| JPS6326541B2 (ja) | ||
| JPS5818929A (ja) | 半導体装置の製造方法 | |
| JPS5854497B2 (ja) | 半導体基板の内部欠陥によるゲッタリング効果を増大させる方法 | |
| JP3238957B2 (ja) | シリコンウェーハ | |
| KR100312971B1 (ko) | 실리콘 웨이퍼내의 산소 불순물 농도 감소방법 | |
| JP2004221435A (ja) | 半導体ウエーハの製造方法及び半導体ウエーハ | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH0318330B2 (ja) |