JPH0319688B2 - - Google Patents
Info
- Publication number
- JPH0319688B2 JPH0319688B2 JP57099270A JP9927082A JPH0319688B2 JP H0319688 B2 JPH0319688 B2 JP H0319688B2 JP 57099270 A JP57099270 A JP 57099270A JP 9927082 A JP9927082 A JP 9927082A JP H0319688 B2 JPH0319688 B2 JP H0319688B2
- Authority
- JP
- Japan
- Prior art keywords
- mirror
- bsd
- wafer
- hold time
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体デバイスに使用する鏡面ウエー
ハを製造する方法に関する。
ハを製造する方法に関する。
通常、IC、VLS1用のシリコン基板には鏡面ウ
エーハを使用する。鏡面ウエーハにはシリコン単
結晶棒よりスライス、ラツプ、面取り、エツチン
グ後研摩したシリコン基板とシリコン単結晶棒よ
り、スライス、ラツプ、面取り、エツチングした
シリコン基板がある。
エーハを使用する。鏡面ウエーハにはシリコン単
結晶棒よりスライス、ラツプ、面取り、エツチン
グ後研摩したシリコン基板とシリコン単結晶棒よ
り、スライス、ラツプ、面取り、エツチングした
シリコン基板がある。
通常のCZ法によるシリコン単結晶は石英ルツ
ボを使用するために酸素を10〜20×1017atoms／
c.c.（ASTM表示）程度含有している。CZ単結晶
より加工した鏡面ウエーハの結晶欠陥（OSF）
は酸素濃度が高い程発生し易い。
ボを使用するために酸素を10〜20×1017atoms／
c.c.（ASTM表示）程度含有している。CZ単結晶
より加工した鏡面ウエーハの結晶欠陥（OSF）
は酸素濃度が高い程発生し易い。
本出願人が特願昭56−142335に詳細に説明した
ごとく、半導体デバイス後のホールドタイムや良
品率について実験を行い、鏡面ウエーハを1100℃
〜1280℃で１時間以上熱処理後、該鏡面ウエーハ
の表面層を除去することによりMOSメモリーIC
のホールドタイム不良を低下することができた。
ごとく、半導体デバイス後のホールドタイムや良
品率について実験を行い、鏡面ウエーハを1100℃
〜1280℃で１時間以上熱処理後、該鏡面ウエーハ
の表面層を除去することによりMOSメモリーIC
のホールドタイム不良を低下することができた。
その後、継続してバツクサイドダメージ（以下
BSDという）と熱処理について種々の実験を行
つた結果、CZ単結晶を加工して得た鏡面ウエー
ハに、BSDを付与した後、1100℃〜1200℃で１
時間以上、３〜10％の酸素を含む窒素ガス又は不
活性ガス雰囲気中で熱処理し、該鏡面ウエーハの
BSD加工面と反対面の表面層を鏡面研磨により
除去することで、多大な効果が得られることを見
出した。
BSDという）と熱処理について種々の実験を行
つた結果、CZ単結晶を加工して得た鏡面ウエー
ハに、BSDを付与した後、1100℃〜1200℃で１
時間以上、３〜10％の酸素を含む窒素ガス又は不
活性ガス雰囲気中で熱処理し、該鏡面ウエーハの
BSD加工面と反対面の表面層を鏡面研磨により
除去することで、多大な効果が得られることを見
出した。
即ち、石英ルツボを使用したCZ引上法で得た
半導体シリコン棒より、シリコン基板を製造する
方法において、該半導体シリコン棒をスライスし
てウエーハ化した後、鏡面加工後、このウエーハ
にBSDを付与し、さらに、３％〜10％の酸素を
含む窒素ガス又は不活性ガス雰囲気中で1100℃〜
1200℃で１時間以上熱処理を施し、該鏡面ウエー
ハのBSD加工面の反対側の表面層を鏡面研磨に
より除去することで、多大な効果を得たのであ
る。
半導体シリコン棒より、シリコン基板を製造する
方法において、該半導体シリコン棒をスライスし
てウエーハ化した後、鏡面加工後、このウエーハ
にBSDを付与し、さらに、３％〜10％の酸素を
含む窒素ガス又は不活性ガス雰囲気中で1100℃〜
1200℃で１時間以上熱処理を施し、該鏡面ウエー
ハのBSD加工面の反対側の表面層を鏡面研磨に
より除去することで、多大な効果を得たのであ
る。
以下各実施例について説明する。
実施例 １
酸素濃度14〜18×1017atoms／c.c.（ASTM表
示）を含有するCZ無転位単結晶より、スライス
工程、面取工程、ラツプ工程、エツチング工程を
実施したＰ形（100）７〜10Ω−cm、100φ、525μ
のウエーハに平均粒径10μの砥粒を1.5Kg／cm2の空
気圧で噴射して、BSD加工した。該鏡面ウエー
ハを洗浄後、Arに酸素を５％加えた雰囲気中で
1150℃で６時間熱処理を施し、該鏡面ウエーハを
希弗酸により酸化膜を除き、BSD加工面の反対
面の表面層を鏡面研摩により10〜20μ除去した。
示）を含有するCZ無転位単結晶より、スライス
工程、面取工程、ラツプ工程、エツチング工程を
実施したＰ形（100）７〜10Ω−cm、100φ、525μ
のウエーハに平均粒径10μの砥粒を1.5Kg／cm2の空
気圧で噴射して、BSD加工した。該鏡面ウエー
ハを洗浄後、Arに酸素を５％加えた雰囲気中で
1150℃で６時間熱処理を施し、該鏡面ウエーハを
希弗酸により酸化膜を除き、BSD加工面の反対
面の表面層を鏡面研摩により10〜20μ除去した。
第１図は本実施例による鏡面ウエーハを使つた
MOS型メモリーICデバイスを製作した場合（Ａ
曲線）と、BSDを付与した後、Arのみの雰囲気
中で1150℃６時間熱処理後、表面層を除去した場
合（Ｂ曲線）と、BSDを付与し、熱処理を施さ
ず、表面層を除去した場合（Ｃ曲線）のホールド
タイムの比較を示している。
MOS型メモリーICデバイスを製作した場合（Ａ
曲線）と、BSDを付与した後、Arのみの雰囲気
中で1150℃６時間熱処理後、表面層を除去した場
合（Ｂ曲線）と、BSDを付与し、熱処理を施さ
ず、表面層を除去した場合（Ｃ曲線）のホールド
タイムの比較を示している。
第１図の横軸はホールドタイム（単位ｍｓ）、
縦軸は試料数を示す。第１図からわかる様に、ホ
ールドタイムはＡ曲線の場合がＢ曲線、Ｃ曲線よ
り長く、ホールドタイム不良を顕著に低下するこ
とができた。このことより、BSDを付与して酸
素を５％含む雰囲気中で1150℃６時間熱処理を施
し、10〜20μ表面層を除去することが、ホールド
タイムの向上に重要であることを示している。
縦軸は試料数を示す。第１図からわかる様に、ホ
ールドタイムはＡ曲線の場合がＢ曲線、Ｃ曲線よ
り長く、ホールドタイム不良を顕著に低下するこ
とができた。このことより、BSDを付与して酸
素を５％含む雰囲気中で1150℃６時間熱処理を施
し、10〜20μ表面層を除去することが、ホールド
タイムの向上に重要であることを示している。
実施例 ２
Arに酸素を３％加えた雰囲気を用いて、実施
例１と全く同様の実験を実施した。得られたウエ
ーハをMOSメモリーICに加工後、そのホールド
タイムを測定した結果、その向上は実施例１と同
様であり、ホールドタイム不良が顕著に低下し
た。
例１と全く同様の実験を実施した。得られたウエ
ーハをMOSメモリーICに加工後、そのホールド
タイムを測定した結果、その向上は実施例１と同
様であり、ホールドタイム不良が顕著に低下し
た。
実施例 ３
Arに酸素を10％加えた雰囲気を用いて、実施
例１と全く同様の実験を実施した。得られたウエ
ーハをMOSメモリーICに加工後、そのホールド
タイムを測定した結果その向上は実施例１と同様
であり、ホールドタイム不良が顕著に低下した。
例１と全く同様の実験を実施した。得られたウエ
ーハをMOSメモリーICに加工後、そのホールド
タイムを測定した結果その向上は実施例１と同様
であり、ホールドタイム不良が顕著に低下した。
実施例 ４
Arに酸素を２％加えた雰囲気を用いて、実施
例１と全く同様の実験を実施した。得られたウエ
ーハをMOSメモリーICに加工後、そのホールド
タイムを測定したところ、その結果は第１図Ｂ曲
線とほゞ同じであり、その向上はほとんど認めら
れなかつた。
例１と全く同様の実験を実施した。得られたウエ
ーハをMOSメモリーICに加工後、そのホールド
タイムを測定したところ、その結果は第１図Ｂ曲
線とほゞ同じであり、その向上はほとんど認めら
れなかつた。
実施例 ５
Arに酸素を15％加えた雰囲気を用いて、実施
例１と全く同様の実験を実施した。得られたウエ
ーハをMOSメモリーICに加工後、そのホールド
タイムを測定したところ、その結果は第１図Ｃ曲
線とほゝ同じであり、その向上はほとんど認めら
れなかつた。
例１と全く同様の実験を実施した。得られたウエ
ーハをMOSメモリーICに加工後、そのホールド
タイムを測定したところ、その結果は第１図Ｃ曲
線とほゝ同じであり、その向上はほとんど認めら
れなかつた。
実施例 ６
エツチング工程後、鏡面研摩工程を加え、その
他は実施例１と全く同様の実験を実施した。得ら
れたウエーハをMOSメモリーICに加工後、その
ホールドタイムを測定した結果、その向上は実施
例１と同様であり、ホールドタイム不良が顕著に
低下した。
他は実施例１と全く同様の実験を実施した。得ら
れたウエーハをMOSメモリーICに加工後、その
ホールドタイムを測定した結果、その向上は実施
例１と同様であり、ホールドタイム不良が顕著に
低下した。
実施例 ７
実施例１において、エツチング工程後、鏡面研
摩工程を加え、同様なBSD加工、同様な熱処理
を施し、表面層を鏡面研摩により0.5〜5μ除去し
た。得られたウエーハをMOSメモリーICに加工
後、そのホールドタイムを測定した結果、その向
上は実施例１と同様であり、ホールドタイム不良
が顕著に低下した。
摩工程を加え、同様なBSD加工、同様な熱処理
を施し、表面層を鏡面研摩により0.5〜5μ除去し
た。得られたウエーハをMOSメモリーICに加工
後、そのホールドタイムを測定した結果、その向
上は実施例１と同様であり、ホールドタイム不良
が顕著に低下した。
実施例 ８
実施例１において、熱処理を施して後、BSD
加工を実施し、表面層を鏡面研摩により0.5〜5μ
除去した。得られたウエーハをMOSメモリーIC
に加工後、そのホールドタイムを測定したとこ
ろ、その結果は第１図Ｃ曲線とほゞ同じであり、
その向上はほとんど認めなれなかつた。
加工を実施し、表面層を鏡面研摩により0.5〜5μ
除去した。得られたウエーハをMOSメモリーIC
に加工後、そのホールドタイムを測定したとこ
ろ、その結果は第１図Ｃ曲線とほゞ同じであり、
その向上はほとんど認めなれなかつた。
実施例 ９
実施例１において、BSD加工を実施せず、熱
処理を施し表面層を鏡面研摩により0.5〜5μ除去
した。得られたウエーハをMOSメモリーICに加
工後、そのホールドタイムを測定したところ、結
果は第１図Ｂ曲線とほゞ同じであり、その向上は
ほとんど認められなかつた。
処理を施し表面層を鏡面研摩により0.5〜5μ除去
した。得られたウエーハをMOSメモリーICに加
工後、そのホールドタイムを測定したところ、結
果は第１図Ｂ曲線とほゞ同じであり、その向上は
ほとんど認められなかつた。
上記各実施例のBSD加工には平均粒径10μの砥
粒を用いたが、平均粒径3μの砥粒の場合でも同
様の結果が得られた。
粒を用いたが、平均粒径3μの砥粒の場合でも同
様の結果が得られた。
又、熱処理の場合の雰囲気ガスとしてArガス
の代りにN2ガスを用いても同様の結果であり、
又、前記各実施例の熱処理時間は６時間である
が、該熱処理時間を１時間〜10時間の範囲で行つ
ても同様な結果が得られた。
の代りにN2ガスを用いても同様の結果であり、
又、前記各実施例の熱処理時間は６時間である
が、該熱処理時間を１時間〜10時間の範囲で行つ
ても同様な結果が得られた。
以上各実施例および第１図にも記載したごと
く、本発明の方法により作製された鏡面ウエーハ
をMOSメモリーICに加工した場合、そのホール
ドタイムは格段に向上し、ホールドタイムによる
不良が顕著に低下する効果が得られ、良品率が向
上した。
く、本発明の方法により作製された鏡面ウエーハ
をMOSメモリーICに加工した場合、そのホール
ドタイムは格段に向上し、ホールドタイムによる
不良が顕著に低下する効果が得られ、良品率が向
上した。
第１図はMOS型メモリーICデバイスのホール
ドタイム特性を示す。横軸はホールドタイム（単
位ｍｓ）、縦軸は試料数を示す。曲線Ａは本発明
による鏡面ウエーハを使つてMOS型メモリーIC
デバイスを製作した場合、曲線ＢはBSD加工を
付与後、Arのみの雰囲気中で熱処理後、表面層
を除去した場合、曲線ＣはBSD加工を付与し、
熱処理を実施せずに表面層を除去した場合の各ホ
ールドタイム特性を示す。
ドタイム特性を示す。横軸はホールドタイム（単
位ｍｓ）、縦軸は試料数を示す。曲線Ａは本発明
による鏡面ウエーハを使つてMOS型メモリーIC
デバイスを製作した場合、曲線ＢはBSD加工を
付与後、Arのみの雰囲気中で熱処理後、表面層
を除去した場合、曲線ＣはBSD加工を付与し、
熱処理を実施せずに表面層を除去した場合の各ホ
ールドタイム特性を示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体デバイスに使用する鏡面ウエーハを、
製造する方法において、CZ単結晶を加工して鏡
面化したウエーハにBSD（バツクサイドダメー
ジ）を付与し該鏡面ウエーハを３〜10％の酸素を
含む窒素ガス又は不活性ガス雰囲気中で1100℃〜
1200℃で１時間以上熱処理を施し、該鏡面ウエー
ハのBSD加工面の反対側の表面層を鏡面研摩に
より除去することを特徴とする半導体デバイス用
シリコン基板の製造方法。 ２ 表面層を0.5μ〜20μ除去することを特徴とす
る特許請求の範囲第１項の半導体デバイス用シリ
コン基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57099270A JPS58216425A (ja) | 1982-06-11 | 1982-06-11 | 半導体シリコン基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57099270A JPS58216425A (ja) | 1982-06-11 | 1982-06-11 | 半導体シリコン基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58216425A JPS58216425A (ja) | 1983-12-16 |
| JPH0319688B2 true JPH0319688B2 (ja) | 1991-03-15 |
Family
ID=14242988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57099270A Granted JPS58216425A (ja) | 1982-06-11 | 1982-06-11 | 半導体シリコン基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58216425A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62238629A (ja) * | 1986-04-09 | 1987-10-19 | Nec Corp | 半導体基板の製造方法 |
| JPH01244621A (ja) * | 1988-03-25 | 1989-09-29 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板の表面清浄化方法 |
| JPH0222823A (ja) * | 1988-07-11 | 1990-01-25 | Toshiba Corp | シリコン基板の製造方法 |
-
1982
- 1982-06-11 JP JP57099270A patent/JPS58216425A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58216425A (ja) | 1983-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7763541B2 (en) | Process for regenerating layer transferred wafer | |
| US6376335B1 (en) | Semiconductor wafer manufacturing process | |
| US6338805B1 (en) | Process for fabricating semiconductor wafers with external gettering | |
| JPS6141133B2 (ja) | ||
| US4608095A (en) | Gettering | |
| US4042419A (en) | Process for the removal of specific crystal structure defects from semiconductor discs and the product thereof | |
| JP3085184B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| US7582540B2 (en) | Method for manufacturing SOI wafer | |
| JPH0319688B2 (ja) | ||
| CN112059736A (zh) | 一种硅片制造工艺 | |
| JPH0561240B2 (ja) | ||
| JP3177937B2 (ja) | 半導体シリコンウェーハの製造方法 | |
| JP4259881B2 (ja) | シリコンウエハの清浄化方法 | |
| JPS5933972B2 (ja) | シリコン基板の製造方法 | |
| JPS5885534A (ja) | 半導体シリコン基板の製造法 | |
| US20090203212A1 (en) | Surface Grinding Method and Manufacturing Method for Semiconductor Wafer | |
| JPH1116844A (ja) | エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ | |
| JPH0319687B2 (ja) | ||
| JP2004221435A (ja) | 半導体ウエーハの製造方法及び半導体ウエーハ | |
| JP3386083B2 (ja) | シリコンウエーハの処理方法 | |
| JP3359434B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP3238957B2 (ja) | シリコンウェーハ | |
| JPH0319686B2 (ja) | ||
| JP2894154B2 (ja) | シリコンウエーハ表面の加工変質層深さの測定方法 | |
| JP2001127274A (ja) | 張り合わせｓｏｉウェーハの製造方法 |