JPH0322085B2 - - Google Patents
Info
- Publication number
- JPH0322085B2 JPH0322085B2 JP62235430A JP23543087A JPH0322085B2 JP H0322085 B2 JPH0322085 B2 JP H0322085B2 JP 62235430 A JP62235430 A JP 62235430A JP 23543087 A JP23543087 A JP 23543087A JP H0322085 B2 JPH0322085 B2 JP H0322085B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- darlington
- current
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 14
- 102100025745 Cerberus Human genes 0.000 description 8
- 101000914195 Homo sapiens Cerberus Proteins 0.000 description 8
- 101100005916 Arabidopsis thaliana CER3 gene Proteins 0.000 description 6
- 101100191603 Arabidopsis thaliana PRT6 gene Proteins 0.000 description 6
- 102100026233 DAN domain family member 5 Human genes 0.000 description 5
- 101000912351 Homo sapiens DAN domain family member 5 Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 101100334280 Arabidopsis thaliana FAR3 gene Proteins 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はカラーTV受像機等に用いられ特にIC
化に適したトランジスタ回路に関する。
化に適したトランジスタ回路に関する。
(ロ) 従来の技術
一般に、IC内に容量を形成する場合、IC製造
上の都合によりその容量値は数10PF以下に制限
される。このため、従来、ACC回路（自動クロ
マ制御回路）等のピークホールド回路に用いるホ
ールド用コンデンサは特公昭57−14072号公報
（H04N9／46）等に示される如くICの外付けとさ
れるのが一般的であつたが、あえて、前記ホール
ド用コンデンサをIC内に形成するために第３図
の様な方法が考えられる。同図において、１は二
重平衡型差動増巾器より構成され、カラーバース
トを復調する周知のACC検波回路、Ｑ１はこの
検波出力によりバースト期間のみオンする第１ト
ランジスタ、Ｃ１この第１トランジスタのエミツ
タとアース間に接続されたホールド用のコンデン
サでありバースト期間は前記カラーバーストのピ
ーク値が充電される。Ｑ２〜Ｑ４はダーリントン
接続された第２〜第４トランジスタ、Ｑ５は第４
トランジスタＱ４のエミツタに接続された定電流
源となる第５トランジスタ、２は前記第４トラン
ジスタＱ４のエミツタ出力が制御信号として供給
される可変利得制御型のACCアンプである。
上の都合によりその容量値は数10PF以下に制限
される。このため、従来、ACC回路（自動クロ
マ制御回路）等のピークホールド回路に用いるホ
ールド用コンデンサは特公昭57−14072号公報
（H04N9／46）等に示される如くICの外付けとさ
れるのが一般的であつたが、あえて、前記ホール
ド用コンデンサをIC内に形成するために第３図
の様な方法が考えられる。同図において、１は二
重平衡型差動増巾器より構成され、カラーバース
トを復調する周知のACC検波回路、Ｑ１はこの
検波出力によりバースト期間のみオンする第１ト
ランジスタ、Ｃ１この第１トランジスタのエミツ
タとアース間に接続されたホールド用のコンデン
サでありバースト期間は前記カラーバーストのピ
ーク値が充電される。Ｑ２〜Ｑ４はダーリントン
接続された第２〜第４トランジスタ、Ｑ５は第４
トランジスタＱ４のエミツタに接続された定電流
源となる第５トランジスタ、２は前記第４トラン
ジスタＱ４のエミツタ出力が制御信号として供給
される可変利得制御型のACCアンプである。
上述のピークホールド回路において第２〜第４
トランジスタＱ２〜Ｑ４をダーリントン接続する
ことによりこれの入力インピーダンスを高くする
ことができるため、前記コンデンサＣ１の負荷を
軽くすることができ、従つて、このコンデンサの
容量値を数10PF以下にすることが可能となる。
トランジスタＱ２〜Ｑ４をダーリントン接続する
ことによりこれの入力インピーダンスを高くする
ことができるため、前記コンデンサＣ１の負荷を
軽くすることができ、従つて、このコンデンサの
容量値を数10PF以下にすることが可能となる。
しかしながら、上述の回路は以下の様な欠点を
有する。
有する。
即ち、ダーリントン接続の初段トランジスタの
コレクタしや断電流ICER（ベース・エミツタ間を
抵抗で短絡した時のコレクタ・エミツタ間の電
流）が後段トランジスタで増巾されるため初段ト
ランジスタがオフであつても最終段トランジスタ
に必要以上の電流が流れてしまう。
コレクタしや断電流ICER（ベース・エミツタ間を
抵抗で短絡した時のコレクタ・エミツタ間の電
流）が後段トランジスタで増巾されるため初段ト
ランジスタがオフであつても最終段トランジスタ
に必要以上の電流が流れてしまう。
よつて、第３図において、最終段の第４トラン
ジスタＱ４に流れる電流をIFとすると、 IF＝（ICER1×B2＋ICER2×B3＋ICER3 ICER1・B2＞＞ICER2，ICER1・B2・B3＞＞ ICER3であるから、 IF≒ICER1×B2＋B3 ここで、B1〜B3は第２〜第４トランジスタの
電流増巾率、ICER1〜ICER3は第２〜第４トランジス
タのコレクタしや断電流である。上式に具体的な
数値を入れてIFを計算してみると、 IF≒0.01μA×300×300＝0.9mA となる。
ジスタＱ４に流れる電流をIFとすると、 IF＝（ICER1×B2＋ICER2×B3＋ICER3 ICER1・B2＞＞ICER2，ICER1・B2・B3＞＞ ICER3であるから、 IF≒ICER1×B2＋B3 ここで、B1〜B3は第２〜第４トランジスタの
電流増巾率、ICER1〜ICER3は第２〜第４トランジス
タのコレクタしや断電流である。上式に具体的な
数値を入れてIFを計算してみると、 IF≒0.01μA×300×300＝0.9mA となる。
従つて、定電流源用の第５トランジスタＱ５の
電流I0がI0＞＞IFであれば、第４トランジスタＱ
４の出力電位はほとんど上昇しないが、そうでな
い場合は出力電位が上昇してしまい正常動作を行
なうことができない。
電流I0がI0＞＞IFであれば、第４トランジスタＱ
４の出力電位はほとんど上昇しないが、そうでな
い場合は出力電位が上昇してしまい正常動作を行
なうことができない。
よつて、出力電位の上昇を抑えるためには、第
５トランジスタＱ５に約1mAの無効電流を流し
ておく必要があり、消費電力の増大をまねいてい
た。
５トランジスタＱ５に約1mAの無効電流を流し
ておく必要があり、消費電力の増大をまねいてい
た。
(ハ) 発明が解決しようとする問題点
本発明は上述の点に鑑み為されたものでありダ
ーリントン接続されたトランジスタのコレクタし
や断電流による誤動作防止のために、最終段トラ
ンジスタに接続された定電流源に余分な無効電流
を流しておく必要のないトランジスタ回路を提供
するものである。
ーリントン接続されたトランジスタのコレクタし
や断電流による誤動作防止のために、最終段トラ
ンジスタに接続された定電流源に余分な無効電流
を流しておく必要のないトランジスタ回路を提供
するものである。
(ニ) 問題点を解決するための手段
本発明は、ダーリントン接続された複数のダー
リントン接続トランジスタと、この複数のダーリ
ントン接続のうち一つのエミツタに接続され、前
記ダーリントン接続トランジスタのコレクタしや
断電流と略等しいコレクタしや断電流が流れる第
２のトランジスタとからなる。
リントン接続トランジスタと、この複数のダーリ
ントン接続のうち一つのエミツタに接続され、前
記ダーリントン接続トランジスタのコレクタしや
断電流と略等しいコレクタしや断電流が流れる第
２のトランジスタとからなる。
(ホ) 作用
本発明は上述の手段によりダーリントン接続ト
ランジスタのコレクタしや断電流を前記第２のト
ランジスタのコレクタ・エミツタ間に流すことに
より前記コレクタしや断電流を相殺する。
ランジスタのコレクタしや断電流を前記第２のト
ランジスタのコレクタ・エミツタ間に流すことに
より前記コレクタしや断電流を相殺する。
(ヘ) 実施例
以下、図面に従い本発明をACC回路に適用し
た一実施例を説明する。
た一実施例を説明する。
第１図は本実施例回路の回路図であり第３図と
同一部分には同一符号を付し説明を省略する。
同一部分には同一符号を付し説明を省略する。
本実施例の第１の特徴はホールド用コンデンサ
Ｃ１を駆動する第６トランジスタＱ６はエミツタ
が直流電源に、コレクタが前記コンデンサＣ１に
接続されている点である。
Ｃ１を駆動する第６トランジスタＱ６はエミツタ
が直流電源に、コレクタが前記コンデンサＣ１に
接続されている点である。
従つて、前記第６トランジスタＱ６はホールド
用コンデンサＣ１に対して定電流型駆動回路とし
て働く。また、第２の特徴は第３段のダーリント
ン接続を構成する第２〜第４トランジスタＱ２〜
Ｑ４のうち初段の第２トランジスタのエミツタに
第７トランジスタＱ７のコレクタが接続されてい
る点である。この第７トランジスタＱ７はベース
が抵抗Ｒ１を介してコレクタと共に接地されてお
り、常時オフとなつている。尚、第１〜第７トラ
ンジスタＱ１〜Ｑ７、ホールド用コンデンサＣ１
抵抗Ｒ１は全て同一のIC内に形成されている。
用コンデンサＣ１に対して定電流型駆動回路とし
て働く。また、第２の特徴は第３段のダーリント
ン接続を構成する第２〜第４トランジスタＱ２〜
Ｑ４のうち初段の第２トランジスタのエミツタに
第７トランジスタＱ７のコレクタが接続されてい
る点である。この第７トランジスタＱ７はベース
が抵抗Ｒ１を介してコレクタと共に接地されてお
り、常時オフとなつている。尚、第１〜第７トラ
ンジスタＱ１〜Ｑ７、ホールド用コンデンサＣ１
抵抗Ｒ１は全て同一のIC内に形成されている。
次に、上述の回路の動作について説明する。
第６トランジスタＱ６はバースト期間t0〜t1）
にACC検波回路１からロー出力によりオンし、
ホールド用コンデンサＣ１が電圧V0により充電
される。ここで、第６トランジスタＱ６にはベー
ス・エミツタ間容量（Cs0）及びコレクタ・ベー
ス間容量（Cs1）が存在し、第６トランジスタオ
フ時に前記コンデンサＣ１に保持されるべき電荷
QHは前記コレクタ・ベース間容量に分割される
が、一般にCs1＜＜Cs0であるので、第２図に示
す如くコンデンサＣ１に保持される電圧（V0）
の低下はほとんどなくリツプルは発生しない。
にACC検波回路１からロー出力によりオンし、
ホールド用コンデンサＣ１が電圧V0により充電
される。ここで、第６トランジスタＱ６にはベー
ス・エミツタ間容量（Cs0）及びコレクタ・ベー
ス間容量（Cs1）が存在し、第６トランジスタオ
フ時に前記コンデンサＣ１に保持されるべき電荷
QHは前記コレクタ・ベース間容量に分割される
が、一般にCs1＜＜Cs0であるので、第２図に示
す如くコンデンサＣ１に保持される電圧（V0）
の低下はほとんどなくリツプルは発生しない。
また、ダーリントン接続の初段の第２トランジ
スタＱ２のエミツタに接続された第７トランジス
タＱ７はコレクタしや断電流ICERが常時流れてい
る。
スタＱ２のエミツタに接続された第７トランジス
タＱ７はコレクタしや断電流ICERが常時流れてい
る。
従つて、最終段の第４トランジスタＱ４に流れ
る電流IFは IF＝〔（ICER1−ICER4）×B2＋ICER2〕×B3＋ICER3 ここで、B1〜B3は第２〜第４トランジスタの
電流増巾率、ICER1〜ICER3は第２〜第４トランジス
タのコレクタ・しや断電流、ICER4は第７トランジ
スタのコレクタしや断電流である。
る電流IFは IF＝〔（ICER1−ICER4）×B2＋ICER2〕×B3＋ICER3 ここで、B1〜B3は第２〜第４トランジスタの
電流増巾率、ICER1〜ICER3は第２〜第４トランジス
タのコレクタ・しや断電流、ICER4は第７トランジ
スタのコレクタしや断電流である。
そして、ICER1≒ICER4，ICER2・B3〓ICER3であるか
ら IF≒ICER2×B2 となる。
ら IF≒ICER2×B2 となる。
即ち、本実施例回路では、第２トランジスタＱ
２のICER1は第７トランジスタＱ７のICER4により相
殺されるため、ダーリントン接続が３段であるに
も拘わらず、IFは２段のものと等価である。具
体的な数値を入れて計算すると、 IF≒0.01μA×300＝3μA となり、コレクタしや断電流による第４トランジ
スタＱ４の出力電位の上昇はほとんどない。従つ
て第５トランジスタＱ５に流す電流I0は第３図の
従来例に比べて少なくて良い。
２のICER1は第７トランジスタＱ７のICER4により相
殺されるため、ダーリントン接続が３段であるに
も拘わらず、IFは２段のものと等価である。具
体的な数値を入れて計算すると、 IF≒0.01μA×300＝3μA となり、コレクタしや断電流による第４トランジ
スタＱ４の出力電位の上昇はほとんどない。従つ
て第５トランジスタＱ５に流す電流I0は第３図の
従来例に比べて少なくて良い。
尚、第３トランジスタＱ３のエミツタにも第７
トランジスタＱ７と同様のトランジスタを接続す
れば、 IF≒ICER3 とすることができ、更にIFを減少させることが
可能となる。
トランジスタＱ７と同様のトランジスタを接続す
れば、 IF≒ICER3 とすることができ、更にIFを減少させることが
可能となる。
また、本実施例はACC回路のピークホールド
回路に本発明を用いたものであるが、これ以外に
もダーリントン接続によるトランジスタ回路であ
れば本発明を適用できることは明白である。
回路に本発明を用いたものであるが、これ以外に
もダーリントン接続によるトランジスタ回路であ
れば本発明を適用できることは明白である。
また、第７トランジスタＱ７に流すコレクタし
や断電流はICER以外にICE0、及びICESでも良い。即
ち、第７トランジスタＱ７のベースを開放、或い
はベース・エミツタ間を短絡させても良い。
や断電流はICER以外にICE0、及びICESでも良い。即
ち、第７トランジスタＱ７のベースを開放、或い
はベース・エミツタ間を短絡させても良い。
(ト) 発明の効果
上述の如く本発明に依れば、ダーリントン接続
されたトランジスタのコレクタしや断電流ICERを
次段に伝えることなく相殺することができるた
め、最終段トランジスタの定電流源に余分な無効
電流を流す必要がなく消費電力を削減することが
できる。
されたトランジスタのコレクタしや断電流ICERを
次段に伝えることなく相殺することができるた
め、最終段トランジスタの定電流源に余分な無効
電流を流す必要がなく消費電力を削減することが
できる。
第１図は本発明の一実施例におけるピークホー
ルド回路の回路図、第２図は第１図のホールド用
コンデンサの保持電圧を示す図、第３図は従来の
ピークホールド回路の回路図である。 Ｑ２〜Ｑ４…第２〜第４トランジスタ（ダーリ
ントン接続トランジスタ）、Ｑ７…第７トランジ
スタ（第２のトランジスタ）。
ルド回路の回路図、第２図は第１図のホールド用
コンデンサの保持電圧を示す図、第３図は従来の
ピークホールド回路の回路図である。 Ｑ２〜Ｑ４…第２〜第４トランジスタ（ダーリ
ントン接続トランジスタ）、Ｑ７…第７トランジ
スタ（第２のトランジスタ）。
Claims (1)
- 【特許請求の範囲】 １ ダーリントン接続された複数のダーリントン
接続トランジスタと、この複数のダーリントン接
続トランジスタのうちの一つのエミツタに接続さ
れ、前記ダーリントン接続トランジスタのコレク
タしや断電流と略等しいコレクタしや断電流が流
れる第２のトランジスタとからなり、前記ダーリ
ントン接続トランジスタのコレクタしや断電流を
前記第２のトランジスタのコレクタ・エミツタ間
に流すことを特徴とするトランジスタ回路。 ２ 前記第２のトランジスタは前記ダーリントン
接続トランジスタのうちの一つのエミツタに対し
て複数個接続されてなる特許請求の範囲第１項記
載のトランジスタ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62235430A JPS6478009A (en) | 1987-09-18 | 1987-09-18 | Transistor circuit |
| KR1019880012059A KR950013443B1 (ko) | 1987-09-18 | 1988-09-16 | Ic화에 적합한 피이크 홀드 회로 |
| US07/245,179 US4942314A (en) | 1987-09-18 | 1988-09-16 | Peak holding circuit for a color television receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62235430A JPS6478009A (en) | 1987-09-18 | 1987-09-18 | Transistor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6478009A JPS6478009A (en) | 1989-03-23 |
| JPH0322085B2 true JPH0322085B2 (ja) | 1991-03-26 |
Family
ID=16985991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62235430A Granted JPS6478009A (en) | 1987-09-18 | 1987-09-18 | Transistor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6478009A (ja) |
-
1987
- 1987-09-18 JP JP62235430A patent/JPS6478009A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6478009A (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| JPS648923B2 (ja) | ||
| JPS6212691B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| US4827158A (en) | Output circuit used in an output stage where large current and large output amplitude are required | |
| EP0435335B1 (en) | Transistor circuit and level converting circuit | |
| JPH0322085B2 (ja) | ||
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JP2776318B2 (ja) | 演算増幅回路 | |
| JP2845065B2 (ja) | オペアンプ | |
| JPH05102755A (ja) | 差動増幅器 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPH0348684B2 (ja) | ||
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| KR830001980B1 (ko) | 전력 증폭 회로 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH04218884A (ja) | 演算増幅回路 | |
| JP3309878B2 (ja) | アンプ | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0258911A (ja) | 電力増幅回路 | |
| JPH11136048A (ja) | Ｂｔｌ増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 17 |