Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0324779B2 - - Google Patents
[go: Go Back, main page]

JPH0324779B2 - - Google Patents

Info

Publication number
JPH0324779B2
JPH0324779B2 JP16084082A JP16084082A JPH0324779B2 JP H0324779 B2 JPH0324779 B2 JP H0324779B2 JP 16084082 A JP16084082 A JP 16084082A JP 16084082 A JP16084082 A JP 16084082A JP H0324779 B2 JPH0324779 B2 JP H0324779B2
Authority
JP
Japan
Prior art keywords
film
wiring
polyimide resin
psg
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16084082A
Other languages
English (en)
Other versions
JPS5950543A (ja
Inventor
Takayuki Matsui
Jun Kanamori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP16084082A priority Critical patent/JPS5950543A/ja
Publication of JPS5950543A publication Critical patent/JPS5950543A/ja
Publication of JPH0324779B2 publication Critical patent/JPH0324779B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の多層配線形成を改良して
成る半導体装置の製造方法に関するものである。
一般に、半導体装置の集積密度が増加するに伴
なつて、配線層数は1〜2層から3層以上の多層
配線が必要となつてくる。
従来、半導体装置の多層配線形成は第1金属配
線を形成した後、絶縁膜をCVD法(気相反応法)
等により被着し、スルーホールを形成し、しかる
後に第2金属配線を形成するものであるが、この
方法では第1金属配線段差が5000〜12000Åと大
きくなり、又CVD法等による絶縁膜の被着時に
オーバーハング構造になるなどの欠点があり、そ
のまま第2金属配線を形成してしまうと該段差部
においてステツプカバレイジ不良による断線など
の不良事態が発生する恐れがあつた。これは多層
配線形成の場合、その構造上特に重要な問題であ
つた。
そこで従来技術では、これらの問題の解決法と
して平滑な多層配線形成法が考え出された。この
方法によれば、例えば半導体基板上にAl配線部
を形成し、上記基板及びAl配線部両者の上に絶
縁膜として平滑な表面が得られるポリイミド系樹
脂を塗布して成る方法である。しかし、この方法
では処理工程数は少ないが、上記ポリイミド系樹
脂内に含まれる不純物、例えば塩素などにより素
子特性が劣化したり、あるいは金属配線が腐蝕す
るという欠点があつた。
次に、他の従来方法はまず半導体基板上にAl
配線部を形成し、この両者の上にCVD絶縁膜を
厚目に育成した後、有機物被膜を塗布し、次いで
上記CVD絶縁膜及び有機物被膜の両被膜を略同
一のエツチング速度でプラズマエツチングし、上
記有機物被膜の平滑な表面形状を上記CVD絶縁
膜に転写して成る方法である。しかし、このよう
なプラズマエツチングの方法では、上記両被膜の
膜質にバラツキがあるためエツチング速度が不均
一に変動し、この速度変動を防ぐにしても上記両
被膜の圧力、ガス、流量、あるいは上記半導体基
板の温度等の条件を微妙に制御することが難かし
く、実際のところ、上記同一エツチング速度を維
持すること自体が非常に困難な技術的課題となつ
ているのである。
本発明は従来のものの上記欠点を解消するため
になされたもので、半導体装置の多層配線形成に
おいて、不純物汚染や難かしいエツチング速度制
御技術を必要とせず、しかも表面を高い精度で平
滑化出来る半導体装置の製造方法を提供すること
を目的とするものである。
以下に、本発明の二実施例を図面を参照しなが
ら説明する。
第1図は本発明の一実施例を示すものであつ
て、図中、1は半導体基板、2は上記半導体基板
1上に形成される幅の狭いAl配線部、3は上記
Al配線部2上に形成されるポリイミド系樹脂膜、
4は上記ポリイミド系樹脂膜3上に形成されるホ
トレジスト膜、5は上記ポリイミド系樹脂膜3及
び上記半導体基板1両者の上にCVD法により被
着されるPSG膜、6は上記PSG膜5上に形成さ
れるポリイミド系樹脂膜、7は上記PSG膜5の
上記Al配線部2上部に形成されて成るPSG膜凸
状部8の路肩部分、9は上記ポリイミド系樹脂膜
3の側面において上記ポリイミド系樹脂膜6及び
該ポリイミド系樹脂膜6下部のPSG膜5の局部
表面をオーバーエツチングして成るオーバーエツ
チング部である。
このような構成において、本発明の一実施例に
よる製造方法は、まず第1図aに示す如く、半導
体基板1上にAl配線部2を装着形成し、その上
にポリイミド系樹脂膜3を塗布して形成し、該樹
脂膜3上にパターニングされたホトレジスト膜4
によつて、該樹脂膜3をパターニングする。次い
で、このパターニングされた樹脂膜3をマスクと
して上記Al配線部2を選択的にエツチングし、
上記ホトレジスタ膜4を除去すると、第1図bに
示すものが得られる。
次に、第1図cに示す如く、CVD法により上
記Al配線部2と略同じ膜厚のPSG膜5を形成し、
その上にポリイミド系樹脂膜6を形成する。この
ポリイミド系樹脂膜6は第1図dに示す如く、ス
ピン塗布によりPSG膜路肩部分7及びPSG凸状
部8では薄目に、他の部分では厚目に形成され
る。
次に、第1図eに示す如く、上記ポリイミド系
樹脂6を上記路肩部分7及びPSG凸状部8が露
出するまで一様にドライエツチングする。次い
で、このエツチングされたポリイミド系樹脂6を
マスクとして上記路肩部分7及びPSG凸状部8
を第1図fに示す如く、上記ポリイミド系樹脂膜
3及びAl配線部2の側壁部分のPSG膜5が上記
Al配線部2の膜厚と同じ位になるまで選択的に
エツチングする。このPSG膜5のエツチングは
多少オーバーエツチングされてもAl配線部2の
路肩部分9のみが僅かにエツチングされるのみ
で、第1図gに示す如く、上記ポリイミド系樹脂
膜3を完全に除去し、更にPSG膜10を再度被
着させることにより、第1図hに示す如く、上記
PSG膜10の滑らかで平坦な表面が得られる。
なお、上記実施例においては、PSG膜5上に
塗布する有機物被膜6としてポリイミド系樹脂を
用いたが、代りにホトレジスタ等の他の有機物質
を用いてもよく、上記実施例と同様の効果が得ら
れる。
又、上記ホトレジスト膜4及びポリイミド系樹
脂膜3の代わりに感光性ポリイミド系樹脂膜を用
いてもよい。
第2図はAl配線部2の線幅が広い場合を示し、
図中、第1図と同一符号は同一部分、又は相当部
分を示し、その詳細な説明を省く。
すなわち、第2図aに示す如く、路肩部分7の
みが薄く他の部分は厚いため、ポリイミド系樹脂
膜6をドライエツチングによつて同一膜厚分だけ
除去することにより、第2図bに示す如く、上記
路肩部分7のみが露出する。次いで、この露出し
た上記路肩部分7のPSG膜5をエツチングする
ことにより、第2図cに示す如きものが得られ
る。ここで、ポリイミド系樹脂膜3及び6を除去
することにより、上記PSG膜5はその下部のポ
リイミド系樹脂膜3と同時に取り除くことがで
き、第2図dに示す如く、Al配線部2及びPSG
膜5によつて平坦な表面形状が得られ、更にこの
上に図示しないPSG膜10を形成することによ
り、該PSG膜10は平坦な表面形状となる。
以上説明したように、第1の実施例では、Al
配線部2の段差をポリイミド系樹脂膜3によつて
増すことにより、その上に形成したPSG膜5に
大きな段差が得られるため、路肩部分7を特に薄
くポリイミド系樹脂膜6を塗布することが可能と
なる。従つて、上記ポリイミド系樹脂膜6を一様
にエツチングしたとき、Al配線部2上方で路肩
部分7を含む部分以外のポリイミド系樹脂膜6を
残して、特に上記路肩部分7を取り除くことが容
易となる。
なお、上記PSG膜5の路肩部分7を選択的に
エツチングするため、上記従来例の如く、ポリイ
ミド系樹脂膜6及びPSG膜5とを略同一のエツ
チング速度でエツチングする必要がなく、従つて
上記技術的困難を全く避けることが出来る。
また、本発明の第1の実施例によれば上記
PSG膜5を多少オーバーエツチングすることが
可能であるため、エツチング条件はかなり緩和さ
れるという大きな利点がある。さらに又、使用す
る有機物質は最終的には除去してしまうものであ
るから、従来例の如く、有機物中の不純物が半導
体特性に影響を与える心配は全くないという利点
がある。
次に、第3図は本発明の他の実施例を示すもの
である。すなわち、本発明の他の実施例は第1図
dに示す第1の実施例と同一の構成において、第
3図に示す如く、基板1を回転させながら斜め方
向からイオンビームを照射してポリイミド系樹脂
膜6のエツチングを行なうものである。この他の
実施例の方法により、ポリイミド系樹脂膜6の路
肩部分7を優先的にエツチングすることができ、
PSG膜5の上記路肩部分7を選択的にエツチン
グするときの上記ポリイミド系樹脂膜6のマスク
を容易に形成することが出来る。以下の工程は第
1図e〜hに示す如き上記第1の実施例における
ものと同じである。
なお、本発明の上記実施例に示された如く、そ
の上記平坦化技術は半導体装置の多層配線の層間
絶縁膜形成の方法として広い利用価値を有するも
のである。さらに、上記実施例によれば、平坦な
絶縁膜の表面上に塗布したホトレジスト膜が凹凸
のない均一な膜厚として得られるので、これを高
精度なマスクパターンを得るための技術的手段と
して応用することが可能である。
以上のとおり、本発明によれば、半導体装置の
多層配線形成工程においてAl配線部とPSG膜と
の間に有機物被膜を介在させることで上記PSG
膜の段差を大きくし、その上に塗布した有機物被
膜の路肩部分を特に薄く形成させる工程を行なう
よう構成したことにより、PSG膜の路肩部分の
みを取り除くだけでエツチングするときのマスク
形成が容易となり、技術的に困難なエツチングを
必要とせずにPSG膜表面を高精度に平坦化する
ことができ、その結果、従来の不純物汚染やAl
配線の段差部での断線の問題を解消でき、併せて
半導体装置の多層配線の層間絶縁膜形成の方法と
して、また高精度なマスクパターンを得る方法と
して広い利用価値を得ることが出来るという大な
る効果を奏する。
【図面の簡単な説明】
第1図は本発明の一実施例を示す半導体装置の
工程説明図、第2図はAl配線部の線幅が広い場
合の第1図相当図、第3図は本発明の他の実施例
を示す第1図相当図である。 1…半導体基板、2…Al配線部、3,6…ポ
リイミド系樹脂膜、4…ホトレジスト膜、5,1
0…PSG膜、7…PSG膜5の路肩部分、8…
PSG膜5の凸状部、9…Al配線部2の路肩部分。

Claims (1)

    【特許請求の範囲】
  1. 1 配線導体層上に被着された有機物被膜をパタ
    ーニングした後これをマスクとして上記配線導体
    層をエツチングする工程と、上記有機物被膜を除
    去する工程とにより半導体基板上に多層配線を形
    成する半導体装置の製造方法において、上記配線
    導体層及び第1の有機物被膜とから成る凸状段部
    を含む全表面に該配線導体層と略同じ膜厚の絶縁
    膜を形成し、さらに上記凸状段部の路肩部分に薄
    く他の部分には厚く被着せしめた第2の有機物被
    膜を一様な厚みにエツチング除去することによ
    り、上記路肩部分以外にのみ残置して成る残置被
    膜をマスクとして該路肩部分の上記絶縁膜を選択
    的にエツチング除去した後に、上記第1及び第2
    の有機物被膜の除去工程を行うことを特徴とする
    半導体装置の製造方法。
JP16084082A 1982-09-17 1982-09-17 半導体装置の製造方法 Granted JPS5950543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16084082A JPS5950543A (ja) 1982-09-17 1982-09-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16084082A JPS5950543A (ja) 1982-09-17 1982-09-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5950543A JPS5950543A (ja) 1984-03-23
JPH0324779B2 true JPH0324779B2 (ja) 1991-04-04

Family

ID=15723539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16084082A Granted JPS5950543A (ja) 1982-09-17 1982-09-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5950543A (ja)

Also Published As

Publication number Publication date
JPS5950543A (ja) 1984-03-23

Similar Documents

Publication Publication Date Title
JPH0645327A (ja) 半導体装置の製造方法
JPH0563940B2 (ja)
JP3019367B2 (ja) 半導体装置の製造方法
US4544445A (en) Process for positioning an interconnection line on an electric contact hole of an integrated circuit
US4990467A (en) Method of preventing residue on an insulator layer in the fabrication of a semiconductor device
JPH02189981A (ja) 半導体装置及びその製造法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPH0324779B2 (ja)
KR0152919B1 (ko) 반도체 소자 제조방법
JPS5919355A (ja) 半導体装置の製造方法
JPH03104127A (ja) 微細パターンの形成方法
KR0135142B1 (ko) 반도체소자의 금속배선 형성방법
KR0148326B1 (ko) 반도체 소자의 제조방법
JPH0587973B2 (ja)
JPS59926A (ja) アルミニウム膜の選択エツチング法
JP2991388B2 (ja) 半導体装置の製造方法
JP2637726B2 (ja) 半導体集積回路装置の製造方法
JP2671369B2 (ja) 半導体装置の製造方法
JP2597424B2 (ja) 半導体装置の製造方法
JPS6056295B2 (ja) 半導体装置の製造方法
JPS59175124A (ja) 半導体装置の製造方法
JPS61206242A (ja) 半導体装置の製造方法
JPH0334675B2 (ja)
JPS59144151A (ja) 半導体装置の製造方法
JPH0220141B2 (ja)