JPH0328055B2 - - Google Patents
Info
- Publication number
- JPH0328055B2 JPH0328055B2 JP56096259A JP9625981A JPH0328055B2 JP H0328055 B2 JPH0328055 B2 JP H0328055B2 JP 56096259 A JP56096259 A JP 56096259A JP 9625981 A JP9625981 A JP 9625981A JP H0328055 B2 JPH0328055 B2 JP H0328055B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- interface
- gaas
- mis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
本発明は界面準位密度の少ない良好MIS（Me−
tal−Insulator−Semiconductor）特性を示す
−化合物半導体装置に関する。
tal−Insulator−Semiconductor）特性を示す
−化合物半導体装置に関する。
−化合物半導体への絶縁膜形成技術は、高
速動作可能なｎチヤネル絶縁ゲート型電界効果ト
ランジスタ（MISFET）の実現や、半導体装置
の表面安定化にとつてきわめて重要であり、現在
までに−化合物自体の酸化膜を形成する方法
（陽極酸化法、プラズマ酸化法、熱酸化法）や被
着法によつて絶縁膜を形成する方法（化学気相成
長法、スパツタリング法などによる酸化ケイ素
膜、窒化ケイ素膜、酸化アルミニウム膜の形成）
が試みられてきた。しかしながら、たとえば−
化合物として砒化ガリウム（GaAs）に対して
は、これらのいずれの方法においても界面準位密
度は1011〜1012cm-2ときわめて大きな値に達し、
しかもそのMIS特性は周波数分散が大きく良好な
特性を得るに至つていない。この理由は、−
化合物では、族元素そのものおよび族元素の
酸化物の蒸気圧が高く、酸化法では酸化膜自体に
おいても化学量論比を持つた酸化膜が得られない
こと、また−化合物表面においても、族元
素が欠乏した欠陥が形成され化学量論比が得られ
難く界面に高密度の不対結合（ダングリングボン
ド）および欠陥準位が形成されるためと考えられ
る。
速動作可能なｎチヤネル絶縁ゲート型電界効果ト
ランジスタ（MISFET）の実現や、半導体装置
の表面安定化にとつてきわめて重要であり、現在
までに−化合物自体の酸化膜を形成する方法
（陽極酸化法、プラズマ酸化法、熱酸化法）や被
着法によつて絶縁膜を形成する方法（化学気相成
長法、スパツタリング法などによる酸化ケイ素
膜、窒化ケイ素膜、酸化アルミニウム膜の形成）
が試みられてきた。しかしながら、たとえば−
化合物として砒化ガリウム（GaAs）に対して
は、これらのいずれの方法においても界面準位密
度は1011〜1012cm-2ときわめて大きな値に達し、
しかもそのMIS特性は周波数分散が大きく良好な
特性を得るに至つていない。この理由は、−
化合物では、族元素そのものおよび族元素の
酸化物の蒸気圧が高く、酸化法では酸化膜自体に
おいても化学量論比を持つた酸化膜が得られない
こと、また−化合物表面においても、族元
素が欠乏した欠陥が形成され化学量論比が得られ
難く界面に高密度の不対結合（ダングリングボン
ド）および欠陥準位が形成されるためと考えられ
る。
本発明の目的は、従来のこれらの欠点を解決
し、界面準位密度のきわめて少ないMIS構造をも
つた半導体装置を提供することにある。
し、界面準位密度のきわめて少ないMIS構造をも
つた半導体装置を提供することにある。
本発明によれば、−化合物半導体からなる
表面組成をもつ半導体基板に接して該半導体とは
異なつた材料でかつ１ないし５原子層の膜厚をも
つ半導体層を設け、該半導体層に接して絶縁膜を
設けたことを特徴とする半導体装置が得られる。
表面組成をもつ半導体基板に接して該半導体とは
異なつた材料でかつ１ないし５原子層の膜厚をも
つ半導体層を設け、該半導体層に接して絶縁膜を
設けたことを特徴とする半導体装置が得られる。
以下、本発明を図を用いて説明する。
図は本発明の一実施例を示す断面図で、１は
GaAs基板、２は少なくとも１原子層以上の厚さ
で多くとも５原子層以下の厚さのシリコン（Si）
膜、３は酸化シリコンよりなる絶縁膜、４はアル
ミニウムよりなる金属膜である。本発明の構造の
MISダイオードが従来のものと異なる点は２のSi
膜がGaAs基板１と酸化シリコン膜３の間に挿入
されているところにある。従来の構造のMISダイ
オードでは、酸化ケイ素膜形成時に、族元素が
抜けた欠陥が形成され、界面に高密度の深い準位
が形成されたり、あるいは酸化ケイ素膜形成時
に、GaAs表面が非化学量論比で酸化され、界面
に高密度の不対結合が形成されるため、界面準位
密度の少ない、良好なMIS特性は得られなかつ
た。本発明では、極めて薄いSi膜を被着した後
SiO2膜が形成されている。GaAsとSiの格子常数
のずれは約４％であり、被着されるSi膜２の厚さ
が５原子層を越えるとGaAs基板１とSi膜２の界
面に不対結合が形成され界面準位が発生するが、
５原子層以下の厚さでは、Siの格子が歪むことに
より、界面には不対結合は形成されない。またSi
膜２とSiO2膜３との間では、良好な界面が得ら
れ、1011cm-2以下の低い界面準位密度が実現す
る。したがつて本発明の構造のMISダイオードで
は絶縁膜と半導体間の界面準位密度は1011cm-2以
下のきわめて良好な界面が実現する。本発明でSi
膜２の厚さを１〜５原子層にかぎつた理由の第１
は前述したようにGaAs基板１とSi膜２の界面に
結晶欠陥の生成を避けるためであるが、第２に
は、GaAs基板１の表面の欠陥形成を防ぐために
は、少なくとも１原子層以上のSi膜２で覆う必要
があり、かつ５原子層以上では、GaAsのMIS構
造というよりむしろSiのMOS構造となつてしま
いGaAsMISのもつ優れた特性が発揮できないた
め５原子層以下の膜厚に限定されたものである。
本発明の実施例は具体的には、到達真空度が１×
10-9Torr以下の超高真空装置内での分子線エピ
タキシヤル成長装置で製造される。すなわち、ｐ
型もしくは高抵抗GaAs基板上にｐ型もしくは高
抵抗GaAsを分子線エピタキシヤル法で形成さ
れ、次いで１〜５原子層の厚さのシリコン膜２が
形成され、さらに低圧化学気相成長法もしくはイ
オンビーム法、もしくは蒸着法もしくはプラズマ
化学気相成長法により酸化シリコン膜３が形成さ
れ、さらに蒸着法によりアルミニウムが形成され
る。
GaAs基板、２は少なくとも１原子層以上の厚さ
で多くとも５原子層以下の厚さのシリコン（Si）
膜、３は酸化シリコンよりなる絶縁膜、４はアル
ミニウムよりなる金属膜である。本発明の構造の
MISダイオードが従来のものと異なる点は２のSi
膜がGaAs基板１と酸化シリコン膜３の間に挿入
されているところにある。従来の構造のMISダイ
オードでは、酸化ケイ素膜形成時に、族元素が
抜けた欠陥が形成され、界面に高密度の深い準位
が形成されたり、あるいは酸化ケイ素膜形成時
に、GaAs表面が非化学量論比で酸化され、界面
に高密度の不対結合が形成されるため、界面準位
密度の少ない、良好なMIS特性は得られなかつ
た。本発明では、極めて薄いSi膜を被着した後
SiO2膜が形成されている。GaAsとSiの格子常数
のずれは約４％であり、被着されるSi膜２の厚さ
が５原子層を越えるとGaAs基板１とSi膜２の界
面に不対結合が形成され界面準位が発生するが、
５原子層以下の厚さでは、Siの格子が歪むことに
より、界面には不対結合は形成されない。またSi
膜２とSiO2膜３との間では、良好な界面が得ら
れ、1011cm-2以下の低い界面準位密度が実現す
る。したがつて本発明の構造のMISダイオードで
は絶縁膜と半導体間の界面準位密度は1011cm-2以
下のきわめて良好な界面が実現する。本発明でSi
膜２の厚さを１〜５原子層にかぎつた理由の第１
は前述したようにGaAs基板１とSi膜２の界面に
結晶欠陥の生成を避けるためであるが、第２に
は、GaAs基板１の表面の欠陥形成を防ぐために
は、少なくとも１原子層以上のSi膜２で覆う必要
があり、かつ５原子層以上では、GaAsのMIS構
造というよりむしろSiのMOS構造となつてしま
いGaAsMISのもつ優れた特性が発揮できないた
め５原子層以下の膜厚に限定されたものである。
本発明の実施例は具体的には、到達真空度が１×
10-9Torr以下の超高真空装置内での分子線エピ
タキシヤル成長装置で製造される。すなわち、ｐ
型もしくは高抵抗GaAs基板上にｐ型もしくは高
抵抗GaAsを分子線エピタキシヤル法で形成さ
れ、次いで１〜５原子層の厚さのシリコン膜２が
形成され、さらに低圧化学気相成長法もしくはイ
オンビーム法、もしくは蒸着法もしくはプラズマ
化学気相成長法により酸化シリコン膜３が形成さ
れ、さらに蒸着法によりアルミニウムが形成され
る。
本発明の実施例では、１〜５原子層の厚さの半
導体材料としてシリコンを用いたが、他の半導体
材料でもよい。たとえばゲルマニウムを用いた場
合には、GaAs基板１との格子常数のずれがきわ
めて小さいためGaAs基板１と半導体薄膜２の間
の界面はきわめてよい利点がある。またインジウ
ム燐を用いた場合には、SiO2膜３を被着したと
きにインジウム燐に欠陥が導入されるにもかかわ
らず、欠陥の準位が伝導帯にきわめて近いところ
に形成されるため、MIS特性としては良好なもの
が得られる。インジウム砒素、インジウム砒素・
リン混晶、インジウム・ガリウム燐混晶、インジ
ウム・アルミニウム・燐混晶を用いた場合にも、
インジウム燐と同様な効果が得られる。また半導
体基板１としては実施例ではGaAsを用いたが、
インジウム燐に対してもシリコンあるいはゲルマ
ニウム、ガリウム砒素、アルミニウム・ガリウ
ム・砒素等の１〜５原子層厚の半導体薄膜２の形
成により、MIS特性は改善される。基板材料１と
してはインジウム燐の外、インジウム・砒素・燐
混晶、ガリウム燐・ガリウム砒素・燐、インジウ
ムアンチモン等を含むすべての−化合物に対
して、本発明の構造は有効である。実施例では、
絶縁膜３はSiO2を用いているが、他の絶縁膜材
料たとえば窒化シリコン・窒化ゲルマニウム、酸
化アルミニウムを用いても有効であることはいう
までもない。また金属膜４材料としても、絶縁膜
３と反応性の低い金属であれば、何でもよく、さ
らに述べれば導電性をもつものなら金属でなくて
もよい。−化合物装置の表面安定化の目的で
あれば、金属膜４は除去される。
導体材料としてシリコンを用いたが、他の半導体
材料でもよい。たとえばゲルマニウムを用いた場
合には、GaAs基板１との格子常数のずれがきわ
めて小さいためGaAs基板１と半導体薄膜２の間
の界面はきわめてよい利点がある。またインジウ
ム燐を用いた場合には、SiO2膜３を被着したと
きにインジウム燐に欠陥が導入されるにもかかわ
らず、欠陥の準位が伝導帯にきわめて近いところ
に形成されるため、MIS特性としては良好なもの
が得られる。インジウム砒素、インジウム砒素・
リン混晶、インジウム・ガリウム燐混晶、インジ
ウム・アルミニウム・燐混晶を用いた場合にも、
インジウム燐と同様な効果が得られる。また半導
体基板１としては実施例ではGaAsを用いたが、
インジウム燐に対してもシリコンあるいはゲルマ
ニウム、ガリウム砒素、アルミニウム・ガリウ
ム・砒素等の１〜５原子層厚の半導体薄膜２の形
成により、MIS特性は改善される。基板材料１と
してはインジウム燐の外、インジウム・砒素・燐
混晶、ガリウム燐・ガリウム砒素・燐、インジウ
ムアンチモン等を含むすべての−化合物に対
して、本発明の構造は有効である。実施例では、
絶縁膜３はSiO2を用いているが、他の絶縁膜材
料たとえば窒化シリコン・窒化ゲルマニウム、酸
化アルミニウムを用いても有効であることはいう
までもない。また金属膜４材料としても、絶縁膜
３と反応性の低い金属であれば、何でもよく、さ
らに述べれば導電性をもつものなら金属でなくて
もよい。−化合物装置の表面安定化の目的で
あれば、金属膜４は除去される。
図は本発明の一実施例であるGaAs MISダイ
オードの断面を示し、１はGaAs基板、２は１な
いし５原子層の厚さをもつSi膜、３は酸化シリコ
ン膜、４はアルミニウム膜である。
オードの断面を示し、１はGaAs基板、２は１な
いし５原子層の厚さをもつSi膜、３は酸化シリコ
ン膜、４はアルミニウム膜である。
Claims (1)
- １ −化合物半導体からなる表面組成をもつ
半導体基板に接して、該半導体とは異つた材料で
かつ１ないし５原子層の膜厚をもつ半導体層を設
け、該半導体層に接して絶縁膜を設けたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56096259A JPS57211238A (en) | 1981-06-22 | 1981-06-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56096259A JPS57211238A (en) | 1981-06-22 | 1981-06-22 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57211238A JPS57211238A (en) | 1982-12-25 |
| JPH0328055B2 true JPH0328055B2 (ja) | 1991-04-17 |
Family
ID=14160185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56096259A Granted JPS57211238A (en) | 1981-06-22 | 1981-06-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57211238A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119869A (ja) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | 半導体装置 |
| JPS59127839A (ja) * | 1983-01-11 | 1984-07-23 | Nec Corp | ３―５族化合物半導体表面の不活性化法 |
| JPS59172728A (ja) * | 1983-03-22 | 1984-09-29 | Fujitsu Ltd | 半導体装置 |
| JPS63274176A (ja) * | 1987-05-06 | 1988-11-11 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト型電界効果トランジスタ |
| US4987095A (en) * | 1988-06-15 | 1991-01-22 | International Business Machines Corp. | Method of making unpinned oxide-compound semiconductor structures |
| JP5047486B2 (ja) * | 2004-10-13 | 2012-10-10 | アイメック | 半導体デバイスの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513956A (en) * | 1978-07-17 | 1980-01-31 | Nec Corp | Insulation film forming method for compound semiconductor |
| JPS5846169B2 (ja) * | 1979-11-16 | 1983-10-14 | 沖電気工業株式会社 | 化合物半導体装置の酸化膜被覆製造方法 |
-
1981
- 1981-06-22 JP JP56096259A patent/JPS57211238A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57211238A (en) | 1982-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770923B2 (en) | High K dielectric film | |
| US4500388A (en) | Method for forming monocrystalline semiconductor film on insulating film | |
| US6501121B1 (en) | Semiconductor structure | |
| US5241214A (en) | Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof | |
| US8889519B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2004247736A (ja) | 高温度における高ｋゲート誘電体用の界面層成長 | |
| US6225171B1 (en) | Shallow trench isolation process for reduced for junction leakage | |
| JP2000150503A (ja) | ＧａＡｓやＧａＮに基づく半導体基体上に酸化物層を含む物品 | |
| US9070617B2 (en) | Reduced S/D contact resistance of III-V mosfet using low temperature metal-induced crystallization of n+ Ge | |
| US6495409B1 (en) | MOS transistor having aluminum nitride gate structure and method of manufacturing same | |
| US20040207029A1 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
| EP0093971B1 (en) | Semiconductor device having an interstitial transition element layer and method of manufacturing the same | |
| JPH0328055B2 (ja) | ||
| JPS62271475A (ja) | 半導体装置 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| US7678633B2 (en) | Method for forming substrates for MOS transistor components and its products | |
| KR102386990B1 (ko) | 수소확산방지막을 포함하는 소자, 및 그 제조방법 | |
| JP3407926B2 (ja) | ドーピング方法、半導体装置、抵抗層、電界効果型トランジスタの製造方法、半導体回路素子の製造方法、電気伝導領域の作製方法、量子細線の形成方法、量子箱の形成方法、量子細線トランジスタ、半導体集積回路の製造方法、電子波干渉素子 | |
| KR950002173B1 (ko) | 반도체 장치의 폴리실리콘 증착방법 | |
| JP3970539B2 (ja) | 電界効果トランジスタ | |
| JP3940552B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2633009B2 (ja) | 化合物半導体電界効果トランジスタとその製造方法 | |
| JPH07221302A (ja) | 半導体装置の製造方法 | |
| JP3485601B2 (ja) | 超電導複合薄膜の製造方法 | |
| JPH05110079A (ja) | 半導体装置の製造方法 |