JPH0330907B2 - - Google Patents
Info
- Publication number
- JPH0330907B2 JPH0330907B2 JP3801084A JP3801084A JPH0330907B2 JP H0330907 B2 JPH0330907 B2 JP H0330907B2 JP 3801084 A JP3801084 A JP 3801084A JP 3801084 A JP3801084 A JP 3801084A JP H0330907 B2 JPH0330907 B2 JP H0330907B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistors
- circuit
- transistor
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
- H04L2027/0048—Frequency multiplication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明はトランジスタ回路に関し、特に４ケの
アナログ信号の乗算を行うトランジスタ回路に関
する。
アナログ信号の乗算を行うトランジスタ回路に関
する。
デジタル信号を搬送波にのせて伝達する方式の
一つに、四相位相変調方式と称するものがある。
これは、入力デジタル信号の２ビツト毎に搬送波
の位相を0゜，90゜，180゜，270゜変化させる変調方式
である。かかる変調された信号を復調する際に
は、復調器側で基準定位相の発振を行なわせ、こ
れを用いて入力信号を位相検波することにより２
ビツトのデジタル信号を得る構成となつている。
一つに、四相位相変調方式と称するものがある。
これは、入力デジタル信号の２ビツト毎に搬送波
の位相を0゜，90゜，180゜，270゜変化させる変調方式
である。かかる変調された信号を復調する際に
は、復調器側で基準定位相の発振を行なわせ、こ
れを用いて入力信号を位相検波することにより２
ビツトのデジタル信号を得る構成となつている。
復調器への入力信号の位相は変調により常に変
化しているが、この信号から前述の基準定位相発
振出力を再生する手法の一つに、コスタスループ
法がある。この方法は、第１の復調信号Ｐ、第２
の復調信号Ｑ、それらの和信号Ｐ＋Ｑ、およびそ
れらの差信号Ｐ−Ｑをすべて乗算し、その出力を
電圧制御発振器に印加して基準定位相発振を行な
わせるものである。
化しているが、この信号から前述の基準定位相発
振出力を再生する手法の一つに、コスタスループ
法がある。この方法は、第１の復調信号Ｐ、第２
の復調信号Ｑ、それらの和信号Ｐ＋Ｑ、およびそ
れらの差信号Ｐ−Ｑをすべて乗算し、その出力を
電圧制御発振器に印加して基準定位相発振を行な
わせるものである。
従来より、２信号の乗算を行う回路としてはい
わゆる双差動回路が知られており、したがつて、
これを３ケ用いることにより第１図に示すように
４信号乗算回路が得られる。すらわち、第１、第
２および第３の双差動回路２９，３１および２６
を有し、第１の双差動回路２９はトランジスタ１
〜６、定電流源２８及び負荷１９，２０からな
り、所定のバイアスを含む第１および第２の二つ
の信号源２６と２７との積が負荷１９，２０に生
づる。これをレベルシフト回路３８によりレベル
シフトして次段の第２の双差動回路３１の一方の
入力端子に与えられる。この回路３１の他方の入
力には第３の信号源３０が接続され、したがつて
第１の回路２９の出力と信号源３０との積が負荷
２１，２２に生ずる。なお、第２の双差動回路３
１はトランジスタ７〜１２、定電流３２および負
荷２１，２２より構成れている。回路３１の出力
より得られる積信号はレベルシフト回路３９を介
してさらに次段の第３の双差動回路３６の一方の
入力端子に与えられ、ここで他方の入力に接続さ
れている信号源３３との積が負荷２３，２４に生
じ、端子３４，３５に現われる。ここで、第３の
双差動回路３６はトランジスタ１３〜１８、定電
流３７および負荷２３，２４から構成されてい
る。なお２５は電源である。
わゆる双差動回路が知られており、したがつて、
これを３ケ用いることにより第１図に示すように
４信号乗算回路が得られる。すらわち、第１、第
２および第３の双差動回路２９，３１および２６
を有し、第１の双差動回路２９はトランジスタ１
〜６、定電流源２８及び負荷１９，２０からな
り、所定のバイアスを含む第１および第２の二つ
の信号源２６と２７との積が負荷１９，２０に生
づる。これをレベルシフト回路３８によりレベル
シフトして次段の第２の双差動回路３１の一方の
入力端子に与えられる。この回路３１の他方の入
力には第３の信号源３０が接続され、したがつて
第１の回路２９の出力と信号源３０との積が負荷
２１，２２に生ずる。なお、第２の双差動回路３
１はトランジスタ７〜１２、定電流３２および負
荷２１，２２より構成れている。回路３１の出力
より得られる積信号はレベルシフト回路３９を介
してさらに次段の第３の双差動回路３６の一方の
入力端子に与えられ、ここで他方の入力に接続さ
れている信号源３３との積が負荷２３，２４に生
じ、端子３４，３５に現われる。ここで、第３の
双差動回路３６はトランジスタ１３〜１８、定電
流３７および負荷２３，２４から構成されてい
る。なお２５は電源である。
以下により、出力端子３４，３５には（信号源
２６）×（信号源２７）×（信号源３０）×（信号源３
３）の信号が生ずることになる。信号源２６，２
７，３０および３３として、それぞれ前述のＰ信
号、Ｑ信号、これらの和を作る回路（図示せず）
の出力信号Ｐ＋Ｑ、および差を作る回路（図示せ
ず）の出力信号Ｐ−Ｑに所定のバイアス電圧を重
畳したものとするこことにより、前述の復調に用
いる基準定位相発振信号を得ることができる。
２６）×（信号源２７）×（信号源３０）×（信号源３
３）の信号が生ずることになる。信号源２６，２
７，３０および３３として、それぞれ前述のＰ信
号、Ｑ信号、これらの和を作る回路（図示せず）
の出力信号Ｐ＋Ｑ、および差を作る回路（図示せ
ず）の出力信号Ｐ−Ｑに所定のバイアス電圧を重
畳したものとするこことにより、前述の復調に用
いる基準定位相発振信号を得ることができる。
上記の構成により、４つの信号の積を作る回路
を実現できるがこれには次のような欠点がある。
第１の動作があまり速くないことである。これは
各段の負荷抵抗１９乃至２４とこの点における浮
遊容量による時定数でのおくれが３段にわたつて
加算されるためと、２ケのレベルシフト回路３
８，３９における信号のおくれがあるためでであ
る。第２に消費電力が多い点である。これは３ケ
の定電流源２８，３２および３７と２ケのレベル
シフト回路３８，３９による消費電力が必要なた
めである。第３に必要とされる素子数が多いこと
である。
を実現できるがこれには次のような欠点がある。
第１の動作があまり速くないことである。これは
各段の負荷抵抗１９乃至２４とこの点における浮
遊容量による時定数でのおくれが３段にわたつて
加算されるためと、２ケのレベルシフト回路３
８，３９における信号のおくれがあるためでであ
る。第２に消費電力が多い点である。これは３ケ
の定電流源２８，３２および３７と２ケのレベル
シフト回路３８，３９による消費電力が必要なた
めである。第３に必要とされる素子数が多いこと
である。
本発明の目的は、動作速度を向上し、消費電流
および素子数の抵減した、４つの信号の乗算に適
したトランジスタ回路を提供することにある。
および素子数の抵減した、４つの信号の乗算に適
したトランジスタ回路を提供することにある。
本発明によれば、それぞれが、第１の入力端子
対、第２の入力端子対、出力端子対、第１乃至第
４のトランジスタを有し、第１の入力端子対の一
方に第１および第２のトランジスタのエミツタ
が、第１の入力端子対の他方に第３および第４の
トランジスタのエミツタが、第２の入力端子対の
一方に第１および第４のトランジスタのベース
が、第２の入力端子対の他方に第２および第３の
トランジスタのベースが、出力対子対の一方に第
１および第３のトランジスタのコレクタが、出力
端子の他方に第２および第４のトランジスタのコ
レクタがそれぞれ結合された複数の回路ブロツク
を備え、これら複数の回路ブロツクは前段の回路
ブロツクの出力端子対が次段の第１の入力端子対
に接続されるように縦積みされ、初段の回路ブロ
ツクの前記第１の入力端子対の少なくとも一つと
この初段の回路ブロツクから最終段の回路ブロツ
クまでの夫々の前記第２の入力端子対の少なくと
も一つとはそれぞれ信号を受け、前記最終段の回
路ブロツクの前記出力端子の少なくとも一つから
出力が取り出されているトランジスタ回路を得
る。
対、第２の入力端子対、出力端子対、第１乃至第
４のトランジスタを有し、第１の入力端子対の一
方に第１および第２のトランジスタのエミツタ
が、第１の入力端子対の他方に第３および第４の
トランジスタのエミツタが、第２の入力端子対の
一方に第１および第４のトランジスタのベース
が、第２の入力端子対の他方に第２および第３の
トランジスタのベースが、出力対子対の一方に第
１および第３のトランジスタのコレクタが、出力
端子の他方に第２および第４のトランジスタのコ
レクタがそれぞれ結合された複数の回路ブロツク
を備え、これら複数の回路ブロツクは前段の回路
ブロツクの出力端子対が次段の第１の入力端子対
に接続されるように縦積みされ、初段の回路ブロ
ツクの前記第１の入力端子対の少なくとも一つと
この初段の回路ブロツクから最終段の回路ブロツ
クまでの夫々の前記第２の入力端子対の少なくと
も一つとはそれぞれ信号を受け、前記最終段の回
路ブロツクの前記出力端子の少なくとも一つから
出力が取り出されているトランジスタ回路を得
る。
次に、図面を参照して本発明をより詳細に説明
する。
する。
第２図は本発明の一実施例を示す。この回路は
３ケの差動増幅回路１０１，１０２および１０４
と、４信号乗算回路１０３とバイアス回路１０５
とより構成されている。差動増幅回路１０１は、
トランジスタ１０９，１１０、エミツタ抵抗１１
１，１１２、定電流源１１４及び負荷抵抗１１５
にり構成されている。トランジスタ１１０のベー
スにはバイアス電源１５３よりバイアスが与えら
れ、トランジスタ１０９のベースには抵抗１１３
を介してバイアス電源１５３よりバイアスが与え
られるとともにコンデンサ１０７、入力端子１０
８を介して信号源１０６からの信号Ｐが入力され
る。抵抗１１１，１１２の和と抵抗１１５の値と
もほぼひとしく選ぶことにより、負荷抵抗１１５
には信号Ｐと同じ位相でほぼひとしいレベルの信
号が得られる。差動増幅回路１０２は、トランジ
スタ１１６，１１７、エミツタ抵抗１１８，１１
９、定電流１２０、負荷抵抗１２１から構成さ
れ、差動増幅回路１０１と同様に回路実数を設定
すると、負荷１２１には信号Ｐと位相でほぼひと
しいレベルの信号が得られる。差動増幅回路１０
４は、トランジスタ１４１，１４２、エミツタ抵
抗１４３，１４４、バイアス抵抗１４８、負荷抵
抗１４６，１４７により構成されている。信号源
１５６からの信号Ｑがコンデンサ１１５、入力端
子１５４を介してトランジスタ１４２のベースに
入力され、さらにバイアス波１５２，１５３から
抵抗１４８を介してバイアス電圧が供給される。
したがつて、負荷抵抗１４６には信号Ｑと同相の
信号が、負荷抵抗１４７には信号Ｑと逆相の信号
がそれぞれほぼ同じレベルで生ずる。
３ケの差動増幅回路１０１，１０２および１０４
と、４信号乗算回路１０３とバイアス回路１０５
とより構成されている。差動増幅回路１０１は、
トランジスタ１０９，１１０、エミツタ抵抗１１
１，１１２、定電流源１１４及び負荷抵抗１１５
にり構成されている。トランジスタ１１０のベー
スにはバイアス電源１５３よりバイアスが与えら
れ、トランジスタ１０９のベースには抵抗１１３
を介してバイアス電源１５３よりバイアスが与え
られるとともにコンデンサ１０７、入力端子１０
８を介して信号源１０６からの信号Ｐが入力され
る。抵抗１１１，１１２の和と抵抗１１５の値と
もほぼひとしく選ぶことにより、負荷抵抗１１５
には信号Ｐと同じ位相でほぼひとしいレベルの信
号が得られる。差動増幅回路１０２は、トランジ
スタ１１６，１１７、エミツタ抵抗１１８，１１
９、定電流１２０、負荷抵抗１２１から構成さ
れ、差動増幅回路１０１と同様に回路実数を設定
すると、負荷１２１には信号Ｐと位相でほぼひと
しいレベルの信号が得られる。差動増幅回路１０
４は、トランジスタ１４１，１４２、エミツタ抵
抗１４３，１４４、バイアス抵抗１４８、負荷抵
抗１４６，１４７により構成されている。信号源
１５６からの信号Ｑがコンデンサ１１５、入力端
子１５４を介してトランジスタ１４２のベースに
入力され、さらにバイアス波１５２，１５３から
抵抗１４８を介してバイアス電圧が供給される。
したがつて、負荷抵抗１４６には信号Ｑと同相の
信号が、負荷抵抗１４７には信号Ｑと逆相の信号
がそれぞれほぼ同じレベルで生ずる。
４信号乗算回路１０３は、定電流源１４０、差
動増幅器る構成するトランジスタ１３８，１３
９、負荷抵抗１２４，１２５、トランジスタ１３
４〜１３７からなる第１の回路ブロツク、トラン
ジスタ１３０〜１３３からなる第２の回路ブロツ
タ、ならびにトランジスタ１２６〜１２９からな
る第３の回路ブロツクから構成されている。トラ
ンジスタ１３８のベースには信号Ｐが入力されま
たこのトランジスタ１３８はトランジスタ１３９
と差動増幅回路を構成するので、トランジスタ１
３８，１３９のコレクタには夫々信号Ｐと同相及
びその逆相の信号が現われる。第１の回路ブロツ
クを構成しているトランジスタ１３５，１３６の
ベースには信号Ｑが印加されているので、トラン
ジスタ１３４〜１３９は従来の双差動回路として
動作し、ての出力からはトランジスタ１３４，１
３６のコレクタ電流の和及びトランジスタ１３
５，１３７のコレクタ電流の和としてそれぞれ信
号Ｐ×信号Ｑに相当する電流及びその逆相電流が
得られる。これらの電流は互いに逆相であるか
ら、あたかもあらかじめ「信号Ｐ×信号Ｑ」なる
信号を作つておいて別の差動増幅器の入力に印加
したときの出力電流とひとしい。したがつて、第
１の回路ブロツクの出力電流を第２の回路ブロツ
クに与えることにより、第２の回路ブロツク構成
するトランジスタ１３０〜１３３の各ベースに耳
動的に与えられる差動増幅回路１０１及び１０４
の各々の出力信号（前述のとおり入力信号Ｐ及び
信号Ｑ信号と同相の信号）と上記の第１の回路ブ
ロツクの出力信号（前述のとおり信号Ｐ×信号Ｑ
に相当）の積すなわち、 信号Ｐ×信号Ｑ×（信号Ｐ−信号Ｑ） が得られる。第３の回路ブロツクを構成するトラ
ンジスタ１２６〜１２９の各ベースには差動増幅
器１０２の出力（（前述のとおり信号Ｐと同相）
と差動増幅器１０４の出力（前述のとおり信号Ｑ
と逆相）が差動的に与えられているので、上記と
同じ原理でこれと第２の回路ブロツクの出力電流
との積に相当する電流、すなわち、 信号Ｐ×信号Ｑ×（信号Ｐ−信号Ｑ） ×｛（信号Ｐ−（−信号Ｑ）｝ 相当する信号が第３の回路ブロツクの出力電流
となる。これが負荷抵抗１２４，１２５に出力電
圧を生じ、出力端子１２２，１２３より出力とし
て取り出される。この信号が 信号Ｐ×信号Ｑ×（信号Ｐ−信号Ｑ） ×（信号Ｐ＋入力信号Ｑ） に比例した信号となることはきうまでもない。な
お、バイアス回路１０５は各々必要な電圧を生ず
る電圧源１４９〜１５３として図示されている
が、このような電圧を生ずる回路であればどのよ
うなものでもよい。例えばダイオードおよび／又
は抵抗の組み合わせで構成できる。
動増幅器る構成するトランジスタ１３８，１３
９、負荷抵抗１２４，１２５、トランジスタ１３
４〜１３７からなる第１の回路ブロツク、トラン
ジスタ１３０〜１３３からなる第２の回路ブロツ
タ、ならびにトランジスタ１２６〜１２９からな
る第３の回路ブロツクから構成されている。トラ
ンジスタ１３８のベースには信号Ｐが入力されま
たこのトランジスタ１３８はトランジスタ１３９
と差動増幅回路を構成するので、トランジスタ１
３８，１３９のコレクタには夫々信号Ｐと同相及
びその逆相の信号が現われる。第１の回路ブロツ
クを構成しているトランジスタ１３５，１３６の
ベースには信号Ｑが印加されているので、トラン
ジスタ１３４〜１３９は従来の双差動回路として
動作し、ての出力からはトランジスタ１３４，１
３６のコレクタ電流の和及びトランジスタ１３
５，１３７のコレクタ電流の和としてそれぞれ信
号Ｐ×信号Ｑに相当する電流及びその逆相電流が
得られる。これらの電流は互いに逆相であるか
ら、あたかもあらかじめ「信号Ｐ×信号Ｑ」なる
信号を作つておいて別の差動増幅器の入力に印加
したときの出力電流とひとしい。したがつて、第
１の回路ブロツクの出力電流を第２の回路ブロツ
クに与えることにより、第２の回路ブロツク構成
するトランジスタ１３０〜１３３の各ベースに耳
動的に与えられる差動増幅回路１０１及び１０４
の各々の出力信号（前述のとおり入力信号Ｐ及び
信号Ｑ信号と同相の信号）と上記の第１の回路ブ
ロツクの出力信号（前述のとおり信号Ｐ×信号Ｑ
に相当）の積すなわち、 信号Ｐ×信号Ｑ×（信号Ｐ−信号Ｑ） が得られる。第３の回路ブロツクを構成するトラ
ンジスタ１２６〜１２９の各ベースには差動増幅
器１０２の出力（（前述のとおり信号Ｐと同相）
と差動増幅器１０４の出力（前述のとおり信号Ｑ
と逆相）が差動的に与えられているので、上記と
同じ原理でこれと第２の回路ブロツクの出力電流
との積に相当する電流、すなわち、 信号Ｐ×信号Ｑ×（信号Ｐ−信号Ｑ） ×｛（信号Ｐ−（−信号Ｑ）｝ 相当する信号が第３の回路ブロツクの出力電流
となる。これが負荷抵抗１２４，１２５に出力電
圧を生じ、出力端子１２２，１２３より出力とし
て取り出される。この信号が 信号Ｐ×信号Ｑ×（信号Ｐ−信号Ｑ） ×（信号Ｐ＋入力信号Ｑ） に比例した信号となることはきうまでもない。な
お、バイアス回路１０５は各々必要な電圧を生ず
る電圧源１４９〜１５３として図示されている
が、このような電圧を生ずる回路であればどのよ
うなものでもよい。例えばダイオードおよび／又
は抵抗の組み合わせで構成できる。
本発明によれば、４信号乗算回路１０３には負
荷は１組しかなく、またレベルシフト回路もない
ので、第１図のものに比べ高速動作が可能であ
る。尚、差動増幅器１０１，１０２および１０４
は第１図には図示されてないが、信号Ｐおよび信
号Ｑの和と差を作り出すための回路として同様に
必要なものである。また、４信号乗算回路１０３
の電流は定電流源１４０にるものだけであり、第
１図の回路に比べ1/3の電流でよいし、さらに、
素子数も第１図のものに比して少なくともレベル
シフト回路の分少なくてよい。
荷は１組しかなく、またレベルシフト回路もない
ので、第１図のものに比べ高速動作が可能であ
る。尚、差動増幅器１０１，１０２および１０４
は第１図には図示されてないが、信号Ｐおよび信
号Ｑの和と差を作り出すための回路として同様に
必要なものである。また、４信号乗算回路１０３
の電流は定電流源１４０にるものだけであり、第
１図の回路に比べ1/3の電流でよいし、さらに、
素子数も第１図のものに比して少なくともレベル
シフト回路の分少なくてよい。
第３図は本発明の他の実施例であつて第３図と
同一のものには同一の番号を付してある。信号源
１０６からの信号Ｐはコンデンサ１０７、入力端
子１０８を介してエミツタフオロアを構成するト
ランジスタ２０２のベースに接続されており、ト
ランジスタ２０２のエミツタには信号Ｐと同相の
信号が生ずる。ダイオード２０３〜２０８はレベ
ルシフト用であり、直流的にほぼ0.7Vづつの電
位差をもち、交流的には低インピーダンスのた
め、ダイオード２０３〜２０８の各部で信号Ｐと
同相の信号が生じる。なお、２０９は定電流源で
あり、抵抗２０１を介してバイアス源２３１の電
圧がトランジスタ２０２に印加されている。同様
に信号源１５６からの信号Ｑはコンデンサ１５５
および入力端子１５４を介し、エミツタホロアを
構成するトランジスタ２１１のベースに接続さ
れ、そのエミツタはレベルシフト用ダイオード２
１２−２１７を介し定電流源２１８に接続されて
おり、そのベースは抵抗２１０を介してバイアス
されている。また、抵抗２１９によりバイアス電
源２３１にベースが接続されたトランジスタ２２
０、及びそのエミツタに接続されたレベルシフト
用ダイオード２２１〜２２６及び定電流源２２７
からなるバイアス回路がある。２３２は電源であ
る。４信号乗算回路１０３は第２図と同じもので
ある。
同一のものには同一の番号を付してある。信号源
１０６からの信号Ｐはコンデンサ１０７、入力端
子１０８を介してエミツタフオロアを構成するト
ランジスタ２０２のベースに接続されており、ト
ランジスタ２０２のエミツタには信号Ｐと同相の
信号が生ずる。ダイオード２０３〜２０８はレベ
ルシフト用であり、直流的にほぼ0.7Vづつの電
位差をもち、交流的には低インピーダンスのた
め、ダイオード２０３〜２０８の各部で信号Ｐと
同相の信号が生じる。なお、２０９は定電流源で
あり、抵抗２０１を介してバイアス源２３１の電
圧がトランジスタ２０２に印加されている。同様
に信号源１５６からの信号Ｑはコンデンサ１５５
および入力端子１５４を介し、エミツタホロアを
構成するトランジスタ２１１のベースに接続さ
れ、そのエミツタはレベルシフト用ダイオード２
１２−２１７を介し定電流源２１８に接続されて
おり、そのベースは抵抗２１０を介してバイアス
されている。また、抵抗２１９によりバイアス電
源２３１にベースが接続されたトランジスタ２２
０、及びそのエミツタに接続されたレベルシフト
用ダイオード２２１〜２２６及び定電流源２２７
からなるバイアス回路がある。２３２は電源であ
る。４信号乗算回路１０３は第２図と同じもので
ある。
トランジスタ１３８のベースには、信号Ｐと同
相の信号がバイアスと共に印加され、トランジス
タ２２８のベースには信号Ｑと同相の信号がバイ
アスと共に印加されている。トランジスタ１３
５，２２８は夫々トランジスタ１３９，２２９と
共に差動増幅器を構成するから、トランジスタ１
３８，２２８のコレクタ電流の和とトランジスタ
１３９，２２９のコレクタ電流の和はそれぞれ信
号Ｐおよび信号Ｑの和信号（Ｐ＋Ｑ）及びその逆
相信号となつている。第１の回路ブロツクを構成
するトランジスタ１３４〜１３７のベースには信
号Ｑと同相の信号がバイアスと共に印加されてい
る。第２の回路ブロツクを構成するトランジスタ
１３０〜１３３のベースには信号Ｐと同相の信号
がバイアスと共に印加されている。さらに、第３
の回路ブロツクを構成するトランジスタ１２６〜
１２９のベースには信号Ｐと同相の信号及び信号
Ｑと同相の信号が差動的に印加されている。した
がつて、第２図で述べたと同様にして出力端子１
２２，１２３には、 （信号Ｐ＋信号Ｑ）×信号Ｑ×信号Ｐ ×（信号Ｐ−信号Ｑ） に比例した電圧が生ずることがわかる。これは第
２図の出力と全く等しいことはいうまでもない。
相の信号がバイアスと共に印加され、トランジス
タ２２８のベースには信号Ｑと同相の信号がバイ
アスと共に印加されている。トランジスタ１３
５，２２８は夫々トランジスタ１３９，２２９と
共に差動増幅器を構成するから、トランジスタ１
３８，２２８のコレクタ電流の和とトランジスタ
１３９，２２９のコレクタ電流の和はそれぞれ信
号Ｐおよび信号Ｑの和信号（Ｐ＋Ｑ）及びその逆
相信号となつている。第１の回路ブロツクを構成
するトランジスタ１３４〜１３７のベースには信
号Ｑと同相の信号がバイアスと共に印加されてい
る。第２の回路ブロツクを構成するトランジスタ
１３０〜１３３のベースには信号Ｐと同相の信号
がバイアスと共に印加されている。さらに、第３
の回路ブロツクを構成するトランジスタ１２６〜
１２９のベースには信号Ｐと同相の信号及び信号
Ｑと同相の信号が差動的に印加されている。した
がつて、第２図で述べたと同様にして出力端子１
２２，１２３には、 （信号Ｐ＋信号Ｑ）×信号Ｑ×信号Ｐ ×（信号Ｐ−信号Ｑ） に比例した電圧が生ずることがわかる。これは第
２図の出力と全く等しいことはいうまでもない。
第３図で示した回路には第２図の実施例と同じ
特徴のほかに、入力信号Ｐと信号Ｑの和及び差を
もとめる回路に負荷抵抗が存在せず、したがつて
この部分での信号おくれが少ないという特徴があ
る。
特徴のほかに、入力信号Ｐと信号Ｑの和及び差を
もとめる回路に負荷抵抗が存在せず、したがつて
この部分での信号おくれが少ないという特徴があ
る。
以上、本発明によれば高速かつ低消費電流の４
信号乗算回路が得られる。なお本発明の主旨は必
ずしも４信号の乗算に限ることなく、一般的に多
段の乗算回路として利用することが可能である。
また、乗算回路であるから、どの段にどの信号を
印加するかの順番はいれかえても全く同じ出力が
得られるのもいうまでもない。
信号乗算回路が得られる。なお本発明の主旨は必
ずしも４信号の乗算に限ることなく、一般的に多
段の乗算回路として利用することが可能である。
また、乗算回路であるから、どの段にどの信号を
印加するかの順番はいれかえても全く同じ出力が
得られるのもいうまでもない。
第１図は従来技術の組合せによるトランジスタ
回路の一例を示す回路図、第２図は本発明の一実
施例を示す回路図、第３図は本発明の他の実施例
を示す回路図である。 ２９，３１，３６……双差動回路、３８，３９
……レベルシフト回路、２６，２７，３０，３３
……入力信号源、３４，３５……出力端子、１０
１，１０２，１０４……差動増幅回路、１０６…
…信号Ｐ、１５６……信号Ｑ、１２２，１２３…
…出力端子、２０２，２１１……エミツタホロワ
トランジスタ、２０３〜２０８，２１２〜２１
７，２２１〜２２６……レベルシフト用ダイオー
ド。
回路の一例を示す回路図、第２図は本発明の一実
施例を示す回路図、第３図は本発明の他の実施例
を示す回路図である。 ２９，３１，３６……双差動回路、３８，３９
……レベルシフト回路、２６，２７，３０，３３
……入力信号源、３４，３５……出力端子、１０
１，１０２，１０４……差動増幅回路、１０６…
…信号Ｐ、１５６……信号Ｑ、１２２，１２３…
…出力端子、２０２，２１１……エミツタホロワ
トランジスタ、２０３〜２０８，２１２〜２１
７，２２１〜２２６……レベルシフト用ダイオー
ド。
Claims (1)
- 【特許請求の範囲】 １ それぞれが、第１の入力端子対、第２の入力
端子対、出力端子対、第１乃至第４のトランジス
タを有し、前記第１の入力端子対の一方に前記第
１および第２のトランジスタのエミツタが、前記
第１の入力端子対の他方に前記第３および第４の
トランジスタのエミツタが、前記第２の入力端子
対の一方に前記第１および第４のトランジスタの
ベースが、前記第２の入力端子対の他方に前記第
２および第３のトランジスタのベースが、前記出
力端子対の一方に前記第１および第３のトランジ
スタのコレクタが、前記出力端子の他方に前記第
２および第４のトランジスタのコレクタがそれぞ
れ結合された複数の回路ブロツクを備え、これら
複数の回路ブロツクは前段の回路ブロツクの前記
出力端子対が次段の前記第１の入力端子対に接続
されるように縦積みされ、初段の回路ブロツクの
前記第１の入力端子対の少なくとも一つとこの初
段の回路ブロツクから最終段の回路ブロツクまで
の夫々の前記第２の入力端子対の少なくとも一つ
とはそれぞれ信号を受け、前記最終段の回路ブロ
ツクの前記出力端子の少なくとも一つから出力が
取り出されていることを特徴とするトランジスタ
回路。 ２ 第１の入力信号、第２の入力信号、これらの
和信号、およびこれらの差信号の積が前記最終段
の回路ブロツクの前記出力端子対の少なくとも一
つから得られるように、前記第１および第２の入
力信号にもとづいて信号を前記初段の回路ブロツ
クの前記第１の入力端子対の少なくとも一つと前
記初段の回路ブロツクから前記最終段の回路ブロ
ツクまでの夫々の前記第２の入力端子対の少なく
とも一つとにそれぞれ供給したことを特徴とする
特許請求の範囲第１項記載のトランジスタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3801084A JPS60181980A (ja) | 1984-02-29 | 1984-02-29 | トランジスタ回路 |
| US06/706,597 US4694204A (en) | 1984-02-29 | 1985-02-28 | Transistor circuit for signal multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3801084A JPS60181980A (ja) | 1984-02-29 | 1984-02-29 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60181980A JPS60181980A (ja) | 1985-09-17 |
| JPH0330907B2 true JPH0330907B2 (ja) | 1991-05-01 |
Family
ID=12513603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3801084A Granted JPS60181980A (ja) | 1984-02-29 | 1984-02-29 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60181980A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04181487A (ja) * | 1990-11-16 | 1992-06-29 | Inter Nitsukusu Kk | ３乗回路 |
| JP2576774B2 (ja) * | 1993-10-29 | 1997-01-29 | 日本電気株式会社 | トリプラおよびクァドルプラ |
-
1984
- 1984-02-29 JP JP3801084A patent/JPS60181980A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60181980A (ja) | 1985-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663594A (en) | Electronic phase shifter circuit and method | |
| US4694204A (en) | Transistor circuit for signal multiplier | |
| US5703509A (en) | Frequency multiplier circuit | |
| EP0534638B1 (en) | Low jitter clock phase adjust system | |
| US3902140A (en) | Digitally controlled oscillator | |
| US4833340A (en) | Phase shifter | |
| JP2871560B2 (ja) | π／２移相器 | |
| JPH0330907B2 (ja) | ||
| US4431970A (en) | Quadrature detector using a double balanced differential circuit and a constant current circuit | |
| US5510755A (en) | Temperature stable voltage-controlled electronic capacitance for an oscillator | |
| JPS63275212A (ja) | 電圧変換回路 | |
| US4278839A (en) | Tangent function generator for AM stereo | |
| US4567441A (en) | Circuit and method for linearizing the output signal of an FM detector | |
| CA2134903C (en) | Quadrature signals frequency doubler | |
| US4215316A (en) | AM stereo signal demodulation circuit | |
| JPS624038B2 (ja) | ||
| JPH07321577A (ja) | 可変利得増幅回路 | |
| US7061300B2 (en) | Low supply voltage analog multiplier | |
| JPS6125242B2 (ja) | ||
| JP3460876B2 (ja) | 半導体装置 | |
| JPS6271319A (ja) | 電圧制御発振器 | |
| JP2550518B2 (ja) | Ｆｍ復調回路 | |
| JP3326635B2 (ja) | アンプ回路 | |
| JP2906414B2 (ja) | 電圧−電流変換回路 | |
| SU618833A1 (ru) | Дифференциальный усилитель |