JPH0331298B2 - - Google Patents

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、オーデイオ分野において、システム
コントローラと各種周辺ICとの間で行なわれる
データ転送方式に関する。

(ロ) 従来の技術 東芝レビユー（38巻13号）の第1145頁〜第1148
頁に示されているように、オーデイオ分野におい
ても、システムコントローラとしてマイクロコン
ピユータを用い、PLLICや表示用IC、あるいは、
グラフイツクイコライザや電子ボリユーム等の各
種周辺ICとの間でデータ転送を行ない、トータ
ル的な制御をすることが、近年、開発されるよう
になつた。

従来、このような転送方式においては、第６図
イに示すように、周辺IC１，２の内部にはデー
タ転送用のインターフエース３，４が設けられて
おり、システムコントローラ５と周辺IC１との
間でデータのやり取りを行なう場合は４本のシリ
アルラインで、そして、周辺IC２へデータを一
方的に転送する場はは３本のシリアルラインで、
システムコントローラ５とインターフエース３，
４とが接続され、このインターフエース３，４と
PLL回路６や表示用回路７がデータバス８を介
して接続されていた。そして、コントローラ側か
らデータを転送する際には、第７図イ〜ハに示す
ように、先ず、アドレスコードＣ１〜Ｃ４である
シリアルデータSIとクロツク信号CKを送出し、
次にデータＤ１〜Ｄ４であるシリアルデータSIと
クロツク信号CKを送出し、これらコード及びデ
ータの転送後にパルス状のストローブ信号STB
を送出していた。又、コントローラ側へデータを
取込む際は、第７図ニ〜トに示すように、同様に
先ず、クロツク信号CKとアドレスコードＡ１〜
Ｃ４を送出し、ストローブ信号STBを送出した
後、データＤ１〜Ｄ４であるシリアルデータSO
を取込むため、クロツク信号CKを送出し、更に
ストローブ信号STBを送出していた。

インターフエース３は、第６図ロに示すよう
に、クロツク信号CKをシフトパルスとしてシリ
アルデータSIを取込み且つ、シリアルデータSO
を送出するシフトレジスタ９と、クロツク信号
CKとストローブ信号STBをデコードするコード
デコーダ１００とシフトレジスタ９に取込まれた
アドレスコードＣ１〜Ｃ４をコードデコーダの出
力信号即ち、ストローブ信号STBに応じてラツ
チするコードラツチ１０と、コントローラからの
データＤ１〜Ｄ４あるいはPLL回路６からのデ
ータDT１〜DT４をラツチする複数のラツチ回
路１１ａ〜１１ｃと、コードラツチ１０の内容を
デコーダしアドレスコードＣ１〜Ｃ４に応じてラ
ツチ回路１１ａ〜１１ｅのいずれか１つをアドレ
ス指定するデコーダ１２とを備えており、ラツチ
回路１１ａ〜１１ｃのいずれか１つにデータＤ１
〜Ｄ４を書込む際は、先ずシフトレジスタ９にク
ロツク信号CKに基づきアドレスコードＣ１〜Ｃ
４を取込み、このアドレスコードに応じてラツチ
回路をアドレス指定し、次に、シフトレジスタ９
にクロツク信号に基づきデータＤ１〜Ｄ４を取込
み、このデータＤ１〜Ｄ４をアドレス指定された
ラツチ回路にストローブ信号STBに応じて書込
んでいた。

(ハ) 発明が解決しようとする問題点 一般に、データ転送中のノイズについては、誤
り訂正処理等を行なわなくてはならないが、デー
タを転送している時間に比べ静止状態の方が時間
的には遥かに長く、この間のノイズ対策を行なえ
ばシステムの誤動作は大幅に減少できる。ところ
が、上記した従来の技術においては、データ転送
中以外に、ストローブ信号STBやクロツク信号
CKにノイズが乗ると、誤データがラツチ回路に
書込まれてしまい、PLL回路等の周辺回路には
誤データが転送されて誤動作を行なうという問題
があつた。

(ニ) 問題点を解決するための手段 本発明は、システムコントローラ側から制御信
号とクロツク信号、そして、アドレスコード及び
データより成るシリアルデータを送出し、制御信
号の第１状態において、アドレスコード及びクロ
ツク信号を送出し、送出後、制御信号を第２状態
とし、第２状態の期間にデータ及びクロツク信号
を送出すると共に、シリアルデータの受取り側に
は、クロツク信号に基づいてアドレスコードを取
込む第１シフトレジスタと、第１シフトレジスタ
の出力をデコードするデコーダと、デコーダの出
力に応じてアドレス指定されクロツク信号に基づ
いてデータを取込むデータ入力用の第２シフトレ
ジスタと、制御信号が第２状態である期間のみに
クロツク信号を第２シフトレジスタに印加せしめ
る制御回路と、第２シフトレジスタに接続され制
御信号が第２状態から第１状態へ変化した後に第
２シフトレジスタの内容が書込まれるラツチ回路
とを設けて、データをラツチ回路に転送するよう
にしたものである。

(ホ) 作用 本発明では、アドレスコード入力用のシフトレ
ジスタとデータ入力用のシフトレジスタが分けら
れ、データ入力用の第２シフトレジスタに、制御
信号が第２状態の期間のみクロツク信号が印加さ
れ、第１状態の期間はクロツク信号の印加が禁止
されるので、転送中以外に、制御信号やクロツク
信号にノイズが乗つても、第２シフトレジスタの
内容は変化せず、このため、転送中以外において
は、ノイズにより誤データがラツチ回路に転送さ
れることはほとんどなくなる。

(ヘ) 実施例 第１図〜第３図は本発明の一実施例を示すブロ
ツク図、第４図及び第５図は動作を説明するため
のタイミングチヤートであり、従来技術における
インターフエースに相当する回路構成を示してい
る。

この転送方式においては、システムコントロー
ラ（図示せず）から、制御信号CE、クロツク信
号CK、シリアルデータSIを送出し、シリアルデ
ータＳ０を入力するようにしており、コントロー
ラ側からデータを転送する際は、第４図に示すよ
うに、制御信号CEが「Ｌ」のときにアドレスコ
ードＣ１〜Ｃ４の４つのクロツク信号CKを送出
し、送出後、制御信号CEを「Ｈ」とし、この
「Ｈ」の期間に、データＤ１〜Ｄ４と４個のクロ
ツク信号を送出するようにしている。

第１図において、１３，１４，１５は、各々、
シリアルデータSI、クロツク信号CK、制御信号
CEを入力する入力端子、１６はクロツク信号CK
をシフトクロツクとしてシリアルデータSIのアド
レスコードＣ１〜Ｃ４を取込むための４ビツトの
シフトレジスタ、１７はANDゲート１７ａ〜１
７ｅより成りシフトレジスタ１６の内容をデコー
ドするデコーダ、１８は制御信号CEをデータ端
子Ｄに、そして、クロツクパルスφをクロツク端
子CLに入力し信号CEDを出力するＤフリツプフ
ロツプ、１９は信号CEDをクロツクパルスφの
１周期遅延させた信号CEDCLを発生するＤフリ
ツプフロツプ、２０は書込み信号Ｗを生成する
NORゲート、２１はリセツト信号RSTを生成す
るNORゲート、２２ａ〜２２ｅはデコーダ１７
の各出力信号Ｌ１Ｓ，Ｌ２Ｓ，TS，OUT，IOを
各々データ端子に入力し、信号CEDCLをクロツ
ク端子CLに入力し、更に、信号RSTをリセツト
端子Ｒに入力し、各々、アドレス指定信号Ｌ１
SD，Ｌ２SD，TSD，OUTD，Ｉ０Ｄを出力す
るＤフリツプフロツプである。

次に、第２図において、２３及び２４はシリア
ルデータSI中のデータＤ１〜Ｄ４をクロツク信号
CKに基づいて取込むためのデータ入力用の４ビ
ツトのシフトレジスタ、２５及び２６はシフトレ
ジスタ２３及び２４に各々接続され、書込み信号
Ｗをラツチパルスとして各シフトレジスタの内容
をラツチするラツチ回路、２７は信号CEDとク
ロツク信号CKを入力するANDゲート、２８はア
ドレス指定信号Ｌ１SD及びTSDを入力するOR
ゲート、２９はアドレス指定信号Ｌ２SDと
TSD、更に、Ｉ０Ｄを入力するORゲート、３０
及び３１はANDゲート２７の出力を一端に入力
し、他端に各々のORゲート２８及び２９の出力
を入力し、その出力を各々シフトレジスタ２３及
び２４のクロツク端子CLに入力するANDゲー
ト、３２はANDゲート３３，３４とORゲート３
５とインバータ３６より成り、クロツク指定信号
TSDに応じてシフトレジスタ２４へ、コントロ
ーラからのデータＤ１〜Ｄ４もしくはシフトレジ
スタ２３の出力を選択的に入力するデータ選択回
路、３７及び３８は一端に書込み信号Ｗを入力
し、他端に各々ORゲート２８及び２９の出力を
入力し、その出力を各々ラツチ回路２５及び２６
のラツチパルス入力端子Ｌに入力するANDゲー
トであり、各ラツチ回路２５及び２６の出力は出
力端子３９ａ〜３９ｄ及び４０ａ〜４０ｄを介し
て、PLL回路等の周辺回路に接続されている。

更に、第３図において、４１ａ〜４１ｄは
PLL回路等の周辺回路に接続され、周辺回路か
らのデータDT１〜DT４を入力する入力端子、
４２はデータDT１〜DT４を取込みクロツク信
号をシフトクロツクとして出力端子４３からデー
タDT１〜DT４をシリアルデータSOとしてシス
テムコントローラへ送出するデータ出力用の４ビ
ツトのシフトレジスタ、４４はアドレス指定信号
OUTD及びＩ０Ｄを入力するORゲート、４５は
信号CED及びORゲート４４の出力を入力する
ANDゲート、４６はANDゲート４５の出力を反
転するインバータ、４７ａ〜４７ｄはデータDT
１〜DT４の各ビツト信号DT１，DT２，DT３，
DT４を各々一端に入力し、他端にインバータ４
６の出力を入力し、その出力がシフトレジスタ４
２を構成する各フリツプフロツプ４２ａ〜４２ｄ
のセツト端子Ｓに接続されたANDゲート、４８
ａ〜４８ｄはデータDT１〜DT４の各ビツト信
号の反転信号を一端に入力し、他端にインバータ
４６の出力を入力し、その出力が各フリツプフロ
ツプ４２ａ〜４２ｄのリセツト端子Ｒに接続され
たANDゲートであり、クロツク信号CKはインバ
ータ４９を介してフリツプフロツプ４２ａ〜４２
ｄの各クロツク端子に印加されている。又、出力
端子４３と接地間にはNMOSトランジスタ５０
及び５１が縦続接続されており、NMOSトラン
ジスタ５０のゲートにはシフトレジスタ４２の出
力をインバータ５２で反転した信号が印加され、
NMOSトランジスタ５１にはANDゲート４５の
出力が印加されている。そして、出力端子４３は
他の周辺ICの出力端子５３と共通接続されシス
テムコントローラのデータ入力端子に接続されて
おり、共通接続ラインはプルアツプ抵抗５４を介
して電源電位V_DDに接続されている。

ところで、アドレスコードＣ１〜Ｃ４はシフト
レジスタ２３，２４，４２のアドレス指定を行な
うコードであるが、本実施例では、シフトレジス
タ２３，２４，４２を各々単独にアドレス指定す
るコードを「０」、「１」、「２」と定めると共に、
シフトレジスタ２３及び２４を共にアドレス指定
するコードとして「３」、そして、シフトレジス
タ２４及び４２を共にアドレス指定するコードと
して「４」を割り合てている。

次に、本実施例の動作をタイミングチヤートを
参照しながら説明する。

今、ラツチ回路２５にデータを転送するため、
アドレスコード「０」とデータＤ１〜Ｄ４をシス
テムコントローラから送出したとする。すると、
クロツク信号CKに基づいてシフトレジスタ１６
にはアドレスコードＣ１〜Ｃ４として（０、０、
０、０）が取込まれ、ANDゲート１７ａのデコ
ード出力Ｌ１Ｓのみが第４図チに示すように
「Ｈ」となる。制御信号CEが「Ｌ」のときは信号
CED及びCEDCLは共に「Ｌ」なので、リセツト
信号RSTは「Ｈ」となつており、この信号によ
りフリツプフロツプ２２ａ〜２２ｅはリセツト状
態にある。アドレスコードＣ１〜Ｃ４及び４つの
クロツク信号CKの送出後、制御信号CEを所定期
間「Ｈ」とすると、第４図ホに示すように信号
CEDが「Ｈ」となり、このためリセツト信号
RSTが「Ｌ」となつて、フリツプフロツプ２２
ａ〜２２ｅのリセツトが解除される。次いで、第
４図ヘに示すように信号CEDCLが「Ｈ」となり、
その立ち上がりで、ANDゲート１７ａ〜１７ｅ
の各出力は、各フリツプフロツプ２２ａ〜２２ｅ
にラツチされる。この場合、デコード出力Ｌ１Ｓ
が「Ｈ」なので、第４図リに示すようにアドレス
指定信号Ｌ１SDが「Ｈ」となる。

制御信号CEが「Ｈ」となつて信号CEDが「Ｈ」
となると、クロツク信号CKはANDゲート２７を
通過して、ANDゲート３０及び３１に印加され
るようになるが、この場合、Ｌ１SDのみが「Ｈ」
なので、クロツク信号CKはANDゲート３０を介
してシフトレジスタ２３に印加されるようにな
り、シフトレジスタ２４にはクロツク信号CKが
印加されない。即ち、シフトレジスタ２３のみが
アドレス指定されることとなる。そこで、制御信
号CEが「Ｈ」の期間に、４つのクロツク信号CK
とデータＤ１〜Ｄ４が送出されると、このクロツ
ク信号CKに基づいてシフトレジスタ２３はデー
タＤ１〜Ｄ４を取込む。データＤ１〜Ｄ４の送出
後、制御信号CEは「Ｌ」にされるので、これに
応じて、先ず信号CEDが「Ｌ」となり、クロツ
クパルスφの１周期遅れて信号CEDCL「Ｌ」とな
るので、４図トに示すように、信号CEDの立下
りに応じて書込信号Ｗは「Ｈ」となり、クロツク
パルスの１周期経過後「Ｌ」となる。ANDゲー
ト３７には「Ｈ」のL1SDが入力されているの
で、書込信号Ｗが「Ｈ」となると、その出力によ
りシフトレジスタ２３の内容Ｄ１〜Ｄ４がラツチ
回路２５にラツチされる。即ち、ラツチ回路２５
へのデータ転送が終了する。

ここで、信号CEDCLは制御信号CEが「Ｈ」の
後「Ｈ」となり、書込信号Ｗが「Ｌ」となるとき
「Ｌ」となるので、データＤ１〜Ｄ４をシフトレ
ジスタ２３に取込み始めてからラツチ回路２５に
書込まれるまでの間、アドレス指定信号Ｌ１SD
〜Ｉ０Ｄの状態が変化することはない。

ところで、シフトレジスタ４２は、上述の例の
場合アドレス指定されていないので、信号CED
が「Ｈ」となつてもANDゲート４５の出力は
「Ｌ」となり、この信号によりNMOSトランジス
タ５１がオフされるので、シフトレジスタ４２の
内容がシリアルデータSOとして送出されること
はない。

次に、システムコントローラからアドレスコー
ド「１」とデータＤ１〜Ｄ４を送出したとする
と、同様にしてデコード出力Ｌ２Ｓのみが「Ｈ」
となり、これに応じてアドレス指定信号Ｌ２SD
が「Ｈ」となつてシフトレジスタ２４がアドレス
指定される。データ選択回路３２においては、ア
ドレス指定信号TSDが「Ｌ」なので、ANDゲー
ト３３及びORゲート３５を介してシフトレジス
タ２４に、システムコントローラからの転送デー
タＤ１〜Ｄ４が入力され、クロツク信号に基づい
てこのデータが取込まれる。そして、同様に、書
込み信号ＷによりデータＤ１〜Ｄ４がラツチ回路
２６にラツチされる。

上述においては、データ転送中の動作を説明し
たが、データの転送を行なつていない状態におい
て、クロツク信号CK及び制御信号CEにノイズが
乗つたとする。

この場合、制御信号CEがノイズにより「Ｈ」
となつている期間にクロツク信号CKにノイズが
乗ることは非常に稀であり、このようなケースを
除いては、ANDゲート２７により、クロツク信
号CKのシフトレジスタ２３及び２４への印加が
禁止されるので、誤データはシフトレジスタ２３
及び２４に取込まれることがなく、依つて、ラツ
チ回路２５及び２６に誤データがラツチされてし
まうことがない。従つて、PLL回路等の周辺回
路が誤動作することはない。

次に、２つのシフトレジスタ２３及び２４に、
各々、データＤ１〜Ｄ４及びＤ５〜Ｄ８を転送す
る場合について説明する。

この場合、システムコントローラからアドレス
コードＣ１〜Ｃ４として「２」を送出し、制御信
号CEを「Ｈ」とした後、この「Ｈ」の期間にデ
ータＤ１〜Ｄ４とＤ５〜Ｄ８を連続して送出し、
且つ、クロツク信号CKを８つ送出する。

すると、デコード出力TSのみが「Ｈ」となり、
制御信号CEが「Ｈ」になると、アドレス指定信
号TSDが「Ｈ」となる。アドレス指定信号TSD
が共に「Ｈ」となると、ORゲート２８及び２９
の出力が「Ｈ」となり、ANDゲート３０及び３
１を介して、クロツク信号CKがシフトレジスタ
２３及び２４の双方に印加可能となる。即ち、２
つのシフトレジスタ２３及び２４がアドレス指定
されることになる。又、データ選択回路３２では
ANDゲート３４の一方の入力信号が「Ｈ」とな
るため、シフトレジスタ２３の出力がANDゲー
ト３４及びORゲート３５を介してシフトレジス
タ２４に入力されるようになり、シフトレジスタ
２３と２４とは縦続接続されることとなる。従つ
て、クロツク信号CKが制御信号CEの「Ｈ」の期
間に印加されると、データＤ１〜Ｄ８をクロツク
信号に基づいて順次取込み、その結果、データＤ
１〜Ｄ４がシフトレジスタ２３に、そして、デー
タＤ５〜Ｄ８がシフトレジスタ２４に取込まれ
る。依つて、ラツチ回路２５にはデータＤ１〜Ｄ
４が、ラツチ回路２６にはデータＤ５〜Ｄ８がラ
ツチされる。例えば、データＤ１〜Ｄ４が分周数
データ、データＤ５〜Ｄ８がバンドデータである
ときは、PLL回路には、１回のアドレス指定で、
分周数データとバンドデータが転送されることと
なる。

更に、次には、PLL回路等の周辺回路から入
力端子４１ａ〜４１ｄを介してデータDT１〜
DT４を取込み、システムコントローラへシリア
ルデータSOとして転送する場合について説明す
る。

この場合は、第５図に示すように、先ず、シス
テムコントローラからデータを転送する場合と同
様、制御信号が「Ｌ」のときにアドレスコードＣ
１〜Ｃ４と４つのクロツク信号CKを送出し、送
出後、制御信号CEを「Ｈ」とし、この「Ｈ」の
期間にクロツク信号CKのみを４つ送出する。こ
のとき、アドレスコードＣ１〜Ｃ４としては
「３」を送出する。

この場合、制御信号CEが「Ｌ」の期間にシフ
ト４２にアドレスコード（１、１、０、０）が取
込まれ、デコード出力OUTのみが「Ｈ」となる
が、制御信号CEが「Ｌ」のときは信号CEDが
「Ｌ」であり、このため、インバータ４６の出力
は「Ｈ」となり、ANDゲート４７ａ〜４７ｄ及
び４８ａ〜４８ｄは開かれ、シフトレジスタ４２
を構成する各フリツプフロツプは、各々、データ
DT１，DT２，DT３，DT４によりセツトある
いはリセツトされる。即ち、データDT１〜DT
４がシフトレジスタ４２に書込まれる。そして、
制御信号CEが「Ｈ」となると信号CEDが「Ｈ」
になると共に、アドレス指定信号OUTDが「Ｈ」
となり、このため、ANDゲート４５の出力は
「Ｈ」に、又、インバータ４６の出力は「Ｌ」と
なり、ANDゲート４７ａ〜４７ｄ及び４８ａ〜
４８ｄが閉じられ、データDT１〜DT４のシフ
トレジスタ４２への書込みが禁止されると共に、
NMOSトランジスタ５１をオンとしデータの出
力を可能とする。クロツク信号CKが印加される
と、シフトレジスタ４２はシフト動作を開始し、
NMOSトランジスタ５０をデータDT１〜DT４
に応じてオンオフさせることにより、出力端子４
３からデータDT１〜DT４をシリアルデータSO
としてシステムコントローラへ転送する。

更に、本実施例においては、１回のアドレス指
定で、データ入力用のシフトレジスタ２４にシス
テムコントローラからデータＤ１〜Ｄ４を転送
し、同時に、データ出力用のシフトレジスタ４２
からシステムコントローラへデータDT１〜DT
４を転送することができる。この場合は、システ
ムコントローラからデータＤ１〜Ｄ４を転送する
場合と同様に、第４図に示すように、制御信号
CE、クロツク信号CK、シリアルデータSIを送出
し、アドレスコードＣ１〜Ｃ４としては、「４」
を送出する。

このようにすれば、シフトレジスタ１６にアド
レスコード（０、０、１、０）が取込まれ、デコ
ーダ出力IOのみが「Ｈ」となると共に、制御信
号CEが「Ｌ」のときにANDゲート４７ａ〜４７
ｄ及び４８ａ〜４８ｄが開かれ、データDT１〜
DT４がシフトレジスタ４２に書込まれる。そし
て、制御信号CEが「Ｈ」となると、信号CED及
びCEDCLが「Ｈ」となり、アドレス信号IODが
「Ｈ」となる。このため、シフトレジスタ２４に
はクロツク信号CKが印加できるようになると共
に、シフトレジスタ４２においてはデータDT１
〜DT４の書込みが禁止され、更に、NMOSトラ
ンジスタ５１がオンする。従つて、クロツク信号
CKが印加されると、シフトレジスタ２４にはデ
ータＤ１〜Ｄ４が取込まれ、一方、シフトレジス
タ４２からはデータDT１〜DT４が送出される
こととなる。

ところで、本実施例においては入力用のシフト
レジスタと出力用のシフトレジスタを別々のシフ
トレジスタで構成したが、これらを共用すること
も可能であり、この場合、第３図のANDゲート
４５の入力CEDの代わりに、第４図ヌに示す
CEDの遅延信号CEDCLDと信号CEDとのOR出力
を用いて、シフトレジスタに転送されたデータＤ
１〜Ｄ４のラツチ回路への書込みが終了するま
で、シフトレジスタへの並列データDT１〜DT
４の書込みを禁止するようにすればよい。

(ト) 発明の効果 本発明に依れば、データ転送中以外において、
クロツク信号や制御信号にノイズが乗つても、ラ
ツチ回路に誤データが転送されることはほとんど
なくなる。依つて、本発明をシステムコントロー
ラと周辺回路とのデータ転送に適用した場合、周
辺回路の誤動作を防止できる。

【図面の簡単な説明】

第１図〜第３図は本発明の一実施例を示すブロ
ツク図、第４図はシステムコントローラから周辺
回路にデータを転送する場合のタイミングチヤー
ト、第５図は周辺回路からシステムコントローラ
へデータを転送する場合のタイミングチヤート、
第６図は従来のデータ転送方式を示すブロツク
図、第７図は従来例の動作を示すタイミングチヤ
ートである。 主な図番の説明、１６，２３，２４，４２……
シフトレジスタ、１７……デコーダ、２５，２６
……ラツチ回路、３２……データ選択回路。

Claims (1)

【特許請求の範囲】
1. １ データ入力用シフトレジスタのアドレス指定
   を行なうためのアドレスコード及びデータをシリ
   アルデータとし、制御信号の第１状態において前
   記アドレスコード及びクロツク信号を送出し、送
   出後、前記制御信号を第２状態とし、該第２状態
   の期間に前記データ及び前記クロツク信号を送出
   すると共に、前記クロツク信号に基づいて前記ア
   ドレスコードを取込む第１シフトレジスタと、該
   第１シフトレジスタの出力をデコードするデコー
   ダと、該デコーダの出力に応じてアドレス指定さ
   れ、前記クロツク信号に基づいて前記データを取
   込むデータ入力用の第２シフトレジスタと、前記
   制御信号が第１状態から第２状態へ変化したこと
   に応答して前記クロツク信号を前記第２シフトレ
   ジスタへ印加せしめ、前記制御信号が第２状態か
   ら第１状態に変化したことに応答して前記第２シ
   フトレジスタへの前記クロツク信号の印加を禁止
   する制御回路と、前記第２シフトレジスタに接続
   され前記制御信号が第２状態から第１状態へ変化
   した後に前記第２シフトレジスタの内容が書込ま
   れるラツチ回路とを設けて、前記データを前記ラ
   ツチ回路に転送するようにしたことを特徴とする
   データ転送方式。