JPH0332228B2 - - Google Patents
Info
- Publication number
- JPH0332228B2 JPH0332228B2 JP56070939A JP7093981A JPH0332228B2 JP H0332228 B2 JPH0332228 B2 JP H0332228B2 JP 56070939 A JP56070939 A JP 56070939A JP 7093981 A JP7093981 A JP 7093981A JP H0332228 B2 JPH0332228 B2 JP H0332228B2
- Authority
- JP
- Japan
- Prior art keywords
- electrically
- layer
- state
- diffusion layer
- conductive state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/491—Antifuses, i.e. interconnections changeable from non-conductive to conductive
Landscapes
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
従来電気的に書き込み可能な読み出し専用記憶
装置としては、第１図に示す如くSi基板１上に形
成されたSiO2等からなる絶縁膜２上に多結晶Si
よりなる抵抗体配線層３を形成し、層間絶縁膜と
してのCVD・SiO2膜等からなる膜４等を介して
Al等からなる電極配線５を形成し、電極配線５
の間に電流を流すことにより、多結晶Si層３を熔
融して切断し、初期のSi抵抗体層３を通しての導
通状態と、熔断後の不導通状態とを情報の“０”
と“１”に対応させて電気的に書き込可能な読み
出し専用記憶装置となしていた。
装置としては、第１図に示す如くSi基板１上に形
成されたSiO2等からなる絶縁膜２上に多結晶Si
よりなる抵抗体配線層３を形成し、層間絶縁膜と
してのCVD・SiO2膜等からなる膜４等を介して
Al等からなる電極配線５を形成し、電極配線５
の間に電流を流すことにより、多結晶Si層３を熔
融して切断し、初期のSi抵抗体層３を通しての導
通状態と、熔断後の不導通状態とを情報の“０”
と“１”に対応させて電気的に書き込可能な読み
出し専用記憶装置となしていた。
しかしながら、前記従来技術では抵抗体の熔断
膜の飛散粒が再付着して、熔断が不完全になつた
り、飛散粒が他の配線層に付着して短絡状態とな
したりして、その信頼性にも充分でないという欠
点があつた。
膜の飛散粒が再付着して、熔断が不完全になつた
り、飛散粒が他の配線層に付着して短絡状態とな
したりして、その信頼性にも充分でないという欠
点があつた。
本発明はかかる従来技術の欠点のない電気的に
書き込み可能な読み出し専用記憶装置を提供しよ
うとするものであり、その目的とするところは、
熔断式の書き込み方式を改め、導通式の書き込み
方式となし、信頼度の高い電気的書き込み可能な
読み出し専用記憶装置を提供することにする。
書き込み可能な読み出し専用記憶装置を提供しよ
うとするものであり、その目的とするところは、
熔断式の書き込み方式を改め、導通式の書き込み
方式となし、信頼度の高い電気的書き込み可能な
読み出し専用記憶装置を提供することにする。
かかる目的を達成するための本発明の要旨とす
るところは、半導体材料において導通型決定不純
物を含み且つイオン打込み層等からなる電気不良
導通体部を形成し、該電気不良導通体に電流を通
過せしめることにより、電気不良導通状態から電
気良導通状態とを情報の“０”と“１”状態に対
応させた電気的に書き込み可能な読み出し専用記
憶装置とする事を特徴とする。
るところは、半導体材料において導通型決定不純
物を含み且つイオン打込み層等からなる電気不良
導通体部を形成し、該電気不良導通体に電流を通
過せしめることにより、電気不良導通状態から電
気良導通状態とを情報の“０”と“１”状態に対
応させた電気的に書き込み可能な読み出し専用記
憶装置とする事を特徴とする。
以下、実施例にそつて本発明を具体的に説明す
る。
る。
第２図は本発明の一実施例を示し、１１はSi基
板、１２はSiO2等からなる絶縁膜、１３は導通
決定不純物（Ｐ、Ｂ、As、等）を含む多結晶Si
層、１４は前記多結晶Si層にArイオン打込み等
によりアモルフアス化を部分的に行ない、且つ初
期状態で一時的に高抵抗に不良導通体とした層、
１５は層間絶縁膜としてのCVD、SiO2膜、１６
はAl電極配線層である。
板、１２はSiO2等からなる絶縁膜、１３は導通
決定不純物（Ｐ、Ｂ、As、等）を含む多結晶Si
層、１４は前記多結晶Si層にArイオン打込み等
によりアモルフアス化を部分的に行ない、且つ初
期状態で一時的に高抵抗に不良導通体とした層、
１５は層間絶縁膜としてのCVD、SiO2膜、１６
はAl電極配線層である。
このように電気の不良導通層１４に、Al電極
１６間に電圧を印加し、多結晶Si層を介して電流
を通すと、不良導通層１４は加熱され、アニール
された状態となり、多結晶Si層に含まれた導電型
決定不純物が活性化され、更に当初乱れた結晶構
造が再配列し、より結晶性が向上し、電気的に良
導通体となり、初期にその抵抗値が100Kオーム
以上であつたものが300オーム程度と抵抗値が下
がる。アモルフアスSiの場合この状態は逆方向バ
イアス印加によつて可逆ではない。この様に抵抗
値の初期の高抵抗状態を“０”、電気アニール後
の低抵抗状態を“１”状態とした情報の書き込み
が行なえる。この様に電気的に書き込みを行なう
場合に、材料の融断によらず、抵抗値の変化とな
すことにより、融断の場合における飛散粒の発生
による融断不完全、あるいは他の配線の短絡状態
の発生等は全くなく、信頼度の高い電気的書き込
みが可能となる。
１６間に電圧を印加し、多結晶Si層を介して電流
を通すと、不良導通層１４は加熱され、アニール
された状態となり、多結晶Si層に含まれた導電型
決定不純物が活性化され、更に当初乱れた結晶構
造が再配列し、より結晶性が向上し、電気的に良
導通体となり、初期にその抵抗値が100Kオーム
以上であつたものが300オーム程度と抵抗値が下
がる。アモルフアスSiの場合この状態は逆方向バ
イアス印加によつて可逆ではない。この様に抵抗
値の初期の高抵抗状態を“０”、電気アニール後
の低抵抗状態を“１”状態とした情報の書き込み
が行なえる。この様に電気的に書き込みを行なう
場合に、材料の融断によらず、抵抗値の変化とな
すことにより、融断の場合における飛散粒の発生
による融断不完全、あるいは他の配線の短絡状態
の発生等は全くなく、信頼度の高い電気的書き込
みが可能となる。
本実施例では導電型決定不純物を予め含有した
多結晶半導体層への不活性ガスのイオン打込みを
施した場合を例にしたが、イオン打込み種は導電
型決定不純物でも良い。
多結晶半導体層への不活性ガスのイオン打込みを
施した場合を例にしたが、イオン打込み種は導電
型決定不純物でも良い。
又、本実施例ではイオン打込みによる不良導通
層１４の形成を例にとつたが、スパツタリング
等、蒸着や、CVDによる導電決定不純物を含有
した半導体層であつてもよい。
層１４の形成を例にとつたが、スパツタリング
等、蒸着や、CVDによる導電決定不純物を含有
した半導体層であつてもよい。
かかる本発明は電圧の印加により不良導通体を
良導通体状態に不可逆的に転換させ読み出し専用
記憶装置として用いるものであり、絶縁材上に形
成した半導体材料層内に導電型不純物を含む第１
と第２の拡散層とその間に結晶構造の乱れた電気
不良導体部とを横に並べて配置形成するものであ
り、拡散層部と電気不良導通部の各々の部分が１
回の薄膜形成により得られるので製造が簡略化さ
れ、特に不良導通体部両側にある拡散層部との界
面を各々均一につくることが容易にでき電気特性
の安定した記憶装置とすることができる。また、
導通部となる拡散層部と電気不良導通体部とが重
なることなく平面的に並んでいるので、拡散層に
接続される配線層からの原子のつき抜けといつた
問題がなく常に安定した記憶装置の特性が得られ
るメリツトをもつ。
良導通体状態に不可逆的に転換させ読み出し専用
記憶装置として用いるものであり、絶縁材上に形
成した半導体材料層内に導電型不純物を含む第１
と第２の拡散層とその間に結晶構造の乱れた電気
不良導体部とを横に並べて配置形成するものであ
り、拡散層部と電気不良導通部の各々の部分が１
回の薄膜形成により得られるので製造が簡略化さ
れ、特に不良導通体部両側にある拡散層部との界
面を各々均一につくることが容易にでき電気特性
の安定した記憶装置とすることができる。また、
導通部となる拡散層部と電気不良導通体部とが重
なることなく平面的に並んでいるので、拡散層に
接続される配線層からの原子のつき抜けといつた
問題がなく常に安定した記憶装置の特性が得られ
るメリツトをもつ。
さらに、不良導通層１４から発する熱の放散の
ために、抵抗層の周辺、あるいはその上面や下面
に絶縁膜等を介して熱伝導の良いAl等の放熱層
を形成すると一層信頼度の向上が計れる。
ために、抵抗層の周辺、あるいはその上面や下面
に絶縁膜等を介して熱伝導の良いAl等の放熱層
を形成すると一層信頼度の向上が計れる。
第１図は従来技術の概要を示す縦断面図、第２
図は本発明の概要を示す縦断面図である。 １，１１…半導体基板、２，１２…絶縁膜、
３，１３…多結晶Si層、４，１５…層間絶縁膜、
５，１６…電極配線層、１４…不良導通層。
図は本発明の概要を示す縦断面図である。 １，１１…半導体基板、２，１２…絶縁膜、
３，１３…多結晶Si層、４，１５…層間絶縁膜、
５，１６…電極配線層、１４…不良導通層。
Claims (1)
- １ 絶縁材上面に形成された半導体材料層に導電
型決定不純物を含む第１と第２の拡散層部と該第
１と第２の拡散層部の間に結晶構造の乱れた電気
不良導通体部とを形成し、前記半導体材料層上に
前記第１と第２の拡散層部と対向する部分に開口
部を備えた層間絶縁膜を形成し、且つ前記層間絶
縁膜上に一部が前記開口部を介して前記第１と第
２の拡散層に接続される配線層を形成してなり、
前記電気不良導通体に電流を通過せしめることに
より結晶性を向上させ電気不良導通状態から電気
良導通状態に不可逆的になし、この不良導通状態
と良導通状態とを情報の“０”、“１”状態に対応
させた電気的に書き込み可能な読み出し専用記憶
装置とすることを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7093981A JPS57186356A (en) | 1981-05-12 | 1981-05-12 | Semiconductor memory storage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7093981A JPS57186356A (en) | 1981-05-12 | 1981-05-12 | Semiconductor memory storage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57186356A JPS57186356A (en) | 1982-11-16 |
| JPH0332228B2 true JPH0332228B2 (ja) | 1991-05-10 |
Family
ID=13445967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7093981A Granted JPS57186356A (en) | 1981-05-12 | 1981-05-12 | Semiconductor memory storage |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57186356A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188243A (ja) * | 1985-10-18 | 1987-08-17 | レヴイ ガ−ズバ−グ | 電気回路要素を選択的に接続するための方法および構造 |
| WO1992007380A1 (fr) * | 1990-10-15 | 1992-04-30 | Seiko Epson Corporation | Dispositif a semi-conducteur comprenant un circuit de commutation commute par la lumiere et procede de fabrication du dispositif |
| GB2382220A (en) * | 2001-11-20 | 2003-05-21 | Zarlink Semiconductor Ltd | Polysilicon diode antifuse |
| JP2007230643A (ja) * | 2006-03-03 | 2007-09-13 | Dainippon Printing Co Ltd | 非接触ｉｃタグ付きカップ状容器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5061730U (ja) * | 1973-10-09 | 1975-06-06 |
-
1981
- 1981-05-12 JP JP7093981A patent/JPS57186356A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57186356A (en) | 1982-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210598A (en) | Semiconductor element having a resistance state transition region of two-layer structure | |
| JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
| KR0162073B1 (ko) | 프로그램 가능한 저 임피던스 상호 접속 회로 소자 | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| US3877049A (en) | Electrodes for amorphous semiconductor switch devices and method of making the same | |
| JP3268800B2 (ja) | 電気的プログラマブルアンチヒューズ素子及び該素子の形成方法並びに半導体デバイス | |
| US5889306A (en) | Bulk silicon voltage plane for SOI applications | |
| JPH04226068A (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| JP2535084B2 (ja) | 半導体装置の製造方法 | |
| JPS59168665A (ja) | 半導体メモリ装置およびその製造方法 | |
| JPH0439232B2 (ja) | ||
| US5412245A (en) | Self-aligned vertical antifuse | |
| US6509624B1 (en) | Semiconductor fuses and antifuses in vertical DRAMS | |
| KR900002084B1 (ko) | 반도체장치 | |
| KR0159450B1 (ko) | 앤티퓨즈소자 | |
| US5661071A (en) | Method of making an antifuse cell with tungsten silicide electrode | |
| KR940008564B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH0332228B2 (ja) | ||
| JP2538881B2 (ja) | 半導体装置の製造方法 | |
| JPH02288361A (ja) | 半導体装置 | |
| JPH06310604A (ja) | 半導体装置 | |
| JPH0127520B2 (ja) | ||
| JPH0256815B2 (ja) | ||
| JP2870823B2 (ja) | 半導体装置の製造方法 | |
| JPH0235769A (ja) | 半導体装置 |