JPH033234B2 - - Google Patents
Info
- Publication number
- JPH033234B2 JPH033234B2 JP55150422A JP15042280A JPH033234B2 JP H033234 B2 JPH033234 B2 JP H033234B2 JP 55150422 A JP55150422 A JP 55150422A JP 15042280 A JP15042280 A JP 15042280A JP H033234 B2 JPH033234 B2 JP H033234B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- line
- supplied
- lines
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
本発明は、放電表示管、液晶、発光ダイオー
ド、螢光表示管等のメモリ機能を有さない表示素
子を用いた画像表示装置において、輝度、コント
ラスト等を改善しようとするものである。
ド、螢光表示管等のメモリ機能を有さない表示素
子を用いた画像表示装置において、輝度、コント
ラスト等を改善しようとするものである。
上述のような表示素子を用いた表示装置は例え
ば次のように構成される。
ば次のように構成される。
第１図において、１は表示素子である。この表
示素子１がＸ軸方向（横方向）に例えばｍ個及び
Ｙ軸方向（縦方向）に例えばｎ個マトリツクス状
に配列されると共に、表示素子１の一方の電極が
Ｙ軸方向に順次接続されてこの接続点から各列ご
とに端子x1，x2……xnが導出される。また表示
素子１の他方の電極がＸ軸方向に順次接続されて
この接続点から各列ごとに端子y1，y2……yoが導
出される。
示素子１がＸ軸方向（横方向）に例えばｍ個及び
Ｙ軸方向（縦方向）に例えばｎ個マトリツクス状
に配列されると共に、表示素子１の一方の電極が
Ｙ軸方向に順次接続されてこの接続点から各列ご
とに端子x1，x2……xnが導出される。また表示
素子１の他方の電極がＸ軸方向に順次接続されて
この接続点から各列ごとに端子y1，y2……yoが導
出される。
また２は例えばマイクロコンピユータであつ
て、このコンピユータ２にてキーボード３等から
入力されたデータやプログラムに従つて演算処理
等が行われる。
て、このコンピユータ２にてキーボード３等から
入力されたデータやプログラムに従つて演算処理
等が行われる。
さらに４は表示用のランダムアクセスメモリ
（RAM）であつて、上述の表示素子１の数（ｍ
×ｎ）に等しい記憶番地を有し、コンピユータ２
の処理結果等の内容の一部に応じて表示すべき表
示素子１に対応した番地に記憶が行われる。
（RAM）であつて、上述の表示素子１の数（ｍ
×ｎ）に等しい記憶番地を有し、コンピユータ２
の処理結果等の内容の一部に応じて表示すべき表
示素子１に対応した番地に記憶が行われる。
そしてこのRAM４の、Ｘ軸方向の１ラインに
対応する記憶番地ごとに出力端子が設けられ、こ
の出力信号が出力制御回路５に供給される。さら
にこの出力制御回路５にコンピユータ２から、１
ラインの表示時間ごとにライン同期信号が供給さ
れ、この同期信号に従つて、最上位のラインに対
応する記憶番地から１ライン分ずつ順番にRAM
４の内容が読み出される。
対応する記憶番地ごとに出力端子が設けられ、こ
の出力信号が出力制御回路５に供給される。さら
にこの出力制御回路５にコンピユータ２から、１
ラインの表示時間ごとにライン同期信号が供給さ
れ、この同期信号に従つて、最上位のラインに対
応する記憶番地から１ライン分ずつ順番にRAM
４の内容が読み出される。
この読み出された信号が１ラインを構成する表
示素子１の数ｍと等しいステージ数を有するシフ
トレジスタ６に供給され、このシフトレジスタ６
の各ステージの信号がラツチ回路７に供給される
と共に、このラツチ回路７に上述のライン同期信
号が供給されて、ラツチが行われる。このラツチ
された信号がそれぞれドライブ回路８を通じて端
子x1〜xnに供給される。
示素子１の数ｍと等しいステージ数を有するシフ
トレジスタ６に供給され、このシフトレジスタ６
の各ステージの信号がラツチ回路７に供給される
と共に、このラツチ回路７に上述のライン同期信
号が供給されて、ラツチが行われる。このラツチ
された信号がそれぞれドライブ回路８を通じて端
子x1〜xnに供給される。
またライン同期信号がラインの数ｎと等しいス
テージ数を有するシフトレジスタ９のシフト端子
に供給されて、この同期信号に同期して最上位ス
テージから順番に“１”の信号がシフトされる。
この信号がそれぞれドライブ回路１０を通じて端
子y1〜yoに供給される。
テージ数を有するシフトレジスタ９のシフト端子
に供給されて、この同期信号に同期して最上位ス
テージから順番に“１”の信号がシフトされる。
この信号がそれぞれドライブ回路１０を通じて端
子y1〜yoに供給される。
従つてこの装置において、RAM４の内容が１
ライン分ずつ読み出されて端子x1〜xnに供給さ
れると共に、読み出されたラインに応じてそのラ
インが駆動されてRAM４の内容が表示される。
ライン分ずつ読み出されて端子x1〜xnに供給さ
れると共に、読み出されたラインに応じてそのラ
インが駆動されてRAM４の内容が表示される。
さらにこの装置において、シフトレジスタ９は
一般に第２図に示すようにｎ個のＤ形フリツプフ
ロツプ９０1，９０2……９０oのＱ出力端子とＤ
入力端子とが順次直列接続され、終段のフリツプ
フロツプ９０oのＱ出力端子が初段のフリツプフ
ロツプ９０1のＤ入力端子に接続されたもので、
初期状態においてフリツプフロツプ９０1が反転
され、Ｑ出力端子が“１”にされると共に、フリ
ツプフロツプ９０1〜９０oのクロツク端子に上述
のライン同期信号が供給される。従つてクロツク
信号が供給される度に、フリツプフロツプ９０2
〜９０oが順番に反転され、フリツプフロツプ９
０oが反転された次のライン同期信号でフリツプ
フロツプ９０1が反転される。そして各フリツプ
フロツプ９０1〜９０oのＱ出力端子がそれぞれ端
子y1〜yoに接続される。
一般に第２図に示すようにｎ個のＤ形フリツプフ
ロツプ９０1，９０2……９０oのＱ出力端子とＤ
入力端子とが順次直列接続され、終段のフリツプ
フロツプ９０oのＱ出力端子が初段のフリツプフ
ロツプ９０1のＤ入力端子に接続されたもので、
初期状態においてフリツプフロツプ９０1が反転
され、Ｑ出力端子が“１”にされると共に、フリ
ツプフロツプ９０1〜９０oのクロツク端子に上述
のライン同期信号が供給される。従つてクロツク
信号が供給される度に、フリツプフロツプ９０2
〜９０oが順番に反転され、フリツプフロツプ９
０oが反転された次のライン同期信号でフリツプ
フロツプ９０1が反転される。そして各フリツプ
フロツプ９０1〜９０oのＱ出力端子がそれぞれ端
子y1〜yoに接続される。
ところがこのような装置において、上述した放
電表示管、液晶、発光ダイオード、螢光表示管等
のメモリ機能を有さない表示素子は、表示の輝度
が低く、コントラストも良くない。これに対して
上述の回路では、ｎ本の各ラインごとに順番に表
示するために、各表示素子は全体の１／ｎの時間し か表示を行つておらず、輝度及びコントラストを
さらに低下させていた。
電表示管、液晶、発光ダイオード、螢光表示管等
のメモリ機能を有さない表示素子は、表示の輝度
が低く、コントラストも良くない。これに対して
上述の回路では、ｎ本の各ラインごとに順番に表
示するために、各表示素子は全体の１／ｎの時間し か表示を行つておらず、輝度及びコントラストを
さらに低下させていた。
本発明はこのような点にかんがみ、簡単な構成
で輝度及びコントラストを向上させようとするも
のである。
で輝度及びコントラストを向上させようとするも
のである。
ところで上述のような表示装置をコンピユータ
の出力装置として使用する場合に、いわゆるグラ
フイツク表示とキヤラクタ表示の２種類の表示形
態が考えられる。すなわち図形等を表示するグラ
フイツク表示では、第３図Ａに示すように表示面
のほぼ全ラインにわたつて表示が行われている。
これに対し、文字等を表示するキヤラクタ表示で
は、第３図Ｂに示すように、各行間のラインでは
表示を行つていない。またグラフイツク表示にお
いても、表示が全てのラインにわたつていない場
合もある。本発明はこのような点に着目したもの
である。
の出力装置として使用する場合に、いわゆるグラ
フイツク表示とキヤラクタ表示の２種類の表示形
態が考えられる。すなわち図形等を表示するグラ
フイツク表示では、第３図Ａに示すように表示面
のほぼ全ラインにわたつて表示が行われている。
これに対し、文字等を表示するキヤラクタ表示で
は、第３図Ｂに示すように、各行間のラインでは
表示を行つていない。またグラフイツク表示にお
いても、表示が全てのラインにわたつていない場
合もある。本発明はこのような点に着目したもの
である。
すなわち本発明においては、メモリ機能を有さ
ない表示素子をＸ軸及びＹ軸方向にマトリクス状
に配列し、画像信号をＸ軸方向の１ライン分ずつ
順次供給し、Ｙ軸方向にラインを順次選択して画
像の表示を行うようにした装置において、画像信
号の内容に応じて、表示の行われないラインを飛
び越して画像信号の供給及びラインの選択を行う
ようにする。
ない表示素子をＸ軸及びＹ軸方向にマトリクス状
に配列し、画像信号をＸ軸方向の１ライン分ずつ
順次供給し、Ｙ軸方向にラインを順次選択して画
像の表示を行うようにした装置において、画像信
号の内容に応じて、表示の行われないラインを飛
び越して画像信号の供給及びラインの選択を行う
ようにする。
従つて本発明によれば、各表示素子の表示時間
は、１／ｌ（ｌは表示を行つているラインの数）と なり、ｌ＜ｎなので、表示時間が長くなる。そし
て表示時間が長くなることにより、各表示素子の
輝度が上昇し、コントラストも向上する。
は、１／ｌ（ｌは表示を行つているラインの数）と なり、ｌ＜ｎなので、表示時間が長くなる。そし
て表示時間が長くなることにより、各表示素子の
輝度が上昇し、コントラストも向上する。
こうして本発明によれば、表示の輝度及びコン
トラストを向上させることができる。
トラストを向上させることができる。
以下さらに本発明を達成するための具体回路に
ついて図面を参照しながら説明しよう。
ついて図面を参照しながら説明しよう。
ところで輝度及びコントラストの向上は、特に
キヤラクタ表示において望まれている。そこで第
４図はキヤラクタ表示の際に行間のラインを飛び
越させる場合である。ここでキヤラクタ表示にお
いては、ｐ本のラインで各一行の文字が表示され
ると共に、ｑ本のラインで行間が構成されている
ものとする。
キヤラクタ表示において望まれている。そこで第
４図はキヤラクタ表示の際に行間のラインを飛び
越させる場合である。ここでキヤラクタ表示にお
いては、ｐ本のラインで各一行の文字が表示され
ると共に、ｑ本のラインで行間が構成されている
ものとする。
図において、シフトレジスタ９が交互にｑステ
ージ及びｐステージずつ分割される。そしてｑス
テージのシフトレジスタ９１1，９１3……の各終
段のＱ出力端子が次のｐステージのシフトレジス
タ９１2，９１4……の初段のＤ入力端子に接続さ
れると共に、ｐステージのシフトレジスタ９１2，
９１4……の各終段のＱ出力端子が切換スイツチ
９２1，９２2……の可動接点に接続される。この
スイツチ９２1，９２2……の一方の固定接点が次
のｑステージのシフトレジスタ９１3，９１5……
の初段のＤ入力端子に接続され、他方の固定接点
が次のｐステージのシフトレジスタ９１4，９１6
……の初段のＤ入力端子に接続される。なお最終
のｐステージのシフトレジスタ（91r-1）の終段
のＱ出力端子に接続された切換スイツチ９２sの
他方の固定接点は最初のｐステージのシフトレジ
スタ９１2の初段のＤ入力端子に接続される。ま
た最終のｑステージのシフトレジスタ９１rの終
段のＱ出力端子は最初のｑステージのシフトレジ
スタ９１1のＤ入力端子に接続される。他は第１
図と同等に接続される。
ージ及びｐステージずつ分割される。そしてｑス
テージのシフトレジスタ９１1，９１3……の各終
段のＱ出力端子が次のｐステージのシフトレジス
タ９１2，９１4……の初段のＤ入力端子に接続さ
れると共に、ｐステージのシフトレジスタ９１2，
９１4……の各終段のＱ出力端子が切換スイツチ
９２1，９２2……の可動接点に接続される。この
スイツチ９２1，９２2……の一方の固定接点が次
のｑステージのシフトレジスタ９１3，９１5……
の初段のＤ入力端子に接続され、他方の固定接点
が次のｐステージのシフトレジスタ９１4，９１6
……の初段のＤ入力端子に接続される。なお最終
のｐステージのシフトレジスタ（91r-1）の終段
のＱ出力端子に接続された切換スイツチ９２sの
他方の固定接点は最初のｐステージのシフトレジ
スタ９１2の初段のＤ入力端子に接続される。ま
た最終のｑステージのシフトレジスタ９１rの終
段のＱ出力端子は最初のｑステージのシフトレジ
スタ９１1のＤ入力端子に接続される。他は第１
図と同等に接続される。
従つてこの回路において、グラフイツク表示の
ときはスイツチ９２1〜９２sを一方の固定接点側
に切換えることにより、シフトレジスタ９１1〜
９１rが全て直列接続され、上述した第１図と同
等の作用効果となる。これに対してキヤラクタ表
示のときは、スイツチ９２1〜９２sを他方の固定
接点側に切換えることにより、ｐステージのシフ
トレジスタ９１2，９１4……９１r-1のみが直列接
続される。このため表示素子１の各ラインの内で
各行に対応するラインのみが順番に駆動される。
そして出力制御回路５において各行に対応する記
憶番地のみを順番に読み出すことにより、表示素
子１において所定の部分に各行の表示が行われ
る。
ときはスイツチ９２1〜９２sを一方の固定接点側
に切換えることにより、シフトレジスタ９１1〜
９１rが全て直列接続され、上述した第１図と同
等の作用効果となる。これに対してキヤラクタ表
示のときは、スイツチ９２1〜９２sを他方の固定
接点側に切換えることにより、ｐステージのシフ
トレジスタ９１2，９１4……９１r-1のみが直列接
続される。このため表示素子１の各ラインの内で
各行に対応するラインのみが順番に駆動される。
そして出力制御回路５において各行に対応する記
憶番地のみを順番に読み出すことにより、表示素
子１において所定の部分に各行の表示が行われ
る。
こうしてこの回路において、キヤラクタ表示の
際に表示の行われないラインを飛び越して画像信
号の供給及びラインの選択が行われ、輝度及びコ
ントラストの向上した表示が行われる。
際に表示の行われないラインを飛び越して画像信
号の供給及びラインの選択が行われ、輝度及びコ
ントラストの向上した表示が行われる。
さらに第５図は、各ラインに対応するRAM４
の記憶番地の内容を検出し、これに応じてライン
の飛び越しを行う場合を示す。
の記憶番地の内容を検出し、これに応じてライン
の飛び越しを行う場合を示す。
図においてRAM４の各ラインの出力信号が出
力制御回路１１を通じてそれぞれフリツプフロツ
プ１２1，１２2……１２oのセツト端子に供給さ
れる。このフリツプフロツプ１２1〜１２oの出力
信号にてそれぞれシフトレジスタ９の各段間のス
イツチ９２1〜９２oが制御される。
力制御回路１１を通じてそれぞれフリツプフロツ
プ１２1，１２2……１２oのセツト端子に供給さ
れる。このフリツプフロツプ１２1〜１２oの出力
信号にてそれぞれシフトレジスタ９の各段間のス
イツチ９２1〜９２oが制御される。
ここでシフトレジスタ９は第６図に示すように
各Ｄ形フリツプフロツプ９０1〜９０oごとに第４
図と同等のスイツチ９２1〜９２oが設けられてい
る。
各Ｄ形フリツプフロツプ９０1〜９０oごとに第４
図と同等のスイツチ９２1〜９２oが設けられてい
る。
このシフトレジスタ９の終段のフリツプフロツ
プ９０oの出力側からフリツプフロツプ９０1の入
力側に戻される信号が出力制御回路１１の制御端
子及びフリツプフロツプ回路１２1〜１２oのリセ
ツト端子に供給される。
プ９０oの出力側からフリツプフロツプ９０1の入
力側に戻される信号が出力制御回路１１の制御端
子及びフリツプフロツプ回路１２1〜１２oのリセ
ツト端子に供給される。
さらにフリツプフロツプ１２1〜１２oの出力信
号がデコーダ１３に供給され、このデゴード出力
が出力制御回路５に供給される。またデコーダ１
３の出力信号がリミツタ１４に供給され、このリ
ミツタ出力にてドライブ回路１０が制御される。
号がデコーダ１３に供給され、このデゴード出力
が出力制御回路５に供給される。またデコーダ１
３の出力信号がリミツタ１４に供給され、このリ
ミツタ出力にてドライブ回路１０が制御される。
そしてこの回路において、フリツプフロツプ９
０oの出力側の信号が“１”になると、フリツプ
フロツプ１２1〜１２oが一担リセツトされると共
に、RAM４の各ラインの信号が高速で読み出さ
れてフリツプフロツプ１２1〜１２oのセツト端子
に供給される。このためにこの読み出しが終了し
た時点で信号の有るラインのフリツプフロツプ１
２1〜１２oが“１”となり、信号の無いラインの
フリツプフロツプ１２1〜１２oは“０”となる。
０oの出力側の信号が“１”になると、フリツプ
フロツプ１２1〜１２oが一担リセツトされると共
に、RAM４の各ラインの信号が高速で読み出さ
れてフリツプフロツプ１２1〜１２oのセツト端子
に供給される。このためにこの読み出しが終了し
た時点で信号の有るラインのフリツプフロツプ１
２1〜１２oが“１”となり、信号の無いラインの
フリツプフロツプ１２1〜１２oは“０”となる。
このフリツプフロツプ１２1〜１２oが“１”の
とき対応するスイツチ９２1〜９２oを一方の固定
接点側に切換え、“０”のとき他方の固定接点側
に切換える。
とき対応するスイツチ９２1〜９２oを一方の固定
接点側に切換え、“０”のとき他方の固定接点側
に切換える。
またフリツプフロツプ１２1〜１２oの出力信号
がデコーダ１３に供給され、このデコード出力が
出力制御回路５に供給されることにより、フリツ
プフロツプ１２1〜１２oが“１”のライン内容が
順番に読み出されるようにされる。
がデコーダ１３に供給され、このデコード出力が
出力制御回路５に供給されることにより、フリツ
プフロツプ１２1〜１２oが“１”のライン内容が
順番に読み出されるようにされる。
さらにデコーダ１３からのフリツプフロツプ１
２1〜１２oが“１”の数に対応する信号がリミツ
タ回路１４に供給され、“１”の数が所定より少
ないとき、輝度及びコントラストが上り過ぎない
ようにドライブ回路１０が制御される。
２1〜１２oが“１”の数に対応する信号がリミツ
タ回路１４に供給され、“１”の数が所定より少
ないとき、輝度及びコントラストが上り過ぎない
ようにドライブ回路１０が制御される。
従つてこの回路においても、表示の行われない
ラインを飛び越して画像信号の供給及びラインの
選択が行われる。
ラインを飛び越して画像信号の供給及びラインの
選択が行われる。
こうして本発明によれば、極めて簡単な構成で
輝度及びコントラストを向上させることができ
る。
輝度及びコントラストを向上させることができ
る。
第１図、第２図は従来の装置の構成図、第３図
は本発明の説明のための図、第４図は本発明の具
体回路の一例の構成図、第５図、第６図は他の例
の構成図である。 ９１1〜９１rはシフトレジスタ、９２1〜９２s
はスイツチである。
は本発明の説明のための図、第４図は本発明の具
体回路の一例の構成図、第５図、第６図は他の例
の構成図である。 ９１1〜９１rはシフトレジスタ、９２1〜９２s
はスイツチである。
Claims (1)
- １ メモリ機能を有さない表示素子をＸ軸及びＹ
軸方向にマトリクス状に配列し、画像メモリから
の画像信号をＸ軸方向に１ライン分ずつ順次供給
し、Ｙ軸方向にラインを順次選択して画像の表示
を行うようにした装置において、上記画像信号の
内容を判別して上記Ｙ軸方向にラインを順次選択
するシフトレジスタを制御して表示の行われるス
テージのみを実質的に駆動する切換回路を設ける
ことにより、あらかじめ上記切換回路で設定され
た表示の行われないラインを順次飛び越して上記
画像信号の供給及びラインの選択を行うようにし
た画像表示装置の駆動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55150422A JPS5773793A (en) | 1980-10-27 | 1980-10-27 | Video display unit driving system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55150422A JPS5773793A (en) | 1980-10-27 | 1980-10-27 | Video display unit driving system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5773793A JPS5773793A (en) | 1982-05-08 |
| JPH033234B2 true JPH033234B2 (ja) | 1991-01-18 |
Family
ID=15496587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55150422A Granted JPS5773793A (en) | 1980-10-27 | 1980-10-27 | Video display unit driving system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5773793A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3852149T2 (de) * | 1987-06-19 | 1995-04-06 | Toshiba Kawasaki Kk | Kathodenstrahlröhre-/Plasmaanzeigesteuergerät. |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5330231A (en) * | 1976-09-01 | 1978-03-22 | Nec Corp | Cursor display system |
-
1980
- 1980-10-27 JP JP55150422A patent/JPS5773793A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5773793A (en) | 1982-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63253984A (ja) | マトリクス型カラー表示装置 | |
| US4369504A (en) | Serial-parallel signal converter | |
| CN102270439B (zh) | 显示装置 | |
| US5742271A (en) | Matrix type display device, electronic system including the same and method of driving such a display device | |
| KR910001625A (ko) | 액정표시용 집적회로 및 액정표시장치 | |
| EP0200036A2 (en) | Method and system for displaying images in adjacent display areas | |
| US7084866B2 (en) | Display driver apparatus, and electro-optical device and electronic equipment using the same | |
| US4468661A (en) | Matrix excitation circuit for an oscilloscope display screen comprising a liquid crystal | |
| JPH033234B2 (ja) | ||
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| JP3473138B2 (ja) | マトリックス型表示装置、これを含む電子装置及び駆動方法 | |
| JPS6411968B2 (ja) | ||
| KR20050038648A (ko) | 액티브 매트릭스 디스플레이 구동 | |
| JP2554080B2 (ja) | 表示装置 | |
| JPH10106254A (ja) | 半導体集積回路並びにそれを用いた画像表示装置及び電子機器 | |
| USRE42286E1 (en) | Image data processing system | |
| JP3453987B2 (ja) | 液晶表示装置の駆動方法、液晶表示装置及び電子機器 | |
| KR0151094B1 (ko) | 액정문자의 깜박거림을 컨트롤하는 집적회로 | |
| JP4010623B2 (ja) | 液晶表示装置 | |
| JP3582205B2 (ja) | 表示装置の駆動回路および表示装置 | |
| JP2508553B2 (ja) | 蛍光表示管の駆動回路 | |
| JP2599359B2 (ja) | 表示制御装置 | |
| GB2291239A (en) | Matrix type display | |
| JP4008016B2 (ja) | 液晶表示装置 | |
| JP2001281618A (ja) | 液晶表示装置 |