JPH0332817B2 - - Google Patents
Info
- Publication number
- JPH0332817B2 JPH0332817B2 JP59228574A JP22857484A JPH0332817B2 JP H0332817 B2 JPH0332817 B2 JP H0332817B2 JP 59228574 A JP59228574 A JP 59228574A JP 22857484 A JP22857484 A JP 22857484A JP H0332817 B2 JPH0332817 B2 JP H0332817B2
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- detection circuit
- output
- moves
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Devices For Executing Special Programs (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、モトローラ社製16ビツトマイクロプ
ロセツサMC68010において、セグメントを指定
した転送命令（以下MOVES命令という）の実行
を正しく逆アセンブルするためにその転送命令の
実行サイクルを検出し、逆アセンブルを行う場合
に使用する信号を生成する転送命令検出回路に関
するものである。
ロセツサMC68010において、セグメントを指定
した転送命令（以下MOVES命令という）の実行
を正しく逆アセンブルするためにその転送命令の
実行サイクルを検出し、逆アセンブルを行う場合
に使用する信号を生成する転送命令検出回路に関
するものである。
（従来の技術）
MC68010は、同社製のMC68000と同じく、プ
ログラム参照（プロセツサから出されるフアンク
シヨン・コードFC0〜FC2をデコードすることに
よつて識別される）のサイクルにフエツチ（プロ
グラム参照によつて、命令コードをプロセツサ内
部に取込むこと）される命令コードと、実行サイ
クル数を管理することによつて、プロセツサの動
きの逆アセンブルが可能である。
ログラム参照（プロセツサから出されるフアンク
シヨン・コードFC0〜FC2をデコードすることに
よつて識別される）のサイクルにフエツチ（プロ
グラム参照によつて、命令コードをプロセツサ内
部に取込むこと）される命令コードと、実行サイ
クル数を管理することによつて、プロセツサの動
きの逆アセンブルが可能である。
（発明が解決しようとする問題点）
MC68010では、MOVES命令において、プロ
セツサ内部のレジスタの値によつてその実行サイ
クル中のメモリリードまたはメモリライトの一方
あるいはその両方について、そのサイクルをデー
タ参照ではなくプログラム参照として動作させる
ことが可能であるが、この場合、プログラム参照
のサイクルにフエツチされる命令コードが管理不
能となるため逆アセンブルが異常になるという問
題があつた。
セツサ内部のレジスタの値によつてその実行サイ
クル中のメモリリードまたはメモリライトの一方
あるいはその両方について、そのサイクルをデー
タ参照ではなくプログラム参照として動作させる
ことが可能であるが、この場合、プログラム参照
のサイクルにフエツチされる命令コードが管理不
能となるため逆アセンブルが異常になるという問
題があつた。
本発明の目的は、この様な点に鑑み、MOVES
命令のメモリリード，メモリライトのサイクルを
検出し、そのサイクルを強制的にデータ参照のサ
イクルとする信号を生成し、MOVES命令の実行
を正しく逆アセンブルするために利用される信号
を得ることのできる転送命令検出回路を提供する
ことにある。
命令のメモリリード，メモリライトのサイクルを
検出し、そのサイクルを強制的にデータ参照のサ
イクルとする信号を生成し、MOVES命令の実行
を正しく逆アセンブルするために利用される信号
を得ることのできる転送命令検出回路を提供する
ことにある。
（問題点を解決するための手段）
この様な目的を達成するために本発明では、
MOVES命令を検出し、その何サイクル目がメモ
リリードあるいはメモリライトのサイクルかを判
断する手段と、命令実行サイクルを計数するカウ
ンターと、前記手段およびカウンターの出力から
強制的にデータ参照にすべきサイクルを示す信号
を作る回路と、この回路の出力を用いて、フアン
クシヨン・コードをデータ参照のコードにする回
路を具備し、MOVES命令のメモリリードあるい
はメモリライトのサイクルをデータ参照のサイク
ルを表す信号を作り出力するように構成したこと
を特徴とする。
MOVES命令を検出し、その何サイクル目がメモ
リリードあるいはメモリライトのサイクルかを判
断する手段と、命令実行サイクルを計数するカウ
ンターと、前記手段およびカウンターの出力から
強制的にデータ参照にすべきサイクルを示す信号
を作る回路と、この回路の出力を用いて、フアン
クシヨン・コードをデータ参照のコードにする回
路を具備し、MOVES命令のメモリリードあるい
はメモリライトのサイクルをデータ参照のサイク
ルを表す信号を作り出力するように構成したこと
を特徴とする。
（実施例）
以下図面を用いて本発明を詳しく説明する。第
１図は本発明に係る転送命令検出回路の一実施例
を示す要部構成図である。図において、１は
MOVES命令検出回路で、MC68010から出力さ
れるデータをデータバスDB（D0〜D15の16ビツ
ト）経由で受け、MOVES命令を検出するとその
実行サイクルの期間MOVES＃２〜＃５の信号を
出力する。２はバスサイクル・カウンターで、
MC68010側から出力されるクロツクCLK
（MC68010のリード（read）およびライト
（write）動作に同期させて生成されたパルスで１
サイクルに１回出力される。）を計数することに
より命令実行のサイクル数を計数する。
１図は本発明に係る転送命令検出回路の一実施例
を示す要部構成図である。図において、１は
MOVES命令検出回路で、MC68010から出力さ
れるデータをデータバスDB（D0〜D15の16ビツ
ト）経由で受け、MOVES命令を検出するとその
実行サイクルの期間MOVES＃２〜＃５の信号を
出力する。２はバスサイクル・カウンターで、
MC68010側から出力されるクロツクCLK
（MC68010のリード（read）およびライト
（write）動作に同期させて生成されたパルスで１
サイクルに１回出力される。）を計数することに
より命令実行のサイクル数を計数する。
３はMOVES命令検出回路１とバスサイクル・
カウンター２の出力から、データ参照のサイクル
を示すデータ信号を作るデータ参照検出回路であ
る。
カウンター２の出力から、データ参照のサイクル
を示すデータ信号を作るデータ参照検出回路であ
る。
４はフアンクシヨン・コード変換回路（以下
FC変換回路と略す）で、MC68010から与えられ
るフアンクシヨン・コードFC0〜FC2のデータを
データ参照検出回路３の出力データに応じて一部
変換し、FC′0〜FC′2として出力する。
FC変換回路と略す）で、MC68010から与えられ
るフアンクシヨン・コードFC0〜FC2のデータを
データ参照検出回路３の出力データに応じて一部
変換し、FC′0〜FC′2として出力する。
このような構成における動作を第２図を参照し
て次に説明する。MOVES命令が３サイクルの実
行サイクルを有し、その第２サイクルがメモリリ
ード、ライトサイクルの場合であり、プログラム
参照としてメモリアクセスを行つた場合の動作に
ついて述べる。MOVES命令検出回路１では、
MOVES命令を検出すると、その実行サイクルの
期間そのアドレスツシングモードと扱うデータの
サイズに応じてMOVES＃２〜＃５の信号を出力
する。第２図の場合２サイクル目にメモリアクセ
スがあるので、同図ハに示すようにMOVES＃２
のみをHigレベル（以下“Ｈ”という）にする。
て次に説明する。MOVES命令が３サイクルの実
行サイクルを有し、その第２サイクルがメモリリ
ード、ライトサイクルの場合であり、プログラム
参照としてメモリアクセスを行つた場合の動作に
ついて述べる。MOVES命令検出回路１では、
MOVES命令を検出すると、その実行サイクルの
期間そのアドレスツシングモードと扱うデータの
サイズに応じてMOVES＃２〜＃５の信号を出力
する。第２図の場合２サイクル目にメモリアクセ
スがあるので、同図ハに示すようにMOVES＃２
のみをHigレベル（以下“Ｈ”という）にする。
一方、バスサイクル・カウンター２はクロツク
CKLを計数し、その値をデータ参照検出回路３
に与える。バスサイクル・カウンター２はクロツ
クCKLの立上がりでカウントアツプし、命令実
行のラストサイクルにクリアされる。
CKLを計数し、その値をデータ参照検出回路３
に与える。バスサイクル・カウンター２はクロツ
クCKLの立上がりでカウントアツプし、命令実
行のラストサイクルにクリアされる。
データ参照検出回路３はMOVES命令検出回路
１の出力とバスサイクル・カウンター２の出力か
らデータ参照のサイクルを示すデータ信号を作
る。本実施例の場合にはMOVES＃２が出力され
ているので第２サイクル目、すなわち、第２図の
ニに示すように、カウンター２の値が１となつて
いる区間にデータ信号を出力する。FC変換回路
４はデータ参照検出回路３から与えられるデータ
信号が“Ｈ”の時に、第２図ホないしヌに示すよ
うに、FC′0を“Ｈ”、FC′1を“Ｌ”（Lowレベル）
に変え、他のFC′0およびFC′2はFO0とFC2をそ
のままの形でで出力する。この様なFC′0〜FC′2
はデータ参照のコードであり、この信号を利用す
ることによつて逆アセンブラを正しく行うことが
できる。
１の出力とバスサイクル・カウンター２の出力か
らデータ参照のサイクルを示すデータ信号を作
る。本実施例の場合にはMOVES＃２が出力され
ているので第２サイクル目、すなわち、第２図の
ニに示すように、カウンター２の値が１となつて
いる区間にデータ信号を出力する。FC変換回路
４はデータ参照検出回路３から与えられるデータ
信号が“Ｈ”の時に、第２図ホないしヌに示すよ
うに、FC′0を“Ｈ”、FC′1を“Ｌ”（Lowレベル）
に変え、他のFC′0およびFC′2はFO0とFC2をそ
のままの形でで出力する。この様なFC′0〜FC′2
はデータ参照のコードであり、この信号を利用す
ることによつて逆アセンブラを正しく行うことが
できる。
なお、以上の動作はMOVES命令が３サイクル
の実行サイクルの場合であるが、３サイクル以外
の場合についても同様にメモリリードないしメモ
リライトのサイクルにおいてデータ参照を示す
FC信号を発生させることができる。
の実行サイクルの場合であるが、３サイクル以外
の場合についても同様にメモリリードないしメモ
リライトのサイクルにおいてデータ参照を示す
FC信号を発生させることができる。
このようにしてデータ参照を示す信号を作るこ
とができるため、MOVES命令も他の一般の命令
と同一の手法で逆アセンブルすることが可能とな
る。
とができるため、MOVES命令も他の一般の命令
と同一の手法で逆アセンブルすることが可能とな
る。
（発明の効果）
以上説明したように、本発明によれば、簡単な
回路により、MC68010のMOVES命令の逆アセ
ンブルを行うために必要な信号を容易に得ること
ができ、実用に供してその効果は大である。
回路により、MC68010のMOVES命令の逆アセ
ンブルを行うために必要な信号を容易に得ること
ができ、実用に供してその効果は大である。
第１図は本発明に係る転送命令検出回路の一実
施例を示す要部構成図、第２図は動作を説明する
ためのタイムチヤートである。 １…MOVES命令検出回路、２…バスサイク
ル・カウンター、３…データ参照検出回路、４…
フアンクシヨン・コード変換回路。
施例を示す要部構成図、第２図は動作を説明する
ためのタイムチヤートである。 １…MOVES命令検出回路、２…バスサイク
ル・カウンター、３…データ参照検出回路、４…
フアンクシヨン・コード変換回路。
Claims (1)
- １ セグメントを指定した転送命令の実行中はフ
エツチされる命令コードを外部から管理すること
ができないように構成されたマイクロプロセツサ
から必要なデータを受け、セグメントを指定した
転送命令であることを検出しその何サイクル目が
メモリリードまたはメモリライトであるかを示す
信号を出力するMOVES検出回路と、前記マイク
ロプロセツサからのクロツクを計数しバスサイク
ルに対応した計数値を出力するバスサイクル・カ
ウンターと、前記MOVES検出回路の出力と前記
バスサイクル・カウンターの出力から強制的にデ
ータ参照にすべきサイクルを示す信号を作るデー
タ参照検出回路と、前記マイクロプロセツサから
出力されるフアンクシヨン・コードを前記データ
参照検出回路の出力信号に基づきデータ参照のコ
ードに変換するフアンクシヨン・コード変換回路
を具備し、前記フアンクシヨン・コード変換回路
より、セグメントを指定した転送命令のメモリリ
ードあるいはメモリライトのサイクルにはデータ
参照のサイクルとする信号が得られるようにした
ことを特徴とする転送命令検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228574A JPS61107433A (ja) | 1984-10-30 | 1984-10-30 | 転送命令検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228574A JPS61107433A (ja) | 1984-10-30 | 1984-10-30 | 転送命令検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107433A JPS61107433A (ja) | 1986-05-26 |
| JPH0332817B2 true JPH0332817B2 (ja) | 1991-05-14 |
Family
ID=16878494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59228574A Granted JPS61107433A (ja) | 1984-10-30 | 1984-10-30 | 転送命令検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107433A (ja) |
-
1984
- 1984-10-30 JP JP59228574A patent/JPS61107433A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61107433A (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838896A (en) | Central processing unit for preventing program malfunction | |
| JP2993975B2 (ja) | 中央演算処理装置 | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPH0332817B2 (ja) | ||
| JP3076044B2 (ja) | パイプラインのエラー情報記憶方式 | |
| US5860155A (en) | Instruction decoding mechanism for reducing execution time by earlier detection and replacement of indirect addresses with direct addresses | |
| JPH01120638A (ja) | 情報処理装置 | |
| JPS62279438A (ja) | トレ−ス回路 | |
| JP3633747B2 (ja) | マイクロプロセッサのプログラムデバッグ装置 | |
| JP2812610B2 (ja) | パイプライン制御方式 | |
| JPS5880743A (ja) | マイクロプロセツサ用フエツチ予告装置 | |
| JPS6198445A (ja) | ル−プモ−ド検出回路 | |
| JPH054038Y2 (ja) | ||
| JPH01231126A (ja) | 情報処理装置 | |
| JP2981275B2 (ja) | プログラマブルコントローラ | |
| JP2979918B2 (ja) | 割り込み検出回路 | |
| JPH0758464B2 (ja) | パイプライン処理型情報処理装置 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPH01100638A (ja) | 命令リトライ制御方式 | |
| JPS6255738A (ja) | プログラムカウンタトレ−ス機構をもつデ−タ処理装置 | |
| JPS59106048A (ja) | マイクロプロセツサシステム | |
| JPH02268343A (ja) | 命令頻度測定方式 | |
| JPH03156647A (ja) | ウォッチドッグタイマ | |
| JPH0340013A (ja) | 中央演算処理装置 | |
| JPS60193047A (ja) | マイクロプログラムのロ−ドチエツク方式 |