JPH0332822B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピユータシステムに関
し、更に詳しくはその故障検知技術に係るもので
ある。

従来技術とその問題点 マイクロコンピユータシステムでは、ランダ
ム・アクセス・メモリ（以下「RAM」と称す
る）に記憶された情報の内、重要な情報は書換え
られないように、メモリ・プロテクト回路を設け
ることがある。

しかしながら、メモリ・プロテクト回路を設け
ただけでは、このメモリ・プロテクト回路が故障
した場合、システムはそれを検出することができ
ない。従つて、メモリ・プロテクト回路が故障し
た後にプロテクトエラーが発生した場合には、そ
の異常を検出することができず、システムはメモ
リ・プロテクト回路が正常であると誤認して動作
し、二重故障へと遷移してしまうと言う問題があ
つた。

本発明の目的 本発明は上述する従来からの問題点を解決し、
メモリ・プロテクト回路の機能を定期的に検査し
て、プロテクトエラーの見逃しによる誤動作を防
止し、二重故障への遷移を阻止し得るようにした
マイクロコンピユータシステムを提供することを
目的とする。

本発明の構成 上記目的を達成するため、本発明は、メモリの
記憶情報の書換えを阻止するメモリ・プロテクト
回路を有するマイクロコンピユータシステムにお
いて、予め、プロテクトエラーとなるデータを設
定しておき、定期的にプロテクトエラーを書込
み、このプロテクトエラーが検出されることを確
認することにより、前記メモリ・プロテクト回路
の正常、異常を監視することを特徴とする。

実施例 第１図は本発明に係るマイクロコンピユータシ
ステムのブロツク図である。図において、１はマ
イクロコンピユータ（以下「CPU」と称する）、
２はRAM、３はリード・オンリー・メモリ（以
下「ROM」と称する）である。前記RAM２は
アドレスを分割していくつかのエリアに分け、各
エリア単位毎にプロテクトの設定／解除を可能に
してある。

４はRAM２のプロテクト・エリアに記憶され
ている情報の書換えを阻止するメモリ・プロテク
ト回路である。該メモリ・プロテクト回路４はプ
ロテクト指示用ラツチ回路４０、プロテクトエリ
ア選択回路４１、アンドゲート４２及び４３、イ
ンバータ４４等を備えて構成されている。前記プ
ロテクト指示用ラツチ回路４０はRAM２の各エ
リア単位のプロテクトの設定／解除を記憶してお
く回路であり、CPU１からのデータを受けるこ
とによりその内容を換えることができる。また前
記プロテクトエリア選択回路４１はプロテクト指
示用ラツチ回路４０より与えられるプロテクト指
示信号と、CPU１から与えられるアドレス信号
とより、プロテクトエリアを選択し、そのエリア
が書込み可能であれば論理「１」を出力する。

５はトランス結合型交流増幅回路、６は整流回
路、７は継電器、７１はその接点、８は電源であ
る。９はアドレスバス、１０はデータバス、１１
は割込み信号線である。

次に第２図ａ及びｂのフローチヤートを参照し
て動作を説明する。まず、ソフトウエアに従つ
て、通常のプロセス処理とメモリ・プロテクト回
路４の故障チエツクとが一定の時間間隔で定期的
に交互に行なわれる。そして、通常のプロセス処
理が終了すると、第３図ａに示す如く、ソフトウ
エアがメモリ、プロテクト回路４のチエツク中と
なる。CPU１には、予め、プロテクトエラーと
なるデータが設定されており、ソフトウエアがメ
モリ・プロテクト回路４のチエツク中になると、
このデータは、データバス１０を通して、定期的
にプロテクト指示用ラツチ回路４０に書込まれ
る。プロテクトエリア選択回路４１ではCPU１
からアドレスバス９を通して与えられるアドレス
信号と、プロテクト指示用ラツチ回路４０より与
えられたプロテクト指示信号とより、RAM２の
プロテクトエリアを選択する。そして、選択され
たエリアが書込み可能であれば、信号線１２に論
理「１」が出力され、アンドゲート４２及びイン
バータ４４を通してアンドゲート４３に入力され
る。

一方、RAM２に対するデータの書込みに当つ
て、CPU１から信号線１３を通してアンドゲー
ト４２に論理「１」のメモリ／書込信号（以下
「Ｍ／Ｗ信号」と称する）が入力され、前記プロ
テクトエリア選択回路４１のチエツクが行なわれ
る。ここで、プロテクトエリア選択回路４２で選
択されたエリアが書込み可能であれば、前述した
如く、プロテクトエリア選択回路４２から信号線
１２に論理「１」の信号が出力されるから、アン
ドゲート４２の入力条件が調い、アンドゲート４
２から信号線１４を通してRAM２に書込可能を
意味するWE信号が入力される。なお、論理
「１」のＭ／Ｗ信号はアンドゲート４３にも入力
されるが、アンドゲート４３の前にインバータ４
４が接続されているので、アンドゲート４３の出
力は論理「０」である。

ところが書込不可能であると、CPU１から信
号線１３を通してアンドゲート４２に与えられる
Ｍ／Ｗ信号が論理「０」となり、アンドゲート４
２側では入力条件が調わないのでWE信号は発生
しないが、アンドゲート４３では入力条件が調
い、アンドゲート４３の出力側に割込み信号が発
生し、プロテクトエラーが検出される。この割込
み信号は信号線１１を通してCPU１に入力され、
第３図ｂのフローチヤートに示すように、メモ
リ・プロテクト回路チエツク中か否かが判定され
る。メモリ・プロテクト回路チエツク中であるか
否かはソフトウエアによつて判定できる。その結
果が「YES」であるときは、メモリ・プロテク
ト回路チエツク処理を解除し、次のプロセス処理
用ソフトウエアへと移行する。

一方、前記判定の結果が「NO」であるとき
は、メモリ・プロテクト回路チエツク中でないに
も拘わらず、割込み信号が発生したのであるか
ら、メモリ・プロテクト回路４の異常と判定し、
停止命令を実行させる。

上述の如く、メモリ・プロテクト回路４が正常
であれば、通常のプロセス処理とメモリ・プロテ
クト回路チエツク処理とが一定の時間間隔で定期
的に行なわれ、メモリ・プロテクト回路チエツク
処理の度毎に割込み信号が発生する。従つて、メ
モリ・プロテクト回路４の出力はパルス列とな
り、トランス結合型交流増幅回路５で増幅された
交流信号が整流回路６に入力され、整流回路６か
ら整流出力が得られるから、継電器７が扛上し、
電源８に直列に挿入接続した接点７１が閉じ、
CPU１には接続して電力が供給される。

一方、メモリ・プロテクト回路４が故障したた
め、プロテクトエラーが検出できなかつた場合
は、割込み信号が発生せず、メモリ・プロテクト
回路４の出力はパルス列とはならないから、トラ
ンス結合型増幅器５の出力は一定の直流的なレベ
ルになるかまたは出力なしとなる。また、ソフト
ウエアに従つて停止命令が実行された場合もメモ
リ・プロテクト回路４の出力はパルス列とはなら
ない。従つて、これらの場合には、整流回路６か
らは整流出力が得られず、継電器７が落下するか
ら、その接点７１が開き、CPU１に対する電源
供給が遮断され、CPU１は異常動作を行なわず
に停止する。

本発明の効果 以上述べたように、本発明は、メモリの記憶情
報の書換えを阻止するメモリ・プロテクト回路を
有するマイクロコンピユータシステムにおいて、
予め、プロテクトエラーとなるデータを設定して
おき、定期的にプロテクトエラーを書込み、この
プロテクトエラーが検出されることを確認するこ
とにより、前記メモリ・プロテクト回路の正常、
異常を監視することを特徴とするから、メモリ・
プロテクト回路の機能を定期的に検査して、プロ
テクトエラーの見逃しによる誤動作を防止し、二
重故障への遷移を阻止し得るようにしたマイクロ
コンピユータシステムを提供することができる。

【図面の簡単な説明】

第１図は本発明に係るマイクロコンピユータシ
ステムのブロツク図、第２図ａ及びｂは本発明に
係るマイクロコンピユータシステムのフローチヤ
ートである。 １……マイクロコンピユータ（CPU）、２……
ランダム・アクセス・メモリ（RAM）、４……
メモリ・プロテクト回路、４０……プロテクト指
示用ラツチ回路、４１……プロテクトエリア選択
回路。

Claims (1)

【特許請求の範囲】
1. １ メモリの記憶情報の書換えを阻止するメモ
   リ・プロテクト回路を有するマイクロコンピユー
   タシステムにおいて、予め、プロテクトエラーと
   なるデータを設定しておき、定期的にプロテクト
   エラーを発生させ、このプロテクトエラーが検出
   されることを確認することにより、前記メモリ・
   プロテクト回路の正常、異常を監視することを特
   徴とするマイクロコンピユータシステム。