Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0334082B2 - - Google Patents
[go: Go Back, main page]

JPH0334082B2 - - Google Patents

Info

Publication number
JPH0334082B2
JPH0334082B2 JP58165005A JP16500583A JPH0334082B2 JP H0334082 B2 JPH0334082 B2 JP H0334082B2 JP 58165005 A JP58165005 A JP 58165005A JP 16500583 A JP16500583 A JP 16500583A JP H0334082 B2 JPH0334082 B2 JP H0334082B2
Authority
JP
Japan
Prior art keywords
circuit
output
proportional
section
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58165005A
Other languages
Japanese (ja)
Other versions
JPS6057402A (en
Inventor
Sumio Kobayashi
Juichi Ninomya
Kazuyuki Nakagawa
Yasuyuki Sugiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi KE Systems Ltd
Original Assignee
Hitachi Ltd
Hitachi Keiyo Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Keiyo Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP16500583A priority Critical patent/JPS6057402A/en
Publication of JPS6057402A publication Critical patent/JPS6057402A/en
Publication of JPH0334082B2 publication Critical patent/JPH0334082B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00Automatic controllers
    • G05B11/01Automatic controllers electric
    • G05B11/36Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は比例積分制御を行なうフイードバツク
制御装置に係り、特に工作機などの刃物の送り駆
動用電動機、産業用ロボツトなどのアーム駆動用
電動機など高速応答でかつオーバーシユート防
止・速度リツプル小、制御剛性大とするために好
適な比例積分回路に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a feedback control device that performs proportional-integral control, and is particularly applicable to high-speed feed drive motors for blades such as machine tools, arm drive motors for industrial robots, etc. The present invention relates to a proportional-integral circuit suitable for responsiveness, overshoot prevention, small speed ripple, and high control rigidity.

〔発明の背景〕[Background of the invention]

従来のフイードバツク制御系を第1図に示す。
目標値VREFと制御結果である制御VOを検出回路
部8で検出し、フイードバツク信号VFを出力す
る。次に比較部1でその差VE(=VREF−VF)を求
め、増幅回路部2により増幅する。この出力VEO
は比例回路部3で増幅され、また、積分回路部4
で積分される。これらの出力VPおよびVIを加算
回路部5で加算され、信号VAを出力する。なお
比例回路3、積分回路4、加算回路5を比例積分
回路部9とする。信号VAは制御対象7が電動機
であればトルク指令(または電流指令)となり、
電動増幅回路6で電流増幅され、制御対象7を制
御し、制御量VOを出力する。第3図は第1図ブ
ロツク図の動作を示したもので、制御対象7には
電動機を想定している。従つて、目標値VREFに制
御量VOが追従するように動作する。第3図で時
間t0からt1について説明する。3−1は目標値
VREFがステツプ状に変化し、制御量VO、フイー
ドバツク量VFがランプ状に加速上昇すれば比較
部1の出力VEは3−2のように正の高い値から
減少してくる。次に増幅回路部2の出力VEOはVE
を増幅するため、増幅回路部2の飽和電圧(正側
は+VEOMAX負側は−VEOMAX)で制御されて3−3
のようになる。次にVEOは比例回路3で任意の係
数倍されて3−4のようになる。積分回路4では
VEOを積分し、3−5のように上昇する。次に加
算回路で3−4,3−5のVP、VIを加算するが
加算回路の飽和電圧(正側は+VAMAX、負側は−
VAMAX)で制御されるため、3−6で示すように
時間tAで上昇せずに+VAMAXとなる。なお破線は、
VP+VIを算術的に加算したものを示す。次に時
間t=t1で目標値VVREFが正から負にステツプ状
に減少した時に、比較部1の出力VE、および増
幅回路部2の出力VEOはそれぞれ△VE、△VEO
少し、比例回路3の出力VPも△VP減少する。積
分回路4の出力VIは、入力VEOが負となるための
放電となり3−5のように減少する。比例回路お
よび積分回路出力は加算回路5で加算されるが、
比例回路力VPと積分回路出力VIが第3図3−4,
3−5においては個々には飽和していないため、
加算回路出力VAすなわち電流指令は3−6のよ
うに破線VP+VIの点より△VA=△VP落ちる。こ
のため、加算回路出力信号VAは3−6のように
t=t1時点では負電圧とはならずに正電圧とな
る。正電圧は時間tBまで続くが、時間t1において
目標値が負側に変わつているにもかかわらずVA
が正となつているため、制御対象は正側のトルク
となり、応答遅れすなわちオーバーシユートが生
じる。この様子を3−1の破線で示す。なお第3
図3−7は、理想的な加算回路出力VAを示した
もので飽和電圧+VAMAXからt=t1で△VA=△VP
減少し、VAが負側のトルク指令となつている。
このときの制御対象出力VOは3−8のようにt
=t1から減少している。この場合はオーバーシユ
ートしていない。
A conventional feedback control system is shown in FIG.
The detection circuit unit 8 detects the target value V REF and the control result, ie, the control V O , and outputs a feedback signal V F. Next, the comparison section 1 calculates the difference V E (=V REF -V F ), and the amplification circuit section 2 amplifies it. This output V EO
is amplified by the proportional circuit section 3, and is amplified by the integral circuit section 4.
It is integrated by These outputs V P and V I are added in an adder circuit section 5 to output a signal V A. Note that the proportional circuit 3, the integrating circuit 4, and the adding circuit 5 are referred to as a proportional-integral circuit section 9. If the controlled object 7 is an electric motor, the signal V A becomes a torque command (or current command),
The current is amplified by the electric amplifier circuit 6, controls the controlled object 7, and outputs the controlled variable V O. FIG. 3 shows the operation of the block diagram shown in FIG. 1, and assumes that the controlled object 7 is an electric motor. Therefore, the control amount V O follows the target value V REF . Time t 0 to t 1 will be explained with reference to FIG. 3-1 is the target value
When V REF changes stepwise and the control amount V O and feedback amount V F accelerate and rise in a ramp-like manner, the output V E of the comparator 1 decreases from a high positive value as shown in 3-2. Next, the output V EO of the amplifier circuit section 2 is V E
In order to amplify the
become that way. Next, V EO is multiplied by an arbitrary coefficient in the proportional circuit 3 to become 3-4. In integration circuit 4
Integrate V EO and rise like 3-5. Next, the adder circuit adds V P and V I of 3-4 and 3-5, but the saturation voltage of the adder circuit (+V AMAX on the positive side and -V AMAX on the negative side)
V AMAX ), so it does not rise and reaches +V AMAX at time t A as shown in 3-6. The broken line is
Indicates the arithmetic addition of V P +V I. Next, at time t= t1 , when the target value V VREF decreases stepwise from positive to negative, the output V E of the comparison section 1 and the output V EO of the amplifier circuit section 2 become △V E and △V EO, respectively. ΔV P decreases, and the output V P of the proportional circuit 3 also decreases. The output V I of the integrating circuit 4 becomes discharged because the input V EO becomes negative, and decreases as shown in 3-5. The outputs of the proportional circuit and the integral circuit are added in the adding circuit 5,
The proportional circuit power V P and the integral circuit output V I are shown in Figure 3-3-4.
3-5 is not saturated individually, so
The adder circuit output V A , that is, the current command, falls below the point of the broken line V P +V I by △V A = △V P as shown in 3-6. Therefore, the adder circuit output signal V A does not become a negative voltage at time t= t1 , as shown in 3-6, but becomes a positive voltage. The positive voltage continues until time t B , but at time t 1 V A
is positive, the torque to be controlled is on the positive side, causing a response delay, that is, overshoot. This situation is shown by the broken line 3-1. Furthermore, the third
Figure 3-7 shows the ideal adder circuit output V A , and from the saturation voltage +V AMAX to t = t 1 , △V A = △V P
V A becomes a negative torque command.
At this time, the controlled output V O is t as shown in 3-8.
= t It is decreasing from 1 . In this case, there is no overshoot.

第1図は上述のように加算回路の飽和電圧の関
係より、オーバーシユートを生じるという欠点が
あつた。次に別な例として第2図について説明す
る。第2図は、第1図の比例積分制御回路部9を
アナログ回路で構成した一例である。目標値VREF
とフイードバツク値VFは抵抗R1を通して演算増
幅器OP1の負端子に接続されている。OP1の正
端子は抵抗R2を通して零電位に接続されている。
また負端子と出力端子には抵抗Rfとコンデンサ
Cfが直列に接続されている。なお演算増幅器OP
1は線形動作している時はOP1の負端子は零電
位となつているため、第2図で抵抗Rfとコンデ
ンサCfに流れる電流ifは if=i1−i2=1/R1(VREF−VF) …… となる。従つて、出力VAは VA=−(Rf if+∫t p1/Cfif dt)−〔Rf/R1(VREF
VF)+1/R1Cf∫t p(VREF−VF)dt〕…… となる。VREF−VF=VEとおけば VA=−Rf/R1×VE+1/R1Cf∫t pVEdt) …… (上記式の第1項を比例項と称し第2項を積分
項と呼ぶ) 式より、第1図で示す比例回路出力VPおよ
び積分回路出力VIは第2図では、抵抗Rfの両端
電圧がVP、コンデンサCf両端電圧がVIとなり、
Rf、Cfが直列接続されているため、出力は電圧
加算される。
As mentioned above, FIG. 1 has the disadvantage that overshoot occurs due to the relationship of the saturation voltage of the adder circuit. Next, FIG. 2 will be explained as another example. FIG. 2 shows an example in which the proportional-integral control circuit section 9 of FIG. 1 is configured with an analog circuit. Target value V REF
and feedback value V F are connected to the negative terminal of operational amplifier OP1 through resistor R1 . The positive terminal of OP1 is connected to zero potential through a resistor R2 .
Also, a resistor Rf and a capacitor are connected to the negative terminal and output terminal.
Cf are connected in series. In addition, operational amplifier OP
1 is operating linearly, the negative terminal of OP1 is at zero potential, so the current if flowing through the resistor Rf and capacitor Cf in Figure 2 is if = i 1 - i 2 = 1/R 1 (V REF −V F ) …… becomes. Therefore, the output V A is V A = - (Rf if + ∫ t p 1/Cfif dt) - [Rf/R 1 (V REF -
V F )+1/R 1 Cf∫ t p (V REF −V F ) dt]... If V REF −V F =V E , then V A =−Rf/R 1 ×V E +1/R 1 Cf∫ t p V E dt) ... (The first term in the above equation is called the proportional term, and the second (The term is called an integral term) From the equation, the proportional circuit output V P and the integral circuit output V I shown in Figure 1 are as follows: In Figure 2, the voltage across the resistor Rf is V P and the voltage across the capacitor C f is V I. ,
Since Rf and Cf are connected in series, the output voltages are added.

従つて、第2図は第1図と同様な制御系である
事を示している。なお、この場合は、第1図のよ
うに、比例部および積分部の飽和電圧が個々に決
められるのではなく、式のように加算された比
例積分回路出力VAで決められるので、比例部が
大きい場合は積分部は小さくなるよう飽和値分担
が異なつてくる。その逆の場合は、積分部は大き
くなる。次に第2図の動作を第4図にて説明す
る。全体の制御系は第1図と同じで制御対象7は
電動機であり、電動機の負荷には一定の負荷が加
わつているものとする4−1は、目標値VREFを、
ある一定回転数から微少回転数だけ増加した場合
で、時間t3からt4間で制御量VO、フイードバツク
量VFは、実線で示すように加速していく。比例
部出力VPは4−2の実線で示すように、t=t3
急しゆんに立上り、目標値VREFとフイードバツク
量VFが等しくなつたt=t4でゼロになる。積分部
は4−3のようにt=t3で積分されt=t4で積分
されずにピーク値となつている。比例積分部出力
すなわち電流指令VAは、VPとVIの加算であるた
め、4−4の実線ようになるが、t=t4で目標値
VREFとフイードバツク量VFが等しくなるが、電
動機の負荷が一定であればt=t3以前と以後で電
流指令VAは等しくならなければならない。しか
し、t=t4で比例部VPはゼロとなつているが積分
部VIはt3からt4までの間に加速トルク分を積分さ
れt=t4でVI1という値となつており、VI1−VI
だけ過充電されている事になる。そのため、VI1
−VIの分を放電するまでは、4−4のように必
要以上の電流を流すためt=t4以後も更に加速さ
せられ、4−1の実線のようにオーバーシユート
する。次に第2図でコンデンサCfを小さくして、
積分時間を短かくした場合4−3の破線のよう
に、更に急峻に立上り、また行過ぎ量も大きくな
る。このため、VP、VAも4−2,4−3の破線
のようになるため、制御量VOも4−1の破線で
示すように、目標値に近ずく時間は早くなるが、
振動的となつてしまう。次に同様の第2図回路に
おいて低速回転数たとえば速度範囲が1:1000〜
10000という場合の最低速で回転させた場合のオ
シログラフを第5図に示す。第5図実線で示すよ
うに最低速では、電動機の固定子巻線によるスロ
ツトリツプルによる速度変動、また負荷のねじり
剛性の不均一性などにより定常状態で速度リツプ
ルが生じる。なお破線は、コンデンサCfの値を
小さくしたもので、前述のように始動時のオーバ
ーシユートは大きくなるが、積分時間が短かくな
つているため、速度リツプルを吸収する能力を持
つている。このため、Cfが小さいと定常時の速
度リツプルはきわめて良好となる。以上述べたよ
うに、第1図構成の場合の飽和電圧の問題による
オーバーシユート、第2図回路の積分回路用コン
デンサCfが大きい場合、応答は遅くなり、また、
応答が遅いために低速時の速度リツプルが大きく
なる。逆にCfが小さい場合は、オーバーシユー
トが更に大きくなるという欠点があつた。
Therefore, FIG. 2 shows a control system similar to that of FIG. 1. In this case, as shown in Figure 1, the saturation voltage of the proportional part and the integral part are not determined individually, but are determined by the proportional-integral circuit output V A added as shown in the equation, so the proportional part When is large, the saturation value distribution will be different so that the integral part will be small. In the opposite case, the integral part becomes large. Next, the operation shown in FIG. 2 will be explained with reference to FIG. The overall control system is the same as in Figure 1, the controlled object 7 is an electric motor, and it is assumed that a constant load is applied to the electric motor.4-1 calculates the target value V REF as
When the rotational speed is increased by a small amount from a certain constant rotational speed, the control amount V O and the feedback amount V F accelerate as shown by the solid line between time t 3 and t 4 . As shown by the solid line 4-2, the proportional section output V P rises rapidly at t=t 3 and becomes zero at t=t 4 when the target value V REF and the feedback amount V F become equal. As shown in 4-3, the integral part is integrated at t= t3 and not integrated at t= t4 , resulting in a peak value. The output of the proportional integral part, that is, the current command V A is the addition of V P and V I , so it looks like the solid line 4-4, but the target value is reached at t = t 4 .
V REF and the feedback amount V F are equal, but if the load on the motor is constant, the current command V A must be equal before and after t= t3 . However, at t = t 4 , the proportional part V P becomes zero, but the integral part V I integrates the acceleration torque from t 3 to t 4 , and becomes the value V I1 at t = t 4 . Therefore, it is overcharged by V I1 − V I. Therefore, V I1
Until the amount of -V I is discharged, a current larger than necessary flows as shown in 4-4, so the acceleration is further accelerated after t= t4 , resulting in overshoot as shown by the solid line in 4-1. Next, in Figure 2, reduce the capacitor Cf,
When the integration time is shortened, the rise becomes even steeper and the amount of overshoot becomes larger, as shown by the broken line 4-3. For this reason, V P and V A also become like the broken lines 4-2 and 4-3, so the controlled variable V O also approaches the target value faster, as shown by the broken line 4-1, but
It becomes vibrating. Next, in a similar circuit shown in Figure 2, the low speed rotation speed, for example, the speed range is 1:1000~
Figure 5 shows an oscilloscope when rotating at the lowest speed of 10000. As shown by the solid line in FIG. 5, at the lowest speed, speed ripples occur in a steady state due to speed fluctuations due to slot ripples caused by the stator winding of the motor, as well as non-uniformity in the torsional rigidity of the load. The broken line indicates a smaller value for the capacitor Cf, and as mentioned above, the overshoot at startup will be larger, but since the integration time is shorter, it has the ability to absorb speed ripples. Therefore, when Cf is small, the speed ripple in steady state is extremely good. As mentioned above, if there is an overshoot due to the saturation voltage problem in the configuration shown in Figure 1, and if the capacitor Cf for the integrating circuit in the circuit shown in Figure 2 is large, the response will be slow.
Due to the slow response, the speed ripple at low speeds becomes large. On the other hand, when Cf is small, there is a drawback that the overshoot becomes even larger.

上述の問題は、数ミクロンの精度を要求される
NC工作機の刃物の送り用電動機の速度制御、位
置決め制御または、年々高速高精度化をたどる組
立ロボツトなどのアーム駆動電動機のように正逆
転頻度が高く、速度応答周波数が30〜100Hzとい
うように高速応答を要求され、しかも速度範囲も
1:1000〜10000という広範囲まで速度リツプル
のない安定した速度制御特性を要求される場合、
これらの問題を解決することが不可欠の条件とな
つてきている。
The above problem requires precision of several microns.
Speed control and positioning control of the electric motor for feeding blades in NC machine tools, or the arm drive motor of assembly robots, which are becoming faster and more precise year by year, have a high frequency of forward and reverse rotation, and the speed response frequency is 30 to 100Hz. When high-speed response is required and stable speed control characteristics without speed ripple are required over a wide speed range of 1:1000 to 10000,
Solving these problems has become an essential condition.

〔発明の目的〕[Purpose of the invention]

本発明の目的はオーバーシユートを防止した高
速速度応答であり速度範囲が1:1000〜10000の
最低速度においても速度リツプルの小さいもので
あり、更に、外乱負荷、たとえば旋盤の刃物が材
料に接触したときの速度変動(制御剛性)もきわ
めて小さくなるような比例積分制御回路を提供す
ることにある。
The purpose of the present invention is to provide high-speed speed response that prevents overshoot, with small speed ripple even at the lowest speed in the speed range of 1:1000 to 10000. The object of the present invention is to provide a proportional-integral control circuit in which speed fluctuations (control rigidity) are extremely small.

〔発明の概要〕[Summary of the invention]

第1図のように比例回路3、積分回路4の飽和
値および加算回路の飽和値の問題よりオーバーシ
ユートする場合は、比例積分制御出力VAの最大
値VAMAX以上となろうとした時は、積分回路出力
信号VIを(VAMAX−VP)となるよう初期設定を行
なう事により解決し、第2図の場合は、目標値
VRERとフイードバツク量VFとの差VEが大きいと
きは、積分時間を大きくして、オーバーシユート
しないようにし、VEが小さくなつた時すなわち
目標値VREFとフイードバツク量VFが近づいた時
に積分時間を小さくするようにして、積分回路の
定数を自動的に切替えて、応答の早い系を実現し
たものである。
As shown in Figure 1, if overshoot occurs due to problems with the saturation values of the proportional circuit 3, the integration circuit 4, and the saturation value of the adder circuit, when the proportional-integral control output V A attempts to exceed the maximum value V AMAX , This can be solved by initializing the integrator circuit output signal V I to be (V AMAX - V P ), and in the case of Fig. 2, the target value
When the difference V E between V RER and the feedback amount V F is large, increase the integration time to prevent overshoot, and when V E becomes small, that is, the target value V REF and the feedback amount V F approach each other. This system realizes a system with quick response by automatically switching the constants of the integrating circuit by reducing the integration time when the system changes.

〔発明の実施例〕[Embodiments of the invention]

本発明の比例積分回路部の第1の発明の一実施
例を第6図ブロツク図で説明する。第6図は第1
図の比例積分回路部9に相当するもので、第1図
と同じ符号のものは全く同一の回路である。第1
図と異なる点は、加算回路出力VA(電流指令)の
正の最大リミツタ値をD1、負の最大リミツタ値
−D2を設けているもので第1図で示す比例回路
出力に比例リミツタ回路11を設け、更に加算回
路出力VAと+D1、−D2とを比較する三位置動作
非線形回路10を設け、この出力VDが負のとき、
積分回路4の出力VIをD1−VPとなるよう再設定
しVDが正のときは積分回路4の出力VIを−D2
VPとなるようにしたものである。例えば+D1
+10V−D2=−8Vとすれば三位置動作非線形回
路10の出力VDが VDが負のとき VP=+8Vであれば VI=+2Vにセツト VDが正のとき VP=−6Vであれば VI=−2Vにセツト VDがゼロのときは、積分回路4には何の影響
を与えなように構成したものである。
An embodiment of the first aspect of the proportional-integral circuit section of the present invention will be described with reference to the block diagram of FIG. Figure 6 is the first
It corresponds to the proportional-integral circuit section 9 in the figure, and the same reference numerals as in FIG. 1 are completely the same circuits. 1st
The difference from the diagram is that the maximum positive limiter value of the adder circuit output V A (current command) is set at D 1 and the maximum negative limiter value - D 2 is provided, and the proportional limiter value is set at the proportional circuit output shown in Figure 1. A circuit 11 is provided, and a three-position operation nonlinear circuit 10 is provided which compares the adder circuit output V A with +D 1 and -D 2 , and when this output V D is negative,
Reset the output V I of the integrator circuit 4 to be D 1 −V P , and when V D is positive, set the output V I of the integrator circuit 4 to −D 2
It is designed to be V P. For example, if +D 1 is set to +10V - D 2 = -8V, the output V D of the three-position nonlinear circuit 10 will be set to V I = +2 V when V D is negative, V P = +8 V, and V I = +2 V when V D is positive. If V P = -6V, V I = -2V is set. When V D is zero, the configuration is such that it has no effect on the integrating circuit 4.

次に第6図の動作を第8図のタイムチヤートで
説明する。第8図は第3図と同様に8−1に示す
よう目標値VREFをt=toでステツプ状に変化させ
たもので、制御量VOは加速上昇していく。t=
to〜t3迄は8−2のVE、8−3のVEO、8−4の
VPは第3図の3−2,3−3,3−4と全く同
様である。8−4で示すVPは比例リミツタ回路
11の正側リミツタD1に達していない場合を示
している。積分回路出力VIは8−5に示すよう
に時間t=to〜t1迄は加算回路出力VAが正のリミ
ツタ値D1迄上昇していないため、第3図と同じ
ように積分していく。しかし、t=t1でVA=D1
となると三位置非線形回路10の動作により、積
分回路出力VAはVI=D1−VPでセツトされるた
め、一定値を保持される。すなわち積分回路4に
は過充電されない。次にt=t2で加算回路出力
VAはVA<D1となるので積分回路出力VIは上昇す
る。次に目標値がt=t3で負側に変化した場合、
積分回路出力VIは放電となりt=t4迄減少する。
t=t4で加算回路出力VAがVA=−D2となると三
位置動作線形回路10が動作して積分回路出力
VIは−D2−VPの値でセツトされ、t=t5迄保持
される。なお三位置動作非線形回路10の出力を
8−7に示す。
Next, the operation shown in FIG. 6 will be explained with reference to the time chart shown in FIG. In FIG. 8, as shown in FIG. 3, the target value V REF is changed stepwise at t=to as shown in 8-1, and the controlled variable VO increases at an accelerated rate. t=
From to to t 3 , 8-2 V E , 8-3 V EO , 8-4 V E
V P is exactly the same as 3-2, 3-3, and 3-4 in FIG. V P indicated by 8-4 indicates a case where the positive limiter D 1 of the proportional limiter circuit 11 has not been reached. As shown in 8-5, the integrating circuit output V I is integrated in the same way as in Figure 3, since the adder circuit output V A does not rise to the positive limiter value D 1 from time t = to to t 1 . To go. However, at t=t 1 V A = D 1
Then, due to the operation of the three-position nonlinear circuit 10, the integrating circuit output V A is set to V I =D 1 -V P , so that it is held at a constant value. That is, the integrating circuit 4 is not overcharged. Next, at t=t 2 , the adder circuit outputs
Since V A satisfies V A <D 1 , the integrating circuit output V I increases. Next, if the target value changes to the negative side at t= t3 ,
The integrating circuit output V I becomes discharged and decreases until t= t4 .
When the adder circuit output V A becomes V A = -D 2 at t = t 4 , the three-position operation linear circuit 10 operates and the integrator circuit outputs.
V I is set to the value -D 2 -V P and held until t=t 5 . Note that the output of the three-position nonlinear circuit 10 is shown at 8-7.

このように三位置動作非線形回路10は加算回
路出力VAが−D2〜D1の範囲を越えようとした時
に比例回路のリミツタを加算回路出力VAと同じ
−D2〜D1に制限されているので、積分回路の出
力を比例回路の出力VPによつて、最大振幅値す
なわちリミツト値を自動的に変化させて積分回路
を過充電防止させ、オーバーシユートしないよう
にしたものである。
In this way, the three-position nonlinear circuit 10 limits the limiter of the proportional circuit to -D 2 to D 1 , which is the same as the addition circuit output V A , when the adder output V A attempts to exceed the range of -D 2 to D 1 . Therefore, the maximum amplitude value, that is, the limit value, of the output of the integrator circuit is automatically changed by the output V P of the proportional circuit to prevent overcharging of the integrator circuit and overshoot. be.

第7図は、第2の発明の一実施例で第6図ブロ
ツク図において、比例回路3の出力の比例リミツ
タ11を除いたものである。この場合加算回路5
の出力VAが第1および第2の基準電圧D1および
−D2で押えられているため、比例回路出力VP
−D2〜D1の範囲以上の値となつたとき積分回路
出力VIは逆極性の値にセツトされるが、前述の
積分回路過充電防止については全く同様の効果が
得られる。
FIG. 7 shows an embodiment of the second invention, in which the proportional limiter 11 of the output of the proportional circuit 3 is removed from the block diagram of FIG. In this case, the adder circuit 5
Since the output V A of is suppressed by the first and second reference voltages D 1 and -D 2 , when the proportional circuit output V P exceeds the range of -D 2 to D 1 , the integral circuit output Although V I is set to a value of opposite polarity, exactly the same effect can be obtained regarding the above-mentioned integration circuit overcharge prevention.

なお、第1の発明の具体的実施例を第8−1図
に示す。
Note that a specific embodiment of the first invention is shown in FIG. 8-1.

第8−1図においてR5〜R28は抵抗、P,I,
D1,D2は定数設定用の可変抵抗器、D1〜D6はダ
イオード、Cはコンデンサ、OP2〜OP9は演算増
幅器を示す。比較部1および増幅回路部2は、演
算増幅器OP2とR5〜R8で構成されその出力はVEO
となる。信号VEOは演算増幅器OP3とR9〜R11
比例定数を調整する可変抵抗Pで比例回路部3を
構成する。積分回路部4はOP4,R12〜R14とコン
デンサC、と積分定数調整する可変抵抗Iから成
つており、比例回路部出力はOP5〜OP6,R15
R25ダイオードD1〜D4より比例リミツタ回路11
を構成している。比例リミツタ回路11の動作
は、負の最大値調整用可変抵抗器D1から抵抗R15
を通してOP5のマイナス端子へ、また、正の最大
値調整用可変抵抗器D2より抵抗24を通してOP6
マイナス端子に接続されており、抵抗R20の回路
aとOP5の周辺回路b、OP6の周辺回路cの3回
路に分けられ、それぞれ第8−2図のa〜cのよ
うな特性となつており、3回路を合成した(a+
b+c)で破線のようにD1〜D2間以外の所でリ
ミツタが動作する。D1,D2は可変抵抗器で調整
可能のため、リミツタ値は可変である。加算回路
5はR26〜R28,OP7で構成され、三位置動作非
線形回路10はOP8〜OP9,D5〜D6で構成さ
れている。三位置動作非線形回路10の動作は、
加算回路出力VAとD1,D2を比較し、OP2の出力
が負の状態のときにVA<−D1であればVAは負と
なりOP8はコンパレータ動作となり“H”となつ
てダイオードD5が導通する。抵抗R12とR13はR12
≫R13としておけば積分回路出力はVA=−D1とな
るまで瞬時放電される。
In Figure 8-1, R 5 to R 28 are resistances, P, I,
D 1 and D 2 are variable resistors for constant setting, D 1 to D 6 are diodes, C is a capacitor, and OP 2 to OP 9 are operational amplifiers. The comparison section 1 and the amplifier circuit section 2 are composed of an operational amplifier OP2 and R5 to R8 , and the output thereof is VEO.
becomes. The signal V EO constitutes a proportional circuit section 3 including an operational amplifier OP 3 , R 9 to R 11 , and a variable resistor P for adjusting a proportionality constant. The integral circuit section 4 consists of OP 4 , R 12 to R 14 , a capacitor C, and a variable resistor I for adjusting the integral constant, and the output of the proportional circuit section is OP 5 to OP 6 , R 15 to
Proportional limiter circuit 11 from R 25 diodes D 1 to D 4
It consists of The operation of the proportional limiter circuit 11 is from the variable resistor D 1 for adjusting the negative maximum value to the resistor R 15 .
to the negative terminal of OP 5 through the positive maximum value adjustment variable resistor D 2 , which is connected to the negative terminal of OP 6 through the resistor 24 , and the circuit a of the resistor R 20 and the peripheral circuit b of OP 5 , The peripheral circuit c of OP 6 is divided into three circuits, each with characteristics as shown in a to c in Figure 8-2, and the three circuits are synthesized (a +
b+c), the limiter operates at a location other than between D 1 and D 2 as shown by the broken line. Since D 1 and D 2 can be adjusted with variable resistors, the limiter value is variable. The adder circuit 5 is composed of R26 to R28 and OP7, and the three-position nonlinear circuit 10 is composed of OP8 to OP9 and D5 to D6 . The operation of the three-position nonlinear circuit 10 is as follows:
Compare the adder circuit output V A with D 1 and D 2 , and if V A <-D 1 when the output of OP 2 is negative, V A becomes negative and OP 8 operates as a comparator and becomes “H”. As a result, diode D5 becomes conductive. Resistors R 12 and R 13 are R 12
>>If R is set to 13 , the output of the integrating circuit is instantaneously discharged until V A =-D 1 .

また、VA>D2のときはOP9の出力が“L”と
なつてダイオードD6が導通となつて積分回路出
力は同様にVA=D2となるまで放電される。その
結果、加算回路出力VAは−D1〜D2以内になるよ
うにリミツタがかかる。
Furthermore, when V A > D 2 , the output of OP 9 becomes "L", the diode D 6 becomes conductive, and the output of the integrating circuit is similarly discharged until V A = D 2 . As a result, the adder circuit output V A is limited to within -D 1 to D 2 .

次に第2の発明の具体的実施例は、比例リミツ
タ回路11を除いたものであるため、第8−1図
から明らかであるため省略する。
Next, since the specific embodiment of the second invention excludes the proportional limiter circuit 11, it is obvious from FIG. 8-1, so a description thereof will be omitted.

次に、従来回路で示した第2図回路構成および
第4図動作説明による不具合について、第3の発
明の実施例内容を第9図ブロツク図で示す。第9
図は第1図の比例積分制御回路部と異なる点は積
分回路4の前段に係数調整回路12と係数設定回
路13を設けたのみでその他は、全く同一であ
る。第9図は、第2図の回路で第4図に示すよう
にコンデンサCfを大きくすると第4図4−1の
ようにオーバーシユートは小さいが、応答時間が
長くなり、また第5図のように速度リツプルが生
じコンデンサCfを小さくすると応答時間が早く
なり、速度リツプルは改善されるがオーバーシユ
ートが大きくなるという欠点が生じていた。
Next, the contents of an embodiment of the third invention will be shown in the block diagram of FIG. 9, regarding the problems caused by the circuit configuration of FIG. 2 and the operation explanation of FIG. 4 shown in the conventional circuit. 9th
The figure differs from the proportional-integral control circuit shown in FIG. 1 only in that a coefficient adjustment circuit 12 and a coefficient setting circuit 13 are provided at the front stage of the integration circuit 4, and other aspects are completely the same. Figure 9 shows that in the circuit of Figure 2, if the capacitor Cf is increased as shown in Figure 4, the overshoot will be small as shown in Figure 4-4-1, but the response time will be longer; When speed ripple occurs and the capacitor Cf is made smaller, the response time becomes faster and speed ripple is improved, but overshoot increases.

本発明は目標値VREFとフイードバツク値の差
VEまたは増幅回路出力VEOの絶対値が、大きい場
合は等価的にコンデンサCfの値を大きくし、VE
またはVEOが小さくなつた時にコンデンサCfの値
が小さくなるようにして両者の良い点を切替える
ように構成したものである。すなわち、係数設定
回路13の入力特性は第10〜13図に示すよう
に、第10図はVEOがある値以上は小さくして、
目標値VREFとフイードバツク量VFが近づいたVEO
(またはVEでも良い)の小さい時に、大きくなる
よう段階的に切替えたものである。第10図は一
段階であるが2以上の段階であつても良い。第1
1図は、第10図の特性にヒステリシスを持たせ
たものである。第12図は連続的に切替えるもの
である。第13図はK=(1VEO1+b)-n+1ただ
し、b>0、n≧1(実数)である。また係数調
整回路12は入力VEOと係数設定回路13の出力
kにより、VEO×kとして出力するようにしたも
ので、VEまたはVEOが小さい時は第9図全体動作
として、積分時間を小さくし、VEまたはVEOが大
きい時は積分時間を大きくして、制御量VOを目
標値VREFに近づくまではゆつくりと近づけ、目標
値に接近した時に素早く応答させオーバーシユー
トしないようにして、さらに速度リツプルが小さ
くなるよう制御するものである。
The present invention is based on the difference between the target value V REF and the feedback value.
If the absolute value of V E or the amplifier circuit output V EO is large, equivalently increase the value of capacitor Cf and reduce V E
Alternatively, when V EO becomes small, the value of capacitor Cf becomes small, so that the advantage of both is switched. That is, the input characteristics of the coefficient setting circuit 13 are as shown in FIGS. 10 to 13. In FIG. 10, when V EO exceeds a certain value,
V EO when target value V REF and feedback amount V F are close
(or V E may also be used) is switched in stages to increase it when it is small. Although FIG. 10 shows one stage, there may be two or more stages. 1st
FIG. 1 shows the characteristics shown in FIG. 10 with hysteresis. FIG. 12 shows continuous switching. In FIG. 13, K=(1V EO1 +b) -n +1, where b>0 and n≧1 (real number). In addition, the coefficient adjustment circuit 12 is configured to output V EO ×k based on the input V EO and the output k of the coefficient setting circuit 13. When V E or V EO is small, the integral time is When V E or V EO is large, the integration time is increased to slowly bring the controlled variable V O closer to the target value V REF , and when it approaches the target value, respond quickly to overshoot. This is to control the speed ripple to further reduce the speed ripple.

次に第9図の比例積分制御回路を用いて、第1
図の制御系において、自動制御系の検討を行なう
ため、最初に第1図のブロツク図を第14図の伝
達関数で示す。各記号の説明を下記に示す。
Next, using the proportional-integral control circuit shown in FIG.
In the control system shown in the figure, in order to study the automatic control system, first the block diagram of FIG. 1 is shown using the transfer function of FIG. 14. An explanation of each symbol is shown below.

KP…比例回路ゲイン定数 KI…積分回路積分数 K1…積分比例制御回路出力から電動機出力トル
クまでの変換定数 TI1…電動機コイル時定数 K2…トルクから回転数までの変換係数 KN…電動機回転数からフイードバツク量に変換
する定数 S…ラプラス演算子 T…電動機出力トルク TL…負荷トルク N…回転数 第14図の比例積分部をまとめると第15図と
なる。第15図のブロツク図より安定な制御とす
るために一巡伝達関数をボード線図で示したのが
第16図である。比例積分部を除いた伝達関数を
G1(S)、比例積分部をG2(S)とすると、式のよ
うになる。
K P ...Proportional circuit gain constant K I ...Integrator circuit integral number K 1 ...Conversion constant from integral proportional control circuit output to motor output torque T I1 ...Motor coil time constant K 2 ...Conversion coefficient from torque to rotation speed K N ...Constant S for converting motor rotational speed to feedback amount...Laplace operator T...Motor output torque T L ...Load torque N...Rotational speed The proportional integral part of Fig. 14 is summarized as shown in Fig. 15. In order to achieve more stable control than the block diagram in FIG. 15, FIG. 16 shows a Bode diagram of the open loop transfer function. The transfer function excluding the proportional integral part is
When G 1 (S) and the proportional integral part are G 2 (S), the equation becomes as follows.

G1(S)=K1/(1+STI1)×K2/S×KN …… G2(S)=1+(KP/KI/(1/KI)S …… 伝達関数G2(S)は、角周波数を大きくするにし
たがつて、−20dB/decadeで落ちていき、電動機
コイル時定数の逆数の角周波数wHで−40dB/
decadeとなる。
G 1 (S)=K 1 / (1 + ST I1 ) × K 2 / S × KN ...... G 2 (S) = 1 + (K P / K I / (1/K I ) S ... Transfer function G 2 ( S) decreases at -20 dB/decade as the angular frequency increases, and -40 dB/decade at the angular frequency wH, which is the reciprocal of the motor coil time constant.
It becomes decade.

この制御系を安定するためには、一般的に一巡
伝達関数G(s)=G1(s)×G2(s)を第16図破線のよ
うに、角周波数wが小さい時に−40dB/decade
の傾斜とし、角周波数wL=KI/KPで−20dB/
decadeとし、wHで−40dB/decadeとし、wLお
よびwHのゲインGD、GI1をGD=12〜15dB、GI
=−12〜−15dBとすれば良いことが知られてい
る。従がつて、一巡伝達関数G(s)を第16図破線
となるように比例積分部の伝達関数G2(s)を第1
6図のように決めれば良い。
In order to stabilize this control system, the open-loop transfer function G(s) = G 1 (s) × G 2 (s) is generally changed to -40 dB/ decade
and the angular frequency wL=KI/KP is -20dB/
decade, −40 dB/decade at wH, gain GD of wL and wH, GI 1 is GD = 12 to 15 dB, GI
= −12 to −15 dB is known to be sufficient. Therefore, the transfer function G 2 (s) of the proportional integral part is changed to the first one so that the one-round transfer function G(s) becomes the broken line in FIG.
You can decide as shown in Figure 6.

次に第2図の回路を第14図に示すKP,KI定
数で表わすと下記のようになる。第2図の出力
VAは式で示されているのでVAをS関数でVA
(s)とすれば VA(s)=KP・VE(s)+KI・VE(s) …… となり、KP=Rf/R1 …… KI=1/R1Cf …… となる。
Next, when the circuit of FIG. 2 is expressed using the KP and KI constants shown in FIG. 14, it becomes as follows. Output of Figure 2
Since VA is shown in the formula, VA is expressed as S function.
(s), then VA(s)=KP・VE(s)+KI・VE(s)..., and KP=Rf/ R1 ...KI=1/ R1Cf ...

ここで第2図のコンデンサCfを変化させた場
合ボード線図上でどのように変化するかを示した
のが第17図である。Cfを小さくすればKIが大
きくなり、角周波数wL(=KI/KP)が大きくな
るため破線のようになる。すなわち第9図に示す
本発明は、目標値VREFとフイードバツク量VF
が大きい場合は実線の一巡伝関数とし、小さい場
合に破線の関数とするものである。なお第17図
で示す一巡伝達関数G(s)のゲインゼロを構切る角
周波数wcはこの制御系すなわち目標値VREFと
制御量Voの応答角周波数を示すもので、wcが大
きい程、応答性が早くなるものである。また第1
7図で角周波数wLのゲインGDが12〜15dBで安
定すると前述したが、Cfを小さくした場合GDが
小さくなり、不安定になると思われるが、目標値
VREFとフイードバツク量VFの差が大きくなる
と瞬時、Cfの大きい第17図実線の特性となる
ので、不安定とはならない。
FIG. 17 shows how the Bode diagram changes when capacitor Cf in FIG. 2 is changed. If Cf is made smaller, KI becomes larger, and the angular frequency wL (=KI/KP) becomes larger, as shown by the broken line. That is, in the present invention shown in FIG. 9, the target value VREF and the feedback amount VF
When is large, it is a solid-line one-round derivative, and when it is small, it is a broken-line function. The angular frequency wc at which the gain of the open-loop transfer function G(s) reaches zero shown in Fig. 17 indicates the response angular frequency of this control system, that is, the target value VREF and the controlled variable Vo. It will be faster. Also the first
As mentioned above in Figure 7, the gain GD of the angular frequency wL is stable at 12 to 15 dB, but if Cf is made smaller, GD will become smaller and become unstable, but the target value
When the difference between VREF and the feedback amount VF becomes large, the characteristic instantaneously becomes as shown by the solid line in FIG. 17 where Cf is large, so that it does not become unstable.

次に第9図の動作を第18図に示す。第18図
のt=t7〜t8迄は第4図に示すt=t3〜t4の実線
と同様であるが、t=t8付近よりt9以後、係数調
整回路12係数設定回路13の動作により、第4
図に示すコンデンサCfを小さくした破線側の特
性に切替えるため、瞬時収束し、オーバーシユー
トが大幅に改善することができる。なお、第18
図中の破線はt=t8付近で特性を切替えない場合
の動作を示す。
Next, the operation shown in FIG. 9 is shown in FIG. 18. The period from t= t7 to t8 in FIG. 18 is the same as the solid line from t= t3 to t4 shown in FIG. 4 , but from around t=t8 to after t9 , the coefficient adjustment circuit 12 coefficient setting circuit 13, the fourth
Since the characteristics are switched to the side shown by the broken line in which the capacitor Cf shown in the figure is made smaller, instantaneous convergence can be achieved and overshoot can be significantly improved. In addition, the 18th
The broken line in the figure shows the operation when the characteristics are not switched around t= t8 .

次に第3の発明の別の例すなわち第9図の別の
実施例を第19図に示す。第19図は係数調整回
路12を積分回路4の出力に設けたもので、比例
積分制御回路の動作は第9図の動作と全く同じで
ある。
Next, another example of the third invention, that is, another embodiment of FIG. 9 is shown in FIG. 19. In FIG. 19, a coefficient adjustment circuit 12 is provided at the output of the integrating circuit 4, and the operation of the proportional-integral control circuit is exactly the same as that shown in FIG.

次に第2図の不具合を解決する第4の発明の一
実施例を示す。制御ブロツク図は、第9図、第1
9図と同じであるが、図中の係数設定回路13の
特性を第20〜23図に示すようにVEo、また
はEoが大きくなつた時係数K=0とし、積分し
ないようにしたものである。この場合は、目標値
VREFとフイードバツク値VFの差が大きい場合
は、比例回路のみで動作し、目標値VREFとフイ
ードバツク値VFが近づいた時に比例積分制御す
るものである。この場合は、積分回路が過充電す
ることはないため、オーバーシユートはきわめて
小さくなる。
Next, an embodiment of the fourth invention that solves the problem shown in FIG. 2 will be described. The control block diagram is shown in Fig. 9 and Fig. 1.
This is the same as Figure 9, but the characteristics of the coefficient setting circuit 13 in the figure are set to 0 when VEo or Eo becomes large, as shown in Figures 20 to 23, so that no integration is performed. . In this case, the target value
When the difference between VREF and feedback value VF is large, only the proportional circuit operates, and proportional-integral control is performed when target value VREF and feedback value VF approach. In this case, the integrating circuit will not be overcharged, so the overshoot will be extremely small.

次に第5の発明を第24図、第25図に説明す
る。この発明は第1の発明と第3の発明を組み合
せたので第24図は第6図と第9図の組合せたも
ので、第25図は第6図と第19図を組み合せた
ものである。この場合の動作は第1の発明、第3
図の発明で述べたが、第3の発明のみでは、速度
リツプル小、オーバーシユートを小さくできる
が、積分回路の積分時間をVEまたはVEOを等価
的に小さくするが、その時間より早い負荷変動が
生じた場合は、コンデンサ過充電するという根本
的な原因は残つている。第3の発明は、第1の発
明と組合せることにより、積分時間より早い変化
に対して比例回路の変化により、加算回路出力
VAが変化し、その結果、積分回路の出力を瞬時
減小させることが可能であるため、発明の効果と
しては更に改良されることは明らかである。この
場合の具体的実施例は、第6図に追加となつてい
る係数調整回路12と係数設定回路13につい
て、第26図に示す。他の回路は第8〜1図に示
されている。係数調整回路12は掛算器IC1とオ
フセツト調整用可変抵抗器O,Sで構成され、そ
の出力信号BはB=A×K/10で表わされる。ここ で信号Aは第24図の場合はVEOであり、第2
5図の場合は積分回路4の出力信号となる。係数
設定回路13は第10図の一例を示しており入力
信号VEOを全波整流回路すなわち演算増幅回路
OP10〜OP11抵抗R30〜36、ダイオード
D10〜11で構成し、VEOの絶対値|VEO|
を得る。この信号をコンパレータ回路、すなわち
演算増幅回路OP12抵抗R37〜38で構成し、
|VEO|が大きい時、OP12の出力は“H”|
VEO|が小さい時は“L”になる。OP12の出
力は抵抗R39トランジスタQ1、ダイオードD
12で反転し、OP12が“H”のとき、トラン
ジスタQ1がオンとなり、係数設定回路出力Kは
K=(R41×PV)/(R40+R41)となり、OP12
が“L”のときはトランジスタQ1はオフとなり、
K=PVが与えられる。従がつて|VEO|が大の
ときはKは小さくなり、|VEO|小のとき、Kは
大きくなる。
Next, the fifth invention will be explained with reference to FIGS. 24 and 25. This invention combines the first invention and the third invention, so Figure 24 is a combination of Figures 6 and 9, and Figure 25 is a combination of Figures 6 and 19. . The operation in this case is the first invention, the third invention
As mentioned in the invention shown in the figure, with only the third invention, speed ripple and overshoot can be reduced, but the integration time of the integration circuit is reduced equivalently to VE or VEO, but the load fluctuation is faster than that time. If this occurs, the fundamental cause of overcharging the capacitor remains. By combining the third invention with the first invention, the addition circuit output can be increased by a change in the proportional circuit in response to a change faster than the integration time.
Since VA changes and, as a result, it is possible to instantaneously reduce the output of the integrating circuit, it is clear that the effects of the invention can be further improved. A specific embodiment in this case is shown in FIG. 26 with respect to the coefficient adjustment circuit 12 and coefficient setting circuit 13 added to FIG. 6. Other circuits are shown in FIGS. 8-1. The coefficient adjustment circuit 12 is composed of a multiplier IC 1 and variable resistors O and S for offset adjustment, and its output signal B is expressed as B=A×K/10. Here, signal A is VEO in the case of FIG.
In the case of FIG. 5, it is the output signal of the integrating circuit 4. The coefficient setting circuit 13, an example of which is shown in FIG. 10, converts the input signal VEO into a full wave rectifier circuit, that is, an operational amplifier circuit.
Consists of OP10-OP11 resistors R30-36 and diodes D10-11, the absolute value of VEO |VEO|
get. This signal is configured by a comparator circuit, that is, an operational amplifier circuit OP12 and resistors R37 to 38,
When |VEO| is large, the output of OP12 is “H” |
When VEO| is small, it becomes “L”. The output of OP12 is resistor R39 transistor Q 1 , diode D
When OP12 is "H", transistor Q 1 is turned on, and the coefficient setting circuit output K is K = (R 41 × PV) / (R 40 + R 41 ), and OP12 is inverted.
When is “L”, transistor Q1 is off,
K=PV is given. Therefore, when |VEO| is large, K becomes small, and when |VEO| is small, K becomes large.

次に第6の発明は、第1と第4の発明を組合せ
たものでブロツク図としては、第24図、第25
図と同じであるが、係数設定回路13の特性が第
20図〜第23図となつているものである。
Next, the sixth invention is a combination of the first and fourth inventions, and the block diagrams are as shown in FIGS. 24 and 25.
Although it is the same as the figure, the characteristics of the coefficient setting circuit 13 are as shown in FIGS. 20 to 23.

第7の発明は、第2の発明と第3の発明を組合
せしたもので、第27図、第28図となる。
The seventh invention is a combination of the second invention and the third invention, and is shown in FIGS. 27 and 28.

第8の発明は、第2の発明と第4の発明を組合
せしたもので、ブロツク図は第27図、第28図
となり、係数設定回路13の特性が第20〜第2
3となつているものである。
The eighth invention is a combination of the second invention and the fourth invention, the block diagrams are shown in FIGS. 27 and 28, and the characteristics of the coefficient setting circuit 13 are
3.

以上第1〜第8の発明をアナログ回路で具体的
実施例としてあげたが、これらをマイコンによる
ソフトウエア構成とした比例積分制御回路であつ
ても良い。
Although the first to eighth aspects of the present invention have been described as specific examples using analog circuits, they may be used as proportional-integral control circuits having a software configuration using a microcomputer.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、施盤などの刃物の送りまたは
組立ロボツトのアーム駆動用交流または直流電動
機のように正転、逆転頻度が高く、更に速度応答
周波数が30Hz〜100Hzという高速応答を要求され
速度範囲も1:1000から1:10000という広範囲
まで速度リツプルのない安定した速度制御特性さ
らには、施盤の刃物の送り用駆動電動機の様に刃
物が材料に当たつた瞬時においても速度変動を極
力小さくおさえなければならないという高い制御
剛性またロボツトのアームの高精度を要する補間
制御などオーバーシユートのない高速応答、高精
度を要求される速度制御装置において、本発明は
欠く事のできないものであるため、工業上、利益
とするところが大である。また、これらの本発明
を、マイクロコンピユータを用いて、制御すれ
ば、更に部品点数縮減が可能のため、経済的にも
有利である。
According to the present invention, the frequency of forward and reverse rotation is high, such as AC or DC motors for feeding cutlery such as lathes or driving the arms of assembly robots, and the speed range is such that a high speed response frequency of 30Hz to 100Hz is required. Stable speed control characteristics with no speed ripple over a wide range from 1:1000 to 1:10000 Furthermore, speed fluctuations are kept as small as possible even at the moment when the cutter hits the material, such as in the drive motor for feeding the cutter on the lathe. The present invention is indispensable for speed control devices that require high-speed response and high precision without overshoot, such as interpolation control that requires high control rigidity and high accuracy of robot arms. From an industrial perspective, it is of great benefit. Furthermore, if the present invention is controlled using a microcomputer, the number of parts can be further reduced, which is economically advantageous.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のフイードバツク制御ブロツク
図、第2図は従来の比例積分制御回路、第3図は
第1図の動作を説明するためのタイムチヤート、
第4図は第2図の動作を説明するタイムチヤー
ト。第5図は第2図回路で最低回転数で運転した
場合の回転数のオシログラフ。第6図は第1の発
明の実施例を説明するためのブロツク図。第7図
は第2の発明の実施例を説明するためのブロツク
図、第8図は第6図の動作を説明するためのタイ
ムチヤート。第8−1図は、第6図の具体的実施
例。第8−2図は第8−1図の比例リミツタ回路
の特性を示す。第9図は第3の発明のブロツク
図、第10〜第13図は第9図の係数設定回路の
特性を示す。第14図は第1図のブロツク図を伝
達関数で示した図、第15図は第14図を整理し
たブロツク図。第16図は第15図の一巡伝達関
数をボード線図で示した図。第17図は第2図の
回路定数を変えた場合の一巡伝達関数をボード線
図で示した図。第18図は第9図の動作を説明す
るためのタイムチヤート。第19図は第3の発明
の別な実施例第20図〜第23図は第4の発明の
係数設定回路の特性を示す。第24図は、第5の
発明で第1の発明と第3の発明を組み合せた図で
具体的には第6図と第9図を組み合せた図、第2
5図は第5の発明の別な例で第6図と第19図を
組合せた図である。第26図は第9図、第19
図、第24図、第25図に示す係数調整回路と係
数設定回路の具体的実施例を示す。第27図〜第
28図は第7の発明で第2の発明と第3の発明を
組合せたブロツク図である。 1……比較回路、2……増幅回路、3……比例
回路、4……積分回路、5……加算回路、6……
電流増幅回路、7……制御対象、8……検出回
路、9……比例積分制御部、10……三位置動作
非線形回路、11……比例リミツタ回路、12…
…係数調整回路、13……係数設定回路。
FIG. 1 is a conventional feedback control block diagram, FIG. 2 is a conventional proportional-integral control circuit, and FIG. 3 is a time chart for explaining the operation of FIG. 1.
FIG. 4 is a time chart explaining the operation of FIG. 2. Figure 5 is an oscilloscope of the rotation speed when the circuit shown in Figure 2 is operated at the lowest rotation speed. FIG. 6 is a block diagram for explaining an embodiment of the first invention. FIG. 7 is a block diagram for explaining the second embodiment of the invention, and FIG. 8 is a time chart for explaining the operation of FIG. 6. FIG. 8-1 is a specific example of FIG. 6. Figure 8-2 shows the characteristics of the proportional limiter circuit of Figure 8-1. FIG. 9 is a block diagram of the third invention, and FIGS. 10 to 13 show the characteristics of the coefficient setting circuit of FIG. FIG. 14 is a diagram showing the block diagram of FIG. 1 using a transfer function, and FIG. 15 is a block diagram in which FIG. 14 is organized. FIG. 16 is a Bode diagram showing the open-loop transfer function of FIG. 15. FIG. 17 is a Bode diagram showing the open-loop transfer function when the circuit constants in FIG. 2 are changed. FIG. 18 is a time chart for explaining the operation of FIG. 9. FIG. 19 shows another embodiment of the third invention. FIGS. 20 to 23 show the characteristics of the coefficient setting circuit of the fourth invention. FIG. 24 is a fifth invention which is a combination of the first invention and the third invention, specifically, a combination of FIGS. 6 and 9;
FIG. 5 is another example of the fifth invention, which is a combination of FIG. 6 and FIG. 19. Figure 26 is Figure 9, 19
A specific example of the coefficient adjustment circuit and coefficient setting circuit shown in FIGS. 24 and 25 will be shown. FIGS. 27 to 28 are block diagrams of the seventh invention, which is a combination of the second invention and the third invention. 1... Comparison circuit, 2... Amplifying circuit, 3... Proportional circuit, 4... Integrating circuit, 5... Adding circuit, 6...
Current amplification circuit, 7... Controlled object, 8... Detection circuit, 9... Proportional-integral control section, 10... Three-position operation nonlinear circuit, 11... Proportional limiter circuit, 12...
...Coefficient adjustment circuit, 13...Coefficient setting circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 制御量を検出してフイードバツク値を出力す
る検出回路部と、目標値とフイードバツク値の両
者の差をとる比較部と、該比較部の出力を増幅す
る誤差増幅回路部と、該誤差増幅回路部の出力を
増幅する比例回路と前記誤差増幅回路部の出力を
積分する積分回路および前記比例回路と前記積分
回路の出力を加算する加算回路とからなる比例積
分制御回路部と、該比例積分制御回路部の出力に
より制御される制御対象とを備え、前記検出回路
部が前記制御対象の制御量を検出するよう構成さ
れたフイードバツク制御系に用いられる比例積分
制御回路において、前記加算回路の出力と第1、
第2の基準電圧とを比較する三位置動作非線形回
路と、前記比例回路の出力を前記第1、第2の基
準電圧の範囲内に制限するリミツタ回路とを備
え、前記加算回路の出力が前記第1の基準電圧以
上の時に前記三位置動作非線形回路の出力に基づ
いて前記積分回路の出力を前記第1の基準電圧か
ら前記比例回路の出力を差し引いた値にセツトし
て前記比例積分制御回路部の出力を前記第1の基
準電圧の範囲内となるよう制限し、前記加算回路
の出力が前記第2の基準電圧以下の時に、前記三
位置動作非線形回路の出力に基づいて前記積分回
路の出力を前記第2の基準電圧から前記比例回路
の出力を差し引いた値にセツトして前記比例積分
制御回路の出力を前記第2の基準電圧の範囲内と
なるよう制限するとともに、前記積分回路の入力
側または出力側の何れか一方に前記積分回路と直
列に挿入された係数調整回路と、前記誤差増幅回
路の出力に基づいて前記係数調整回路の係数を設
定する係数設定回路とを備え、該係数設定回路は
前記係数調整回路の係数を、前記誤差増幅回路の
出力が大きい場合は小さくするよう、前記誤差増
幅回路の出力が小さい場合に大きくするよう、そ
れぞれ連続的に切替えるように構成されたことを
特徴とする比例積分制御回路。
1. A detection circuit section that detects a control amount and outputs a feedback value, a comparison section that takes the difference between both the target value and the feedback value, an error amplification circuit section that amplifies the output of the comparison section, and the error amplification circuit. a proportional-integral control circuit section comprising a proportional circuit for amplifying the output of the section, an integrating circuit for integrating the output of the error amplifying circuit section, and an adding circuit for adding the outputs of the proportional circuit and the integrating circuit, and the proportional-integral control circuit section; A proportional-integral control circuit used in a feedback control system comprising a controlled object controlled by an output of a circuit section, and wherein the detection circuit section is configured to detect a controlled amount of the controlled object. First,
a three-position nonlinear circuit for comparing the output of the proportional circuit with a second reference voltage; and a limiter circuit that limits the output of the proportional circuit to within the range of the first and second reference voltages; When the voltage is equal to or higher than the first reference voltage, the output of the integration circuit is set to a value obtained by subtracting the output of the proportional circuit from the first reference voltage based on the output of the three-position nonlinear circuit, and the proportional-integral control circuit The output of the integrating circuit is limited to be within the range of the first reference voltage, and when the output of the adding circuit is below the second reference voltage, the output of the integrating circuit is limited based on the output of the three-position operating nonlinear circuit. The output of the proportional-integral control circuit is set to a value obtained by subtracting the output of the proportional circuit from the second reference voltage, and the output of the proportional-integral control circuit is limited to be within the range of the second reference voltage. A coefficient adjusting circuit inserted in series with the integrating circuit on either the input side or the output side, and a coefficient setting circuit configured to set the coefficient of the coefficient adjusting circuit based on the output of the error amplifying circuit, The coefficient setting circuit is configured to continuously switch the coefficient of the coefficient adjustment circuit so as to decrease the coefficient when the output of the error amplification circuit is large, and to increase it when the output of the error amplification circuit is small. A proportional-integral control circuit characterized by:
JP16500583A 1983-09-09 1983-09-09 Proportional/integration control circuit Granted JPS6057402A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16500583A JPS6057402A (en) 1983-09-09 1983-09-09 Proportional/integration control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16500583A JPS6057402A (en) 1983-09-09 1983-09-09 Proportional/integration control circuit

Publications (2)

Publication Number Publication Date
JPS6057402A JPS6057402A (en) 1985-04-03
JPH0334082B2 true JPH0334082B2 (en) 1991-05-21

Family

ID=15804029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16500583A Granted JPS6057402A (en) 1983-09-09 1983-09-09 Proportional/integration control circuit

Country Status (1)

Country Link
JP (1) JPS6057402A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0649412B2 (en) * 1985-11-29 1994-06-29 日本電装株式会社 Automotive air conditioner
JPH02245901A (en) * 1989-03-20 1990-10-01 Noboru Yamaguchi Method and device for control
JP5292625B2 (en) 2008-03-31 2013-09-18 株式会社小松製作所 Hydraulic drive fan control device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5184544A (en) * 1975-01-21 1976-07-23 Fuji Electric Co Ltd CHOSETSUKINOKIKANJOSUKIRIKAEKAIRO
JPS6026039B2 (en) * 1977-09-05 1985-06-21 三菱製紙株式会社 Self-coloring pressure-sensitive recording paper
JPS57172472A (en) * 1981-04-17 1982-10-23 Hitachi Ltd Proportional plus integral control circuit

Also Published As

Publication number Publication date
JPS6057402A (en) 1985-04-03

Similar Documents

Publication Publication Date Title
CA1075307A (en) Power factor control system for ac induction motors
US4079301A (en) D.C. motor control
JPH0127677B2 (en)
US5153492A (en) Servo amplifier
JPS6110991A (en) Rotating speed regulator for ac motor
EP2647115B1 (en) Efficiency-optimizing, calibrated sensorless power/energy conversion in a switch-mode power supply
WO2020185268A1 (en) Motor controller with power feedback loop
JP3807841B2 (en) Apparatus and method for compensating variable load inductance for motor drive circuit
US4358730A (en) AC Power control circuit
US3419777A (en) Speed regulating system providing constant loop gain
JPH0334082B2 (en)
US5230035A (en) Motor speed controller
US4328447A (en) DC Motor speed regulator
EP0196543A2 (en) Current control of an inductive load
RU2397529C2 (en) Self-adjusting electric drive
EP0092370A1 (en) A.C. motor controller
JPS6260919B2 (en)
JP2535210B2 (en) Synchronous generator automatic voltage regulator
US5446352A (en) Series or compound motor control circuit having dual series windings
Lin et al. Nonlinear field weakening controller of a separately excited DC motor
JPH055835Y2 (en)
SU656169A1 (en) Device for control of electric motor armature current
SU1640806A1 (en) Valve-type electric drive
SU928300A1 (en) Self-tuning control system
JPH0514720Y2 (en)