JPH0334082B2 - - Google Patents
Info
- Publication number
- JPH0334082B2 JPH0334082B2 JP58165005A JP16500583A JPH0334082B2 JP H0334082 B2 JPH0334082 B2 JP H0334082B2 JP 58165005 A JP58165005 A JP 58165005A JP 16500583 A JP16500583 A JP 16500583A JP H0334082 B2 JPH0334082 B2 JP H0334082B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- proportional
- section
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
- G05B11/01—Automatic controllers electric
- G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は比例積分制御を行なうフイードバツク
制御装置に係り、特に工作機などの刃物の送り駆
動用電動機、産業用ロボツトなどのアーム駆動用
電動機など高速応答でかつオーバーシユート防
止・速度リツプル小、制御剛性大とするために好
適な比例積分回路に関する。
制御装置に係り、特に工作機などの刃物の送り駆
動用電動機、産業用ロボツトなどのアーム駆動用
電動機など高速応答でかつオーバーシユート防
止・速度リツプル小、制御剛性大とするために好
適な比例積分回路に関する。
従来のフイードバツク制御系を第１図に示す。
目標値VREFと制御結果である制御VOを検出回路
部８で検出し、フイードバツク信号VFを出力す
る。次に比較部１でその差VE（＝VREF−VF）を求
め、増幅回路部２により増幅する。この出力VEO
は比例回路部３で増幅され、また、積分回路部４
で積分される。これらの出力VPおよびVIを加算
回路部５で加算され、信号VAを出力する。なお
比例回路３、積分回路４、加算回路５を比例積分
回路部９とする。信号VAは制御対象７が電動機
であればトルク指令（または電流指令）となり、
電動増幅回路６で電流増幅され、制御対象７を制
御し、制御量VOを出力する。第３図は第１図ブ
ロツク図の動作を示したもので、制御対象７には
電動機を想定している。従つて、目標値VREFに制
御量VOが追従するように動作する。第３図で時
間t0からt1について説明する。３−１は目標値
VREFがステツプ状に変化し、制御量VO、フイー
ドバツク量VFがランプ状に加速上昇すれば比較
部１の出力VEは３−２のように正の高い値から
減少してくる。次に増幅回路部２の出力VEOはVE
を増幅するため、増幅回路部２の飽和電圧（正側
は＋VEOMAX負側は−VEOMAX）で制御されて３−３
のようになる。次にVEOは比例回路３で任意の係
数倍されて３−４のようになる。積分回路４では
VEOを積分し、３−５のように上昇する。次に加
算回路で３−４，３−５のVP、VIを加算するが
加算回路の飽和電圧（正側は＋VAMAX、負側は−
VAMAX）で制御されるため、３−６で示すように
時間tAで上昇せずに＋VAMAXとなる。なお破線は、
VP＋VIを算術的に加算したものを示す。次に時
間ｔ＝t1で目標値VVREFが正から負にステツプ状
に減少した時に、比較部１の出力VE、および増
幅回路部２の出力VEOはそれぞれ△VE、△VEO減
少し、比例回路３の出力VPも△VP減少する。積
分回路４の出力VIは、入力VEOが負となるための
放電となり３−５のように減少する。比例回路お
よび積分回路出力は加算回路５で加算されるが、
比例回路力VPと積分回路出力VIが第３図３−４，
３−５においては個々には飽和していないため、
加算回路出力VAすなわち電流指令は３−６のよ
うに破線VP＋VIの点より△VA＝△VP落ちる。こ
のため、加算回路出力信号VAは３−６のように
ｔ＝t1時点では負電圧とはならずに正電圧とな
る。正電圧は時間tBまで続くが、時間t1において
目標値が負側に変わつているにもかかわらずVA
が正となつているため、制御対象は正側のトルク
となり、応答遅れすなわちオーバーシユートが生
じる。この様子を３−１の破線で示す。なお第３
図３−７は、理想的な加算回路出力VAを示した
もので飽和電圧＋VAMAXからｔ＝t1で△VA＝△VP
減少し、VAが負側のトルク指令となつている。
このときの制御対象出力VOは３−８のようにｔ
＝t1から減少している。この場合はオーバーシユ
ートしていない。
目標値VREFと制御結果である制御VOを検出回路
部８で検出し、フイードバツク信号VFを出力す
る。次に比較部１でその差VE（＝VREF−VF）を求
め、増幅回路部２により増幅する。この出力VEO
は比例回路部３で増幅され、また、積分回路部４
で積分される。これらの出力VPおよびVIを加算
回路部５で加算され、信号VAを出力する。なお
比例回路３、積分回路４、加算回路５を比例積分
回路部９とする。信号VAは制御対象７が電動機
であればトルク指令（または電流指令）となり、
電動増幅回路６で電流増幅され、制御対象７を制
御し、制御量VOを出力する。第３図は第１図ブ
ロツク図の動作を示したもので、制御対象７には
電動機を想定している。従つて、目標値VREFに制
御量VOが追従するように動作する。第３図で時
間t0からt1について説明する。３−１は目標値
VREFがステツプ状に変化し、制御量VO、フイー
ドバツク量VFがランプ状に加速上昇すれば比較
部１の出力VEは３−２のように正の高い値から
減少してくる。次に増幅回路部２の出力VEOはVE
を増幅するため、増幅回路部２の飽和電圧（正側
は＋VEOMAX負側は−VEOMAX）で制御されて３−３
のようになる。次にVEOは比例回路３で任意の係
数倍されて３−４のようになる。積分回路４では
VEOを積分し、３−５のように上昇する。次に加
算回路で３−４，３−５のVP、VIを加算するが
加算回路の飽和電圧（正側は＋VAMAX、負側は−
VAMAX）で制御されるため、３−６で示すように
時間tAで上昇せずに＋VAMAXとなる。なお破線は、
VP＋VIを算術的に加算したものを示す。次に時
間ｔ＝t1で目標値VVREFが正から負にステツプ状
に減少した時に、比較部１の出力VE、および増
幅回路部２の出力VEOはそれぞれ△VE、△VEO減
少し、比例回路３の出力VPも△VP減少する。積
分回路４の出力VIは、入力VEOが負となるための
放電となり３−５のように減少する。比例回路お
よび積分回路出力は加算回路５で加算されるが、
比例回路力VPと積分回路出力VIが第３図３−４，
３−５においては個々には飽和していないため、
加算回路出力VAすなわち電流指令は３−６のよ
うに破線VP＋VIの点より△VA＝△VP落ちる。こ
のため、加算回路出力信号VAは３−６のように
ｔ＝t1時点では負電圧とはならずに正電圧とな
る。正電圧は時間tBまで続くが、時間t1において
目標値が負側に変わつているにもかかわらずVA
が正となつているため、制御対象は正側のトルク
となり、応答遅れすなわちオーバーシユートが生
じる。この様子を３−１の破線で示す。なお第３
図３−７は、理想的な加算回路出力VAを示した
もので飽和電圧＋VAMAXからｔ＝t1で△VA＝△VP
減少し、VAが負側のトルク指令となつている。
このときの制御対象出力VOは３−８のようにｔ
＝t1から減少している。この場合はオーバーシユ
ートしていない。
第１図は上述のように加算回路の飽和電圧の関
係より、オーバーシユートを生じるという欠点が
あつた。次に別な例として第２図について説明す
る。第２図は、第１図の比例積分制御回路部９を
アナログ回路で構成した一例である。目標値VREF
とフイードバツク値VFは抵抗R1を通して演算増
幅器OP１の負端子に接続されている。OP１の正
端子は抵抗R2を通して零電位に接続されている。
また負端子と出力端子には抵抗Rfとコンデンサ
Cfが直列に接続されている。なお演算増幅器OP
１は線形動作している時はOP１の負端子は零電
位となつているため、第２図で抵抗Rfとコンデ
ンサCfに流れる電流ifは if＝i1−i2＝１／R1（VREF−VF） …… となる。従つて、出力VAは VA＝−（Rf if＋∫t p１／Cfif dt）−〔Rf／R1（VREF−
VF）＋１／R1Cf∫t p（VREF−VF）dt〕…… となる。VREF−VF＝VEとおけば VA＝−Rf／R1×VE＋１／R1Cf∫t pVEdt） …… （上記式の第１項を比例項と称し第２項を積分
項と呼ぶ） 式より、第１図で示す比例回路出力VPおよ
び積分回路出力VIは第２図では、抵抗Rfの両端
電圧がVP、コンデンサCf両端電圧がVIとなり、
Rf、Cfが直列接続されているため、出力は電圧
加算される。
係より、オーバーシユートを生じるという欠点が
あつた。次に別な例として第２図について説明す
る。第２図は、第１図の比例積分制御回路部９を
アナログ回路で構成した一例である。目標値VREF
とフイードバツク値VFは抵抗R1を通して演算増
幅器OP１の負端子に接続されている。OP１の正
端子は抵抗R2を通して零電位に接続されている。
また負端子と出力端子には抵抗Rfとコンデンサ
Cfが直列に接続されている。なお演算増幅器OP
１は線形動作している時はOP１の負端子は零電
位となつているため、第２図で抵抗Rfとコンデ
ンサCfに流れる電流ifは if＝i1−i2＝１／R1（VREF−VF） …… となる。従つて、出力VAは VA＝−（Rf if＋∫t p１／Cfif dt）−〔Rf／R1（VREF−
VF）＋１／R1Cf∫t p（VREF−VF）dt〕…… となる。VREF−VF＝VEとおけば VA＝−Rf／R1×VE＋１／R1Cf∫t pVEdt） …… （上記式の第１項を比例項と称し第２項を積分
項と呼ぶ） 式より、第１図で示す比例回路出力VPおよ
び積分回路出力VIは第２図では、抵抗Rfの両端
電圧がVP、コンデンサCf両端電圧がVIとなり、
Rf、Cfが直列接続されているため、出力は電圧
加算される。
従つて、第２図は第１図と同様な制御系である
事を示している。なお、この場合は、第１図のよ
うに、比例部および積分部の飽和電圧が個々に決
められるのではなく、式のように加算された比
例積分回路出力VAで決められるので、比例部が
大きい場合は積分部は小さくなるよう飽和値分担
が異なつてくる。その逆の場合は、積分部は大き
くなる。次に第２図の動作を第４図にて説明す
る。全体の制御系は第１図と同じで制御対象７は
電動機であり、電動機の負荷には一定の負荷が加
わつているものとする４−１は、目標値VREFを、
ある一定回転数から微少回転数だけ増加した場合
で、時間t3からt4間で制御量VO、フイードバツク
量VFは、実線で示すように加速していく。比例
部出力VPは４−２の実線で示すように、ｔ＝t3で
急しゆんに立上り、目標値VREFとフイードバツク
量VFが等しくなつたｔ＝t4でゼロになる。積分部
は４−３のようにｔ＝t3で積分されｔ＝t4で積分
されずにピーク値となつている。比例積分部出力
すなわち電流指令VAは、VPとVIの加算であるた
め、４−４の実線ようになるが、ｔ＝t4で目標値
VREFとフイードバツク量VFが等しくなるが、電
動機の負荷が一定であればｔ＝t3以前と以後で電
流指令VAは等しくならなければならない。しか
し、ｔ＝t4で比例部VPはゼロとなつているが積分
部VIはt3からt4までの間に加速トルク分を積分さ
れｔ＝t4でVI1という値となつており、VI1−VI分
だけ過充電されている事になる。そのため、VI1
−VIの分を放電するまでは、４−４のように必
要以上の電流を流すためｔ＝t4以後も更に加速さ
せられ、４−１の実線のようにオーバーシユート
する。次に第２図でコンデンサCfを小さくして、
積分時間を短かくした場合４−３の破線のよう
に、更に急峻に立上り、また行過ぎ量も大きくな
る。このため、VP、VAも４−２，４−３の破線
のようになるため、制御量VOも４−１の破線で
示すように、目標値に近ずく時間は早くなるが、
振動的となつてしまう。次に同様の第２図回路に
おいて低速回転数たとえば速度範囲が１：1000〜
10000という場合の最低速で回転させた場合のオ
シログラフを第５図に示す。第５図実線で示すよ
うに最低速では、電動機の固定子巻線によるスロ
ツトリツプルによる速度変動、また負荷のねじり
剛性の不均一性などにより定常状態で速度リツプ
ルが生じる。なお破線は、コンデンサCfの値を
小さくしたもので、前述のように始動時のオーバ
ーシユートは大きくなるが、積分時間が短かくな
つているため、速度リツプルを吸収する能力を持
つている。このため、Cfが小さいと定常時の速
度リツプルはきわめて良好となる。以上述べたよ
うに、第１図構成の場合の飽和電圧の問題による
オーバーシユート、第２図回路の積分回路用コン
デンサCfが大きい場合、応答は遅くなり、また、
応答が遅いために低速時の速度リツプルが大きく
なる。逆にCfが小さい場合は、オーバーシユー
トが更に大きくなるという欠点があつた。
事を示している。なお、この場合は、第１図のよ
うに、比例部および積分部の飽和電圧が個々に決
められるのではなく、式のように加算された比
例積分回路出力VAで決められるので、比例部が
大きい場合は積分部は小さくなるよう飽和値分担
が異なつてくる。その逆の場合は、積分部は大き
くなる。次に第２図の動作を第４図にて説明す
る。全体の制御系は第１図と同じで制御対象７は
電動機であり、電動機の負荷には一定の負荷が加
わつているものとする４−１は、目標値VREFを、
ある一定回転数から微少回転数だけ増加した場合
で、時間t3からt4間で制御量VO、フイードバツク
量VFは、実線で示すように加速していく。比例
部出力VPは４−２の実線で示すように、ｔ＝t3で
急しゆんに立上り、目標値VREFとフイードバツク
量VFが等しくなつたｔ＝t4でゼロになる。積分部
は４−３のようにｔ＝t3で積分されｔ＝t4で積分
されずにピーク値となつている。比例積分部出力
すなわち電流指令VAは、VPとVIの加算であるた
め、４−４の実線ようになるが、ｔ＝t4で目標値
VREFとフイードバツク量VFが等しくなるが、電
動機の負荷が一定であればｔ＝t3以前と以後で電
流指令VAは等しくならなければならない。しか
し、ｔ＝t4で比例部VPはゼロとなつているが積分
部VIはt3からt4までの間に加速トルク分を積分さ
れｔ＝t4でVI1という値となつており、VI1−VI分
だけ過充電されている事になる。そのため、VI1
−VIの分を放電するまでは、４−４のように必
要以上の電流を流すためｔ＝t4以後も更に加速さ
せられ、４−１の実線のようにオーバーシユート
する。次に第２図でコンデンサCfを小さくして、
積分時間を短かくした場合４−３の破線のよう
に、更に急峻に立上り、また行過ぎ量も大きくな
る。このため、VP、VAも４−２，４−３の破線
のようになるため、制御量VOも４−１の破線で
示すように、目標値に近ずく時間は早くなるが、
振動的となつてしまう。次に同様の第２図回路に
おいて低速回転数たとえば速度範囲が１：1000〜
10000という場合の最低速で回転させた場合のオ
シログラフを第５図に示す。第５図実線で示すよ
うに最低速では、電動機の固定子巻線によるスロ
ツトリツプルによる速度変動、また負荷のねじり
剛性の不均一性などにより定常状態で速度リツプ
ルが生じる。なお破線は、コンデンサCfの値を
小さくしたもので、前述のように始動時のオーバ
ーシユートは大きくなるが、積分時間が短かくな
つているため、速度リツプルを吸収する能力を持
つている。このため、Cfが小さいと定常時の速
度リツプルはきわめて良好となる。以上述べたよ
うに、第１図構成の場合の飽和電圧の問題による
オーバーシユート、第２図回路の積分回路用コン
デンサCfが大きい場合、応答は遅くなり、また、
応答が遅いために低速時の速度リツプルが大きく
なる。逆にCfが小さい場合は、オーバーシユー
トが更に大きくなるという欠点があつた。
上述の問題は、数ミクロンの精度を要求される
NC工作機の刃物の送り用電動機の速度制御、位
置決め制御または、年々高速高精度化をたどる組
立ロボツトなどのアーム駆動電動機のように正逆
転頻度が高く、速度応答周波数が30〜100Hzとい
うように高速応答を要求され、しかも速度範囲も
１：1000〜10000という広範囲まで速度リツプル
のない安定した速度制御特性を要求される場合、
これらの問題を解決することが不可欠の条件とな
つてきている。
NC工作機の刃物の送り用電動機の速度制御、位
置決め制御または、年々高速高精度化をたどる組
立ロボツトなどのアーム駆動電動機のように正逆
転頻度が高く、速度応答周波数が30〜100Hzとい
うように高速応答を要求され、しかも速度範囲も
１：1000〜10000という広範囲まで速度リツプル
のない安定した速度制御特性を要求される場合、
これらの問題を解決することが不可欠の条件とな
つてきている。
本発明の目的はオーバーシユートを防止した高
速速度応答であり速度範囲が１：1000〜10000の
最低速度においても速度リツプルの小さいもので
あり、更に、外乱負荷、たとえば旋盤の刃物が材
料に接触したときの速度変動（制御剛性）もきわ
めて小さくなるような比例積分制御回路を提供す
ることにある。
速速度応答であり速度範囲が１：1000〜10000の
最低速度においても速度リツプルの小さいもので
あり、更に、外乱負荷、たとえば旋盤の刃物が材
料に接触したときの速度変動（制御剛性）もきわ
めて小さくなるような比例積分制御回路を提供す
ることにある。
第１図のように比例回路３、積分回路４の飽和
値および加算回路の飽和値の問題よりオーバーシ
ユートする場合は、比例積分制御出力VAの最大
値VAMAX以上となろうとした時は、積分回路出力
信号VIを（VAMAX−VP）となるよう初期設定を行
なう事により解決し、第２図の場合は、目標値
VRERとフイードバツク量VFとの差VEが大きいと
きは、積分時間を大きくして、オーバーシユート
しないようにし、VEが小さくなつた時すなわち
目標値VREFとフイードバツク量VFが近づいた時
に積分時間を小さくするようにして、積分回路の
定数を自動的に切替えて、応答の早い系を実現し
たものである。
値および加算回路の飽和値の問題よりオーバーシ
ユートする場合は、比例積分制御出力VAの最大
値VAMAX以上となろうとした時は、積分回路出力
信号VIを（VAMAX−VP）となるよう初期設定を行
なう事により解決し、第２図の場合は、目標値
VRERとフイードバツク量VFとの差VEが大きいと
きは、積分時間を大きくして、オーバーシユート
しないようにし、VEが小さくなつた時すなわち
目標値VREFとフイードバツク量VFが近づいた時
に積分時間を小さくするようにして、積分回路の
定数を自動的に切替えて、応答の早い系を実現し
たものである。
本発明の比例積分回路部の第１の発明の一実施
例を第６図ブロツク図で説明する。第６図は第１
図の比例積分回路部９に相当するもので、第１図
と同じ符号のものは全く同一の回路である。第１
図と異なる点は、加算回路出力VA（電流指令）の
正の最大リミツタ値をD1、負の最大リミツタ値
−D2を設けているもので第１図で示す比例回路
出力に比例リミツタ回路１１を設け、更に加算回
路出力VAと＋D1、−D2とを比較する三位置動作
非線形回路１０を設け、この出力VDが負のとき、
積分回路４の出力VIをD1−VPとなるよう再設定
しVDが正のときは積分回路４の出力VIを−D2−
VPとなるようにしたものである。例えば＋D1を
＋10V−D2＝−8Vとすれば三位置動作非線形回
路１０の出力VDが VDが負のとき VP＝＋8Vであれば VI＝＋2Vにセツト VDが正のとき VP＝−6Vであれば VI＝−2Vにセツト VDがゼロのときは、積分回路４には何の影響
を与えなように構成したものである。
例を第６図ブロツク図で説明する。第６図は第１
図の比例積分回路部９に相当するもので、第１図
と同じ符号のものは全く同一の回路である。第１
図と異なる点は、加算回路出力VA（電流指令）の
正の最大リミツタ値をD1、負の最大リミツタ値
−D2を設けているもので第１図で示す比例回路
出力に比例リミツタ回路１１を設け、更に加算回
路出力VAと＋D1、−D2とを比較する三位置動作
非線形回路１０を設け、この出力VDが負のとき、
積分回路４の出力VIをD1−VPとなるよう再設定
しVDが正のときは積分回路４の出力VIを−D2−
VPとなるようにしたものである。例えば＋D1を
＋10V−D2＝−8Vとすれば三位置動作非線形回
路１０の出力VDが VDが負のとき VP＝＋8Vであれば VI＝＋2Vにセツト VDが正のとき VP＝−6Vであれば VI＝−2Vにセツト VDがゼロのときは、積分回路４には何の影響
を与えなように構成したものである。
次に第６図の動作を第８図のタイムチヤートで
説明する。第８図は第３図と同様に８−１に示す
よう目標値VREFをｔ＝toでステツプ状に変化させ
たもので、制御量VOは加速上昇していく。ｔ＝
to〜t3迄は８−２のVE、８−３のVEO、８−４の
VPは第３図の３−２，３−３，３−４と全く同
様である。８−４で示すVPは比例リミツタ回路
１１の正側リミツタD1に達していない場合を示
している。積分回路出力VIは８−５に示すよう
に時間ｔ＝to〜t1迄は加算回路出力VAが正のリミ
ツタ値D1迄上昇していないため、第３図と同じ
ように積分していく。しかし、ｔ＝t1でVA＝D1
となると三位置非線形回路１０の動作により、積
分回路出力VAはVI＝D1−VPでセツトされるた
め、一定値を保持される。すなわち積分回路４に
は過充電されない。次にｔ＝t2で加算回路出力
VAはVA＜D1となるので積分回路出力VIは上昇す
る。次に目標値がｔ＝t3で負側に変化した場合、
積分回路出力VIは放電となりｔ＝t4迄減少する。
ｔ＝t4で加算回路出力VAがVA＝−D2となると三
位置動作線形回路１０が動作して積分回路出力
VIは−D2−VPの値でセツトされ、ｔ＝t5迄保持
される。なお三位置動作非線形回路１０の出力を
８−７に示す。
説明する。第８図は第３図と同様に８−１に示す
よう目標値VREFをｔ＝toでステツプ状に変化させ
たもので、制御量VOは加速上昇していく。ｔ＝
to〜t3迄は８−２のVE、８−３のVEO、８−４の
VPは第３図の３−２，３−３，３−４と全く同
様である。８−４で示すVPは比例リミツタ回路
１１の正側リミツタD1に達していない場合を示
している。積分回路出力VIは８−５に示すよう
に時間ｔ＝to〜t1迄は加算回路出力VAが正のリミ
ツタ値D1迄上昇していないため、第３図と同じ
ように積分していく。しかし、ｔ＝t1でVA＝D1
となると三位置非線形回路１０の動作により、積
分回路出力VAはVI＝D1−VPでセツトされるた
め、一定値を保持される。すなわち積分回路４に
は過充電されない。次にｔ＝t2で加算回路出力
VAはVA＜D1となるので積分回路出力VIは上昇す
る。次に目標値がｔ＝t3で負側に変化した場合、
積分回路出力VIは放電となりｔ＝t4迄減少する。
ｔ＝t4で加算回路出力VAがVA＝−D2となると三
位置動作線形回路１０が動作して積分回路出力
VIは−D2−VPの値でセツトされ、ｔ＝t5迄保持
される。なお三位置動作非線形回路１０の出力を
８−７に示す。
このように三位置動作非線形回路１０は加算回
路出力VAが−D2〜D1の範囲を越えようとした時
に比例回路のリミツタを加算回路出力VAと同じ
−D2〜D1に制限されているので、積分回路の出
力を比例回路の出力VPによつて、最大振幅値す
なわちリミツト値を自動的に変化させて積分回路
を過充電防止させ、オーバーシユートしないよう
にしたものである。
路出力VAが−D2〜D1の範囲を越えようとした時
に比例回路のリミツタを加算回路出力VAと同じ
−D2〜D1に制限されているので、積分回路の出
力を比例回路の出力VPによつて、最大振幅値す
なわちリミツト値を自動的に変化させて積分回路
を過充電防止させ、オーバーシユートしないよう
にしたものである。
第７図は、第２の発明の一実施例で第６図ブロ
ツク図において、比例回路３の出力の比例リミツ
タ１１を除いたものである。この場合加算回路５
の出力VAが第１および第２の基準電圧D1および
−D2で押えられているため、比例回路出力VPが
−D2〜D1の範囲以上の値となつたとき積分回路
出力VIは逆極性の値にセツトされるが、前述の
積分回路過充電防止については全く同様の効果が
得られる。
ツク図において、比例回路３の出力の比例リミツ
タ１１を除いたものである。この場合加算回路５
の出力VAが第１および第２の基準電圧D1および
−D2で押えられているため、比例回路出力VPが
−D2〜D1の範囲以上の値となつたとき積分回路
出力VIは逆極性の値にセツトされるが、前述の
積分回路過充電防止については全く同様の効果が
得られる。
なお、第１の発明の具体的実施例を第８−１図
に示す。
に示す。
第８−１図においてR5〜R28は抵抗、Ｐ，Ｉ，
D1，D2は定数設定用の可変抵抗器、D1〜D6はダ
イオード、Ｃはコンデンサ、OP2〜OP9は演算増
幅器を示す。比較部１および増幅回路部２は、演
算増幅器OP2とR5〜R8で構成されその出力はVEO
となる。信号VEOは演算増幅器OP3とR9〜R11と
比例定数を調整する可変抵抗Ｐで比例回路部３を
構成する。積分回路部４はOP4，R12〜R14とコン
デンサＣ、と積分定数調整する可変抵抗Ｉから成
つており、比例回路部出力はOP5〜OP6，R15〜
R25ダイオードD1〜D4より比例リミツタ回路１１
を構成している。比例リミツタ回路１１の動作
は、負の最大値調整用可変抵抗器D1から抵抗R15
を通してOP5のマイナス端子へ、また、正の最大
値調整用可変抵抗器D2より抵抗24を通してOP6の
マイナス端子に接続されており、抵抗R20の回路
ａとOP5の周辺回路ｂ、OP6の周辺回路ｃの３回
路に分けられ、それぞれ第８−２図のａ〜ｃのよ
うな特性となつており、３回路を合成した（ａ＋
ｂ＋ｃ）で破線のようにD1〜D2間以外の所でリ
ミツタが動作する。D1，D2は可変抵抗器で調整
可能のため、リミツタ値は可変である。加算回路
５はR26〜R28，OP７で構成され、三位置動作非
線形回路１０はOP８〜OP９，D5〜D6で構成さ
れている。三位置動作非線形回路１０の動作は、
加算回路出力VAとD1，D2を比較し、OP2の出力
が負の状態のときにVA＜−D1であればVAは負と
なりOP8はコンパレータ動作となり“Ｈ”となつ
てダイオードD5が導通する。抵抗R12とR13はR12
≫R13としておけば積分回路出力はVA＝−D1とな
るまで瞬時放電される。
D1，D2は定数設定用の可変抵抗器、D1〜D6はダ
イオード、Ｃはコンデンサ、OP2〜OP9は演算増
幅器を示す。比較部１および増幅回路部２は、演
算増幅器OP2とR5〜R8で構成されその出力はVEO
となる。信号VEOは演算増幅器OP3とR9〜R11と
比例定数を調整する可変抵抗Ｐで比例回路部３を
構成する。積分回路部４はOP4，R12〜R14とコン
デンサＣ、と積分定数調整する可変抵抗Ｉから成
つており、比例回路部出力はOP5〜OP6，R15〜
R25ダイオードD1〜D4より比例リミツタ回路１１
を構成している。比例リミツタ回路１１の動作
は、負の最大値調整用可変抵抗器D1から抵抗R15
を通してOP5のマイナス端子へ、また、正の最大
値調整用可変抵抗器D2より抵抗24を通してOP6の
マイナス端子に接続されており、抵抗R20の回路
ａとOP5の周辺回路ｂ、OP6の周辺回路ｃの３回
路に分けられ、それぞれ第８−２図のａ〜ｃのよ
うな特性となつており、３回路を合成した（ａ＋
ｂ＋ｃ）で破線のようにD1〜D2間以外の所でリ
ミツタが動作する。D1，D2は可変抵抗器で調整
可能のため、リミツタ値は可変である。加算回路
５はR26〜R28，OP７で構成され、三位置動作非
線形回路１０はOP８〜OP９，D5〜D6で構成さ
れている。三位置動作非線形回路１０の動作は、
加算回路出力VAとD1，D2を比較し、OP2の出力
が負の状態のときにVA＜−D1であればVAは負と
なりOP8はコンパレータ動作となり“Ｈ”となつ
てダイオードD5が導通する。抵抗R12とR13はR12
≫R13としておけば積分回路出力はVA＝−D1とな
るまで瞬時放電される。
また、VA＞D2のときはOP9の出力が“Ｌ”と
なつてダイオードD6が導通となつて積分回路出
力は同様にVA＝D2となるまで放電される。その
結果、加算回路出力VAは−D1〜D2以内になるよ
うにリミツタがかかる。
なつてダイオードD6が導通となつて積分回路出
力は同様にVA＝D2となるまで放電される。その
結果、加算回路出力VAは−D1〜D2以内になるよ
うにリミツタがかかる。
次に第２の発明の具体的実施例は、比例リミツ
タ回路１１を除いたものであるため、第８−１図
から明らかであるため省略する。
タ回路１１を除いたものであるため、第８−１図
から明らかであるため省略する。
次に、従来回路で示した第２図回路構成および
第４図動作説明による不具合について、第３の発
明の実施例内容を第９図ブロツク図で示す。第９
図は第１図の比例積分制御回路部と異なる点は積
分回路４の前段に係数調整回路１２と係数設定回
路１３を設けたのみでその他は、全く同一であ
る。第９図は、第２図の回路で第４図に示すよう
にコンデンサCfを大きくすると第４図４−１の
ようにオーバーシユートは小さいが、応答時間が
長くなり、また第５図のように速度リツプルが生
じコンデンサCfを小さくすると応答時間が早く
なり、速度リツプルは改善されるがオーバーシユ
ートが大きくなるという欠点が生じていた。
第４図動作説明による不具合について、第３の発
明の実施例内容を第９図ブロツク図で示す。第９
図は第１図の比例積分制御回路部と異なる点は積
分回路４の前段に係数調整回路１２と係数設定回
路１３を設けたのみでその他は、全く同一であ
る。第９図は、第２図の回路で第４図に示すよう
にコンデンサCfを大きくすると第４図４−１の
ようにオーバーシユートは小さいが、応答時間が
長くなり、また第５図のように速度リツプルが生
じコンデンサCfを小さくすると応答時間が早く
なり、速度リツプルは改善されるがオーバーシユ
ートが大きくなるという欠点が生じていた。
本発明は目標値VREFとフイードバツク値の差
VEまたは増幅回路出力VEOの絶対値が、大きい場
合は等価的にコンデンサCfの値を大きくし、VE
またはVEOが小さくなつた時にコンデンサCfの値
が小さくなるようにして両者の良い点を切替える
ように構成したものである。すなわち、係数設定
回路１３の入力特性は第１０〜１３図に示すよう
に、第１０図はVEOがある値以上は小さくして、
目標値VREFとフイードバツク量VFが近づいたVEO
（またはVEでも良い）の小さい時に、大きくなる
よう段階的に切替えたものである。第１０図は一
段階であるが２以上の段階であつても良い。第１
１図は、第１０図の特性にヒステリシスを持たせ
たものである。第１２図は連続的に切替えるもの
である。第１３図はＫ＝（1VEO1＋ｂ）-n＋１ただ
し、ｂ＞０、ｎ≧１（実数）である。また係数調
整回路１２は入力VEOと係数設定回路１３の出力
ｋにより、VEO×ｋとして出力するようにしたも
ので、VEまたはVEOが小さい時は第９図全体動作
として、積分時間を小さくし、VEまたはVEOが大
きい時は積分時間を大きくして、制御量VOを目
標値VREFに近づくまではゆつくりと近づけ、目標
値に接近した時に素早く応答させオーバーシユー
トしないようにして、さらに速度リツプルが小さ
くなるよう制御するものである。
VEまたは増幅回路出力VEOの絶対値が、大きい場
合は等価的にコンデンサCfの値を大きくし、VE
またはVEOが小さくなつた時にコンデンサCfの値
が小さくなるようにして両者の良い点を切替える
ように構成したものである。すなわち、係数設定
回路１３の入力特性は第１０〜１３図に示すよう
に、第１０図はVEOがある値以上は小さくして、
目標値VREFとフイードバツク量VFが近づいたVEO
（またはVEでも良い）の小さい時に、大きくなる
よう段階的に切替えたものである。第１０図は一
段階であるが２以上の段階であつても良い。第１
１図は、第１０図の特性にヒステリシスを持たせ
たものである。第１２図は連続的に切替えるもの
である。第１３図はＫ＝（1VEO1＋ｂ）-n＋１ただ
し、ｂ＞０、ｎ≧１（実数）である。また係数調
整回路１２は入力VEOと係数設定回路１３の出力
ｋにより、VEO×ｋとして出力するようにしたも
ので、VEまたはVEOが小さい時は第９図全体動作
として、積分時間を小さくし、VEまたはVEOが大
きい時は積分時間を大きくして、制御量VOを目
標値VREFに近づくまではゆつくりと近づけ、目標
値に接近した時に素早く応答させオーバーシユー
トしないようにして、さらに速度リツプルが小さ
くなるよう制御するものである。
次に第９図の比例積分制御回路を用いて、第１
図の制御系において、自動制御系の検討を行なう
ため、最初に第１図のブロツク図を第１４図の伝
達関数で示す。各記号の説明を下記に示す。
図の制御系において、自動制御系の検討を行なう
ため、最初に第１図のブロツク図を第１４図の伝
達関数で示す。各記号の説明を下記に示す。
KP…比例回路ゲイン定数
KI…積分回路積分数
K1…積分比例制御回路出力から電動機出力トル
クまでの変換定数 TI1…電動機コイル時定数 K2…トルクから回転数までの変換係数 KN…電動機回転数からフイードバツク量に変換
する定数 Ｓ…ラプラス演算子 Ｔ…電動機出力トルク TL…負荷トルク Ｎ…回転数 第１４図の比例積分部をまとめると第１５図と
なる。第１５図のブロツク図より安定な制御とす
るために一巡伝達関数をボード線図で示したのが
第１６図である。比例積分部を除いた伝達関数を
G1(S)、比例積分部をG2(S)とすると、式のよ
うになる。
クまでの変換定数 TI1…電動機コイル時定数 K2…トルクから回転数までの変換係数 KN…電動機回転数からフイードバツク量に変換
する定数 Ｓ…ラプラス演算子 Ｔ…電動機出力トルク TL…負荷トルク Ｎ…回転数 第１４図の比例積分部をまとめると第１５図と
なる。第１５図のブロツク図より安定な制御とす
るために一巡伝達関数をボード線図で示したのが
第１６図である。比例積分部を除いた伝達関数を
G1(S)、比例積分部をG2(S)とすると、式のよ
うになる。
G1(S)＝K1／（１＋STI1）×K2／Ｓ×KN ……
G2(S)＝１＋（KP／KI／（１／KI）Ｓ ……
伝達関数G2(S)は、角周波数を大きくするにし
たがつて、−20dB／decadeで落ちていき、電動機
コイル時定数の逆数の角周波数wHで−40dB／
decadeとなる。
たがつて、−20dB／decadeで落ちていき、電動機
コイル時定数の逆数の角周波数wHで−40dB／
decadeとなる。
この制御系を安定するためには、一般的に一巡
伝達関数Ｇ(s)＝G1(s)×G2(s)を第１６図破線のよ
うに、角周波数ｗが小さい時に−40dB／decade
の傾斜とし、角周波数wL＝KI／KPで−20dB／
decadeとし、wHで−40dB／decadeとし、wLお
よびwHのゲインGD、GI1をGD＝12〜15dB、GI
＝−12〜−15dBとすれば良いことが知られてい
る。従がつて、一巡伝達関数Ｇ(s)を第１６図破線
となるように比例積分部の伝達関数G2(s)を第１
６図のように決めれば良い。
伝達関数Ｇ(s)＝G1(s)×G2(s)を第１６図破線のよ
うに、角周波数ｗが小さい時に−40dB／decade
の傾斜とし、角周波数wL＝KI／KPで−20dB／
decadeとし、wHで−40dB／decadeとし、wLお
よびwHのゲインGD、GI1をGD＝12〜15dB、GI
＝−12〜−15dBとすれば良いことが知られてい
る。従がつて、一巡伝達関数Ｇ(s)を第１６図破線
となるように比例積分部の伝達関数G2(s)を第１
６図のように決めれば良い。
次に第２図の回路を第１４図に示すKP，KI定
数で表わすと下記のようになる。第２図の出力
VAは式で示されているのでVAをＳ関数でVA
(s)とすれば VA(s)＝KP・VE(s)＋KI・VE(s) …… となり、KP＝Rf／R1 …… KI＝１／R1Cf …… となる。
数で表わすと下記のようになる。第２図の出力
VAは式で示されているのでVAをＳ関数でVA
(s)とすれば VA(s)＝KP・VE(s)＋KI・VE(s) …… となり、KP＝Rf／R1 …… KI＝１／R1Cf …… となる。
ここで第２図のコンデンサCfを変化させた場
合ボード線図上でどのように変化するかを示した
のが第１７図である。Cfを小さくすればKIが大
きくなり、角周波数wL（＝KI／KP）が大きくな
るため破線のようになる。すなわち第９図に示す
本発明は、目標値VREFとフイードバツク量VF
が大きい場合は実線の一巡伝関数とし、小さい場
合に破線の関数とするものである。なお第１７図
で示す一巡伝達関数Ｇ(s)のゲインゼロを構切る角
周波数wcはこの制御系すなわち目標値VREFと
制御量Voの応答角周波数を示すもので、wcが大
きい程、応答性が早くなるものである。また第１
７図で角周波数wLのゲインGDが12〜15dBで安
定すると前述したが、Cfを小さくした場合GDが
小さくなり、不安定になると思われるが、目標値
VREFとフイードバツク量VFの差が大きくなる
と瞬時、Cfの大きい第１７図実線の特性となる
ので、不安定とはならない。
合ボード線図上でどのように変化するかを示した
のが第１７図である。Cfを小さくすればKIが大
きくなり、角周波数wL（＝KI／KP）が大きくな
るため破線のようになる。すなわち第９図に示す
本発明は、目標値VREFとフイードバツク量VF
が大きい場合は実線の一巡伝関数とし、小さい場
合に破線の関数とするものである。なお第１７図
で示す一巡伝達関数Ｇ(s)のゲインゼロを構切る角
周波数wcはこの制御系すなわち目標値VREFと
制御量Voの応答角周波数を示すもので、wcが大
きい程、応答性が早くなるものである。また第１
７図で角周波数wLのゲインGDが12〜15dBで安
定すると前述したが、Cfを小さくした場合GDが
小さくなり、不安定になると思われるが、目標値
VREFとフイードバツク量VFの差が大きくなる
と瞬時、Cfの大きい第１７図実線の特性となる
ので、不安定とはならない。
次に第９図の動作を第１８図に示す。第１８図
のｔ＝t7〜t8迄は第４図に示すｔ＝t3〜t4の実線
と同様であるが、ｔ＝t8付近よりt9以後、係数調
整回路１２係数設定回路１３の動作により、第４
図に示すコンデンサCfを小さくした破線側の特
性に切替えるため、瞬時収束し、オーバーシユー
トが大幅に改善することができる。なお、第１８
図中の破線はｔ＝t8付近で特性を切替えない場合
の動作を示す。
のｔ＝t7〜t8迄は第４図に示すｔ＝t3〜t4の実線
と同様であるが、ｔ＝t8付近よりt9以後、係数調
整回路１２係数設定回路１３の動作により、第４
図に示すコンデンサCfを小さくした破線側の特
性に切替えるため、瞬時収束し、オーバーシユー
トが大幅に改善することができる。なお、第１８
図中の破線はｔ＝t8付近で特性を切替えない場合
の動作を示す。
次に第３の発明の別の例すなわち第９図の別の
実施例を第１９図に示す。第１９図は係数調整回
路１２を積分回路４の出力に設けたもので、比例
積分制御回路の動作は第９図の動作と全く同じで
ある。
実施例を第１９図に示す。第１９図は係数調整回
路１２を積分回路４の出力に設けたもので、比例
積分制御回路の動作は第９図の動作と全く同じで
ある。
次に第２図の不具合を解決する第４の発明の一
実施例を示す。制御ブロツク図は、第９図、第１
９図と同じであるが、図中の係数設定回路１３の
特性を第２０〜２３図に示すようにVEo、また
はEoが大きくなつた時係数Ｋ＝０とし、積分し
ないようにしたものである。この場合は、目標値
VREFとフイードバツク値VFの差が大きい場合
は、比例回路のみで動作し、目標値VREFとフイ
ードバツク値VFが近づいた時に比例積分制御す
るものである。この場合は、積分回路が過充電す
ることはないため、オーバーシユートはきわめて
小さくなる。
実施例を示す。制御ブロツク図は、第９図、第１
９図と同じであるが、図中の係数設定回路１３の
特性を第２０〜２３図に示すようにVEo、また
はEoが大きくなつた時係数Ｋ＝０とし、積分し
ないようにしたものである。この場合は、目標値
VREFとフイードバツク値VFの差が大きい場合
は、比例回路のみで動作し、目標値VREFとフイ
ードバツク値VFが近づいた時に比例積分制御す
るものである。この場合は、積分回路が過充電す
ることはないため、オーバーシユートはきわめて
小さくなる。
次に第５の発明を第２４図、第２５図に説明す
る。この発明は第１の発明と第３の発明を組み合
せたので第２４図は第６図と第９図の組合せたも
ので、第２５図は第６図と第１９図を組み合せた
ものである。この場合の動作は第１の発明、第３
図の発明で述べたが、第３の発明のみでは、速度
リツプル小、オーバーシユートを小さくできる
が、積分回路の積分時間をVEまたはVEOを等価
的に小さくするが、その時間より早い負荷変動が
生じた場合は、コンデンサ過充電するという根本
的な原因は残つている。第３の発明は、第１の発
明と組合せることにより、積分時間より早い変化
に対して比例回路の変化により、加算回路出力
VAが変化し、その結果、積分回路の出力を瞬時
減小させることが可能であるため、発明の効果と
しては更に改良されることは明らかである。この
場合の具体的実施例は、第６図に追加となつてい
る係数調整回路１２と係数設定回路１３につい
て、第２６図に示す。他の回路は第８〜１図に示
されている。係数調整回路１２は掛算器IC1とオ
フセツト調整用可変抵抗器Ｏ，Ｓで構成され、そ
の出力信号ＢはＢ＝Ａ×Ｋ／10で表わされる。ここ で信号Ａは第２４図の場合はVEOであり、第２
５図の場合は積分回路４の出力信号となる。係数
設定回路１３は第１０図の一例を示しており入力
信号VEOを全波整流回路すなわち演算増幅回路
OP１０〜OP１１抵抗Ｒ３０〜３６、ダイオード
Ｄ１０〜１１で構成し、VEOの絶対値｜VEO｜
を得る。この信号をコンパレータ回路、すなわち
演算増幅回路OP１２抵抗Ｒ３７〜３８で構成し、
｜VEO｜が大きい時、OP１２の出力は“Ｈ”｜
VEO｜が小さい時は“Ｌ”になる。OP１２の出
力は抵抗Ｒ３９トランジスタQ1、ダイオードＤ
１２で反転し、OP１２が“Ｈ”のとき、トラン
ジスタQ1がオンとなり、係数設定回路出力Ｋは
Ｋ＝（R41×PV）／（R40＋R41）となり、OP１２
が“Ｌ”のときはトランジスタQ1はオフとなり、
Ｋ＝PVが与えられる。従がつて｜VEO｜が大の
ときはＫは小さくなり、｜VEO｜小のとき、Ｋは
大きくなる。
る。この発明は第１の発明と第３の発明を組み合
せたので第２４図は第６図と第９図の組合せたも
ので、第２５図は第６図と第１９図を組み合せた
ものである。この場合の動作は第１の発明、第３
図の発明で述べたが、第３の発明のみでは、速度
リツプル小、オーバーシユートを小さくできる
が、積分回路の積分時間をVEまたはVEOを等価
的に小さくするが、その時間より早い負荷変動が
生じた場合は、コンデンサ過充電するという根本
的な原因は残つている。第３の発明は、第１の発
明と組合せることにより、積分時間より早い変化
に対して比例回路の変化により、加算回路出力
VAが変化し、その結果、積分回路の出力を瞬時
減小させることが可能であるため、発明の効果と
しては更に改良されることは明らかである。この
場合の具体的実施例は、第６図に追加となつてい
る係数調整回路１２と係数設定回路１３につい
て、第２６図に示す。他の回路は第８〜１図に示
されている。係数調整回路１２は掛算器IC1とオ
フセツト調整用可変抵抗器Ｏ，Ｓで構成され、そ
の出力信号ＢはＢ＝Ａ×Ｋ／10で表わされる。ここ で信号Ａは第２４図の場合はVEOであり、第２
５図の場合は積分回路４の出力信号となる。係数
設定回路１３は第１０図の一例を示しており入力
信号VEOを全波整流回路すなわち演算増幅回路
OP１０〜OP１１抵抗Ｒ３０〜３６、ダイオード
Ｄ１０〜１１で構成し、VEOの絶対値｜VEO｜
を得る。この信号をコンパレータ回路、すなわち
演算増幅回路OP１２抵抗Ｒ３７〜３８で構成し、
｜VEO｜が大きい時、OP１２の出力は“Ｈ”｜
VEO｜が小さい時は“Ｌ”になる。OP１２の出
力は抵抗Ｒ３９トランジスタQ1、ダイオードＤ
１２で反転し、OP１２が“Ｈ”のとき、トラン
ジスタQ1がオンとなり、係数設定回路出力Ｋは
Ｋ＝（R41×PV）／（R40＋R41）となり、OP１２
が“Ｌ”のときはトランジスタQ1はオフとなり、
Ｋ＝PVが与えられる。従がつて｜VEO｜が大の
ときはＫは小さくなり、｜VEO｜小のとき、Ｋは
大きくなる。
次に第６の発明は、第１と第４の発明を組合せ
たものでブロツク図としては、第２４図、第２５
図と同じであるが、係数設定回路１３の特性が第
２０図〜第２３図となつているものである。
たものでブロツク図としては、第２４図、第２５
図と同じであるが、係数設定回路１３の特性が第
２０図〜第２３図となつているものである。
第７の発明は、第２の発明と第３の発明を組合
せしたもので、第２７図、第２８図となる。
せしたもので、第２７図、第２８図となる。
第８の発明は、第２の発明と第４の発明を組合
せしたもので、ブロツク図は第２７図、第２８図
となり、係数設定回路１３の特性が第２０〜第２
３となつているものである。
せしたもので、ブロツク図は第２７図、第２８図
となり、係数設定回路１３の特性が第２０〜第２
３となつているものである。
以上第１〜第８の発明をアナログ回路で具体的
実施例としてあげたが、これらをマイコンによる
ソフトウエア構成とした比例積分制御回路であつ
ても良い。
実施例としてあげたが、これらをマイコンによる
ソフトウエア構成とした比例積分制御回路であつ
ても良い。
本発明によれば、施盤などの刃物の送りまたは
組立ロボツトのアーム駆動用交流または直流電動
機のように正転、逆転頻度が高く、更に速度応答
周波数が30Hz〜100Hzという高速応答を要求され
速度範囲も１：1000から１：10000という広範囲
まで速度リツプルのない安定した速度制御特性さ
らには、施盤の刃物の送り用駆動電動機の様に刃
物が材料に当たつた瞬時においても速度変動を極
力小さくおさえなければならないという高い制御
剛性またロボツトのアームの高精度を要する補間
制御などオーバーシユートのない高速応答、高精
度を要求される速度制御装置において、本発明は
欠く事のできないものであるため、工業上、利益
とするところが大である。また、これらの本発明
を、マイクロコンピユータを用いて、制御すれ
ば、更に部品点数縮減が可能のため、経済的にも
有利である。
組立ロボツトのアーム駆動用交流または直流電動
機のように正転、逆転頻度が高く、更に速度応答
周波数が30Hz〜100Hzという高速応答を要求され
速度範囲も１：1000から１：10000という広範囲
まで速度リツプルのない安定した速度制御特性さ
らには、施盤の刃物の送り用駆動電動機の様に刃
物が材料に当たつた瞬時においても速度変動を極
力小さくおさえなければならないという高い制御
剛性またロボツトのアームの高精度を要する補間
制御などオーバーシユートのない高速応答、高精
度を要求される速度制御装置において、本発明は
欠く事のできないものであるため、工業上、利益
とするところが大である。また、これらの本発明
を、マイクロコンピユータを用いて、制御すれ
ば、更に部品点数縮減が可能のため、経済的にも
有利である。
第１図は従来のフイードバツク制御ブロツク
図、第２図は従来の比例積分制御回路、第３図は
第１図の動作を説明するためのタイムチヤート、
第４図は第２図の動作を説明するタイムチヤー
ト。第５図は第２図回路で最低回転数で運転した
場合の回転数のオシログラフ。第６図は第１の発
明の実施例を説明するためのブロツク図。第７図
は第２の発明の実施例を説明するためのブロツク
図、第８図は第６図の動作を説明するためのタイ
ムチヤート。第８−１図は、第６図の具体的実施
例。第８−２図は第８−１図の比例リミツタ回路
の特性を示す。第９図は第３の発明のブロツク
図、第１０〜第１３図は第９図の係数設定回路の
特性を示す。第１４図は第１図のブロツク図を伝
達関数で示した図、第１５図は第１４図を整理し
たブロツク図。第１６図は第１５図の一巡伝達関
数をボード線図で示した図。第１７図は第２図の
回路定数を変えた場合の一巡伝達関数をボード線
図で示した図。第１８図は第９図の動作を説明す
るためのタイムチヤート。第１９図は第３の発明
の別な実施例第２０図〜第２３図は第４の発明の
係数設定回路の特性を示す。第２４図は、第５の
発明で第１の発明と第３の発明を組み合せた図で
具体的には第６図と第９図を組み合せた図、第２
５図は第５の発明の別な例で第６図と第１９図を
組合せた図である。第２６図は第９図、第１９
図、第２４図、第２５図に示す係数調整回路と係
数設定回路の具体的実施例を示す。第２７図〜第
２８図は第７の発明で第２の発明と第３の発明を
組合せたブロツク図である。 １……比較回路、２……増幅回路、３……比例
回路、４……積分回路、５……加算回路、６……
電流増幅回路、７……制御対象、８……検出回
路、９……比例積分制御部、１０……三位置動作
非線形回路、１１……比例リミツタ回路、１２…
…係数調整回路、１３……係数設定回路。
図、第２図は従来の比例積分制御回路、第３図は
第１図の動作を説明するためのタイムチヤート、
第４図は第２図の動作を説明するタイムチヤー
ト。第５図は第２図回路で最低回転数で運転した
場合の回転数のオシログラフ。第６図は第１の発
明の実施例を説明するためのブロツク図。第７図
は第２の発明の実施例を説明するためのブロツク
図、第８図は第６図の動作を説明するためのタイ
ムチヤート。第８−１図は、第６図の具体的実施
例。第８−２図は第８−１図の比例リミツタ回路
の特性を示す。第９図は第３の発明のブロツク
図、第１０〜第１３図は第９図の係数設定回路の
特性を示す。第１４図は第１図のブロツク図を伝
達関数で示した図、第１５図は第１４図を整理し
たブロツク図。第１６図は第１５図の一巡伝達関
数をボード線図で示した図。第１７図は第２図の
回路定数を変えた場合の一巡伝達関数をボード線
図で示した図。第１８図は第９図の動作を説明す
るためのタイムチヤート。第１９図は第３の発明
の別な実施例第２０図〜第２３図は第４の発明の
係数設定回路の特性を示す。第２４図は、第５の
発明で第１の発明と第３の発明を組み合せた図で
具体的には第６図と第９図を組み合せた図、第２
５図は第５の発明の別な例で第６図と第１９図を
組合せた図である。第２６図は第９図、第１９
図、第２４図、第２５図に示す係数調整回路と係
数設定回路の具体的実施例を示す。第２７図〜第
２８図は第７の発明で第２の発明と第３の発明を
組合せたブロツク図である。 １……比較回路、２……増幅回路、３……比例
回路、４……積分回路、５……加算回路、６……
電流増幅回路、７……制御対象、８……検出回
路、９……比例積分制御部、１０……三位置動作
非線形回路、１１……比例リミツタ回路、１２…
…係数調整回路、１３……係数設定回路。
Claims (1)
- １ 制御量を検出してフイードバツク値を出力す
る検出回路部と、目標値とフイードバツク値の両
者の差をとる比較部と、該比較部の出力を増幅す
る誤差増幅回路部と、該誤差増幅回路部の出力を
増幅する比例回路と前記誤差増幅回路部の出力を
積分する積分回路および前記比例回路と前記積分
回路の出力を加算する加算回路とからなる比例積
分制御回路部と、該比例積分制御回路部の出力に
より制御される制御対象とを備え、前記検出回路
部が前記制御対象の制御量を検出するよう構成さ
れたフイードバツク制御系に用いられる比例積分
制御回路において、前記加算回路の出力と第１、
第２の基準電圧とを比較する三位置動作非線形回
路と、前記比例回路の出力を前記第１、第２の基
準電圧の範囲内に制限するリミツタ回路とを備
え、前記加算回路の出力が前記第１の基準電圧以
上の時に前記三位置動作非線形回路の出力に基づ
いて前記積分回路の出力を前記第１の基準電圧か
ら前記比例回路の出力を差し引いた値にセツトし
て前記比例積分制御回路部の出力を前記第１の基
準電圧の範囲内となるよう制限し、前記加算回路
の出力が前記第２の基準電圧以下の時に、前記三
位置動作非線形回路の出力に基づいて前記積分回
路の出力を前記第２の基準電圧から前記比例回路
の出力を差し引いた値にセツトして前記比例積分
制御回路の出力を前記第２の基準電圧の範囲内と
なるよう制限するとともに、前記積分回路の入力
側または出力側の何れか一方に前記積分回路と直
列に挿入された係数調整回路と、前記誤差増幅回
路の出力に基づいて前記係数調整回路の係数を設
定する係数設定回路とを備え、該係数設定回路は
前記係数調整回路の係数を、前記誤差増幅回路の
出力が大きい場合は小さくするよう、前記誤差増
幅回路の出力が小さい場合に大きくするよう、そ
れぞれ連続的に切替えるように構成されたことを
特徴とする比例積分制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16500583A JPS6057402A (ja) | 1983-09-09 | 1983-09-09 | 比例積分制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16500583A JPS6057402A (ja) | 1983-09-09 | 1983-09-09 | 比例積分制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057402A JPS6057402A (ja) | 1985-04-03 |
| JPH0334082B2 true JPH0334082B2 (ja) | 1991-05-21 |
Family
ID=15804029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16500583A Granted JPS6057402A (ja) | 1983-09-09 | 1983-09-09 | 比例積分制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057402A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0649412B2 (ja) * | 1985-11-29 | 1994-06-29 | 日本電装株式会社 | 自動車用空気調和装置 |
| JPH02245901A (ja) * | 1989-03-20 | 1990-10-01 | Noboru Yamaguchi | 制御方法および制御装置 |
| JP5292625B2 (ja) | 2008-03-31 | 2013-09-18 | 株式会社小松製作所 | 油圧駆動ファンの制御装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5184544A (ja) * | 1975-01-21 | 1976-07-23 | Fuji Electric Co Ltd | Chosetsukinokikanjosukirikaekairo |
| JPS6026039B2 (ja) * | 1977-09-05 | 1985-06-21 | 三菱製紙株式会社 | 自己発色型感圧記録紙 |
| JPS57172472A (en) * | 1981-04-17 | 1982-10-23 | Hitachi Ltd | Proportional plus integral control circuit |
-
1983
- 1983-09-09 JP JP16500583A patent/JPS6057402A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6057402A (ja) | 1985-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1075307A (en) | Power factor control system for ac induction motors | |
| US4079301A (en) | D.C. motor control | |
| JPH0127677B2 (ja) | ||
| US5153492A (en) | Servo amplifier | |
| JPS6110991A (ja) | 交流モータの回転数およびトルク調整装置 | |
| EP2647115B1 (en) | Efficiency-optimizing, calibrated sensorless power/energy conversion in a switch-mode power supply | |
| WO2020185268A1 (en) | Motor controller with power feedback loop | |
| JP3807841B2 (ja) | モータ駆動回路用可変負荷インダクタンス補償装置及び方法 | |
| US4358730A (en) | AC Power control circuit | |
| US3419777A (en) | Speed regulating system providing constant loop gain | |
| JPH0334082B2 (ja) | ||
| US5230035A (en) | Motor speed controller | |
| US4328447A (en) | DC Motor speed regulator | |
| EP0196543A2 (en) | Current control of an inductive load | |
| RU2397529C2 (ru) | Самонастраивающийся электропривод | |
| EP0092370A1 (en) | A.C. motor controller | |
| JPS6260919B2 (ja) | ||
| JP2535210B2 (ja) | 同期発電機の自動電圧調整装置 | |
| US5446352A (en) | Series or compound motor control circuit having dual series windings | |
| Lin et al. | Nonlinear field weakening controller of a separately excited DC motor | |
| JPH055835Y2 (ja) | ||
| SU656169A1 (ru) | Устройство дл регулировани тока кор электродвигател | |
| SU1640806A1 (ru) | Вентильный электропривод | |
| SU928300A1 (ru) | Самонастраивающа с система управлени | |
| JPH0514720Y2 (ja) |