JPH0334220B2 - - Google Patents
Info
- Publication number
- JPH0334220B2 JPH0334220B2 JP60191571A JP19157185A JPH0334220B2 JP H0334220 B2 JPH0334220 B2 JP H0334220B2 JP 60191571 A JP60191571 A JP 60191571A JP 19157185 A JP19157185 A JP 19157185A JP H0334220 B2 JPH0334220 B2 JP H0334220B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- heat sink
- copper
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、たとえば半導体リレーのようなハイ
ブリツド型半導体装置およびその製造方法に係
り、特に電流容量の大きい個別半導体素子の電気
的絶縁および放熱に適した構造およびその組立方
法に関する。Detailed Description of the Invention [Technical Field of the Invention] The present invention relates to a hybrid semiconductor device such as a semiconductor relay, and a method for manufacturing the same, and is particularly suitable for electrical insulation and heat dissipation of individual semiconductor elements having a large current capacity. The present invention relates to a structure and a method for assembling the same.
第4図は直流入力により交流回路をオン、オフ
製御する半導体リレー(固体リレー)の回路ブロ
ツク例を示しており、その具体的回路例を第5図
に示している。ここで、1,2は入力端子、3,
4は出力端子、5はトライアツク(通常はユニツ
ト化されている)、Q1〜Q3はトランジスタ、PH
はホトカプラ、R1〜R6は抵抗、C1,C2はコンデ
ンサ、DBはダイオードブリツジである。
FIG. 4 shows an example of a circuit block of a semiconductor relay (solid state relay) that controls ON/OFF of an AC circuit by DC input, and a specific example of the circuit is shown in FIG. Here, 1 and 2 are input terminals, 3,
4 is an output terminal, 5 is a triac (usually unitized), Q1 to Q3 are transistors, PH
is a photocoupler, R 1 to R 6 are resistors, C 1 and C 2 are capacitors, and DB is a diode bridge.
上記回路の構成、動作はよく知られており、本
発明に直接には関係しないのでその説明を省略す
る。上記半導体リレーは通常は1個のケース内に
収容された構造を有し、その一部について断面構
造の従来例を第6図に示しており、その構造は次
に述べるような方法で行なつていた。即ち、アル
ミニウム基板(もしくはアルミニウムベース銅張
積層板)61上に第5図の回路図に示した個別半
導体素子を半田付けして回路を形成できるように
配線パターン(半田付け用パツドを含む)をエツ
チング法により設ける。そして、上記半田付け用
パツドを除いた部分にソルダーレジストをコーテ
イングし、逆に上記半田付け用パツド上に半田ペ
ースト(Sn−Pb共晶半田であり半田クリームと
も呼ばれる)をスクリーン印刷する。そして、上
記基板61上に抵抗R、トライアツクユニツト
5、出力端子3,4などの各部分を載置し、約
230℃による半田リフローを施す。次に、上記基
板61上のフラツクス(前期半田ペーストに混入
されていたもの)をトリクレン洗浄し、さらにケ
ースをかぶせ、ケースの穴よりシリコンゴム(通
常はRTV)をコーテイングし、キユア後に上記
穴部にラベルを貼り付けて半導体リレー製品とす
る。なお、第6図中、51はトライアツクユニツ
ト5のフイン状ヒートシンク、52はトライアツ
クユニツト5のリード端子、62はアルミニウム
基板61の絶縁層、63は上記絶縁層62上の配
線パターン銅箔、64は半田である。 The configuration and operation of the above circuit are well known and are not directly related to the present invention, so a description thereof will be omitted. The above-mentioned semiconductor relay usually has a structure housed in a single case, and a conventional example of the cross-sectional structure of a part thereof is shown in Fig. 6, and the structure is constructed by the method described below. was. That is, a wiring pattern (including soldering pads) is formed so that a circuit can be formed by soldering the individual semiconductor elements shown in the circuit diagram of FIG. 5 onto an aluminum substrate (or aluminum-based copper-clad laminate) 61. Provided by etching method. Then, a solder resist is coated on the part other than the soldering pad, and solder paste (Sn--Pb eutectic solder, also called solder cream) is screen printed on the soldering pad. Then, the resistor R, triax unit 5, output terminals 3 and 4, and other parts are placed on the substrate 61, and approximately
Perform solder reflow at 230℃. Next, the flux on the board 61 (mixed in the previous solder paste) is cleaned with triclean, the case is covered, silicone rubber (usually RTV) is coated from the hole in the case, and after curing, the hole is A label is attached to the product to make it a semiconductor relay product. In FIG. 6, 51 is a fin-shaped heat sink of the triax unit 5, 52 is a lead terminal of the triax unit 5, 62 is an insulating layer of the aluminum substrate 61, and 63 is a copper wiring pattern on the insulating layer 62. The foil and 64 are solder.
しかし、第6図に示した構造にあつては、アル
ミニウム基板61の絶縁層62は合成樹脂からな
るので熱抵抗が大きい、この熱抵抗を小さくする
ために樹脂層を薄くすると、ボイドの影響で耐圧
が低くなつてしまう。現在、耐圧AC3.5kV1分印
加を保証できるアルミニウム基板は、層厚0.2mm
のエポキシ系樹脂絶縁層を有するものであり、熱
抵抗Rth(j−c)が約2〜2.5℃/Wと大きい。
したがつて、トライアツクユニツト5として電流
容量の大きいもの(たとえば8A以上のもの)を
用いる場合、そのヒートシンク51を厚くする必
要が生じるが、ヒートシンク51が厚いとアルミ
ニウム基板61上に半田付けすると基板61のそ
りが大きくなる。また、アルミニウム基板61を
プレスで外形抜きする際、合成樹脂からなる絶縁
層62と金属であるアルミニウム板60を同時に
抜くので、アルミニウム板60の抜きバリが出易
く、金型のメンテナンスが大変で手入れを頻繁
(5000〜10000シヨツト毎)に行なう必要がある。
However, in the structure shown in FIG. 6, the insulating layer 62 of the aluminum substrate 61 is made of synthetic resin and has a high thermal resistance.If the resin layer is thinned to reduce this thermal resistance, the effect of voids may occur. The withstand pressure becomes low. Currently, the aluminum substrate that can guarantee voltage resistance of 3.5 kV AC for 1 minute has a layer thickness of 0.2 mm.
It has an epoxy resin insulating layer, and has a large thermal resistance Rth (j-c) of about 2 to 2.5°C/W.
Therefore, when using a triax unit 5 with a large current capacity (for example, 8 A or more), it is necessary to make the heat sink 5 1 thick . As a result, the warpage of the substrate 61 increases. Furthermore, when punching out the outline of the aluminum substrate 61 with a press, the insulating layer 62 made of synthetic resin and the aluminum plate 60 made of metal are punched out at the same time, so punching burrs on the aluminum plate 60 are likely to appear, making maintenance of the mold difficult and difficult to clean. It is necessary to perform this frequently (every 5,000 to 10,000 shots).
なお、上記したような問題に対してアルミニウ
ム基板61に代えて同等の大きさのセラミツク基
板を使用することで解決を図ろうとした場合、セ
ラミツク基板はサイズが大きくなると反りが生じ
て割れ易く、前期アルミニウム基板相当の大きさ
の場合には割れが発生する。これを防止するため
にセラミツク基板を2〜3枚に分割し、それらを
金属板端子あるいはワイヤによつて半田リフロー
後にさらに半田付け接続しなければならないので
組立工数(特に半田付け工数)が増加することに
なり、結果としてコストアツプをきたすことにな
る。 In addition, if an attempt was made to solve the above-mentioned problem by using a ceramic substrate of the same size instead of the aluminum substrate 61, the ceramic substrate would warp and break easily as the size increases, and the previous If the size is equivalent to that of an aluminum substrate, cracks will occur. To prevent this, it is necessary to divide the ceramic board into two or three pieces and connect them with metal plate terminals or wires after soldering reflow, which increases the number of assembly steps (especially the number of soldering steps). This results in an increase in costs.
本発明は上記の事情に鑑みてなされたもので、
搭載すべき個別半導体の一部について放熱経路の
熱抵抗を小さくすることができ、電流容量の大き
い個別半導体素子をその他の個別半導体素子と共
に同一の放熱板上に支障なく搭載し得るハイブリ
ツド型半導体装置を提供するものである。
The present invention was made in view of the above circumstances, and
A hybrid semiconductor device in which the thermal resistance of a heat dissipation path for a part of the individual semiconductors to be mounted can be reduced, and an individual semiconductor element with a large current capacity can be mounted on the same heat sink together with other individual semiconductor elements without any problem. It provides:
さらに、本発明は、上記半導体装置の組立てに
際して放熱基板上に搭載すべき回路基板および電
流容量が大きいものを含む全ての個別半導体素子
を一度の半田リフローにより実装することが可能
であり、組立工数が少なくて済むハイブリツド型
半導体装置の製造方法を提供するものである。 Furthermore, in the present invention, when assembling the semiconductor device, all the individual semiconductor elements including the circuit board and those with large current capacity to be mounted on the heat dissipation board can be mounted by one solder reflow, reducing the number of assembly steps. The present invention provides a method for manufacturing a hybrid semiconductor device that requires less.
即ち、本発明のハイブリツド型半導体装置は、
金属材料からなる放熱板上に回路基板が半田を介
して接着されており、この回路基板上の配線パタ
ーンに個別半導体素子が半田を介して接続されて
おり、上記回路基板の一部に設けられた穴部また
は切欠き部に銅板が挿入されると共に前記放熱板
上に半田を交して装着されており、この銅板上に
両面メタライズセラミツク板が載せられると共に
半田を介して装着されており、このセラミツク板
上に電流容量の大きい個別半導体素子が載せられ
ると共に半田を介して接着されてなることを特徴
とするものである。
That is, the hybrid semiconductor device of the present invention has the following features:
A circuit board is bonded to a heat sink made of a metal material via solder, and individual semiconductor elements are connected to wiring patterns on this circuit board via solder. A copper plate is inserted into the hole or notch and is attached to the heat sink with solder, and a double-sided metallized ceramic plate is placed on the copper plate and attached via solder. The device is characterized in that individual semiconductor elements having a large current capacity are mounted on the ceramic plate and are bonded to the ceramic plate through solder.
このように、電流容量の大きい個別半導体素子
は、熱抵抗の小さいセラミツク板および銅板を介
して放熱板上に電気的に絶縁された状態で搭載さ
れているので、電流容量の大きい個別半導体素子
とその他の個別半導体素子とを支障なく同一の放
熱板上に搭載することができる。 In this way, individual semiconductor elements with large current capacity are mounted on a heat sink in an electrically insulated state via a ceramic plate and a copper plate with low thermal resistance. Other individual semiconductor elements can be mounted on the same heat sink without any problem.
また、本発明のハイブリツド型半導体装置の製
造方法は、金属材料からなる放熱板上に半田ペー
ストを印刷し、この上に一部に穴または切欠きを
有し下面に半田付け部を有し上面に配線パターン
が形成されている回路基板を重ね、この回路基板
の配線パターン上に半田ペーストを介して個別半
導体部品を載せると共に前記穴部または切欠き部
に対応する前記放熱板上に銅板、セラミツク板を
順に介して電流容量の大きい個別半導体素子を順
に介して電流容量の大きい個別半導体素子を搭載
し、この状態で半田リフローを施して半田付け接
着を行なうことを特徴とするものである。 Further, in the method for manufacturing a hybrid semiconductor device of the present invention, a solder paste is printed on a heat sink made of a metal material, a hole or notch is formed in a part of the solder paste, a soldering part is formed on the lower surface, and a solder paste is formed on the upper surface. A circuit board with a wiring pattern formed thereon is stacked on top of the circuit board, and individual semiconductor components are placed on the wiring pattern of this circuit board via solder paste, and a copper plate or a ceramic plate is placed on the heat sink corresponding to the hole or notch. This method is characterized in that individual semiconductor elements with a large current capacity are mounted in order through the plates, and individual semiconductor elements with a large current capacity are mounted in order, and in this state, solder reflow is performed to perform solder bonding.
したがつて、放熱基板上に搭載すべき回路基板
および電流容量が大きいものを含む全ての個別半
導体素子を一度の半田リフローにより実装するこ
とができ、組立工数が少なくて済む。 Therefore, all the individual semiconductor elements including the circuit board and those with large current capacity to be mounted on the heat dissipation board can be mounted by one solder reflow, and the number of assembly steps can be reduced.
以下、図面を参照して本発明の一実施例を詳細
に説明する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
第1図a,bは半導体リレーの上面、側面から
見た外形を示しており、第1図a中のC−C′線に
沿う断面構造の概略を第1図cに示している。即
ち、10は放熱板(銅系あるいはアルミニウム系
等の金属材料からなり、たとえば銅板あるいは銅
メツキが片面に施されたアルミニウム板である)
である。11はガラスエポキシ両面銅張積層基板
上に配線パターン18が形成された回路基板であ
り、たとえば第2図に示すようにトライアツクユ
ニツト挿入用穴111が一部に設けられると共に
周縁の一部に切欠き部112が設けられている。
この回路基板11は、下面の少なくとも一部に銅
箔部19が設けられており、前記放熱板10上に
載置されると共に上記銅箔部19が半田12によ
り前記放熱板10上に接着(貼付)されている。
上記回路基板11の穴111には、第3図に示す
ようにトライアツクユニツト13用の放熱用銅板
(前記回路基板10より0.2〜0.3mm厚い)14が
挿入され、その下面は半田12により前記放熱板
10上に接着固定されている。15は上記銅板1
4上に載置されたトライアツクユニツト絶縁用の
両面メタライズセラミツク板であり、132はト
ライアツクユニツト13のリード端子であつて、
その先端部は前記回路基板10上の配線パターン
部(銅箔)上に半田12付けされており、131
はトライアツクユニツト13のフイン状ヒートシ
ンクである。上記回路基板11上には、第5図に
示したようなトライアツクを駆動する回路を構成
する個別半導体部品(第1図中にはコンデンサ
C、抵抗R、ホトカプラPHを代表的に示してい
る)および入力端子1,2、出力端子3,4が半
田付けされている。そして、上記各部品、入出力
端子、トライアツクユニツトの側方を囲む枠状の
ケース16が設けられており、このケース16と
前記回路基板11、放熱板10により囲まれた空
間に封止樹脂17が充填されている。なお、入力
端子1,2および出力端子3,4の各先端部は上
記樹脂17部より外方に突出している。 1a and 1b show the external appearance of the semiconductor relay as seen from the top and side, and FIG. 1c shows a schematic cross-sectional structure taken along line C-C' in FIG. 1a. That is, 10 is a heat sink (made of copper-based or aluminum-based metal material, for example, a copper plate or an aluminum plate with copper plating on one side).
It is. Reference numeral 11 denotes a circuit board in which a wiring pattern 18 is formed on a glass epoxy double-sided copper-clad laminated board.For example, as shown in FIG. A cutout portion 11 2 is provided in the.
This circuit board 11 is provided with a copper foil portion 19 on at least a portion of its lower surface, and is placed on the heat sink 10 and the copper foil portion 19 is bonded onto the heat sink 10 with solder 12 ( pasted).
As shown in FIG. 3 , a heat dissipating copper plate 14 (0.2 to 0.3 mm thicker than the circuit board 10) for the triax unit 13 is inserted into the hole 111 of the circuit board 11, and its lower surface is covered with solder 12. It is adhesively fixed on the heat sink 10. 15 is the above copper plate 1
4 is a double-sided metallized ceramic plate for insulating the triax unit, and 132 is a lead terminal of the triax unit 13,
The tip part is soldered 12 on the wiring pattern part (copper foil) on the circuit board 10, and 13 1
is a fin-shaped heat sink of the triax unit 13. On the circuit board 11, there are individual semiconductor components (a capacitor C, a resistor R, and a photocoupler PH are representatively shown in FIG. 1) that constitute a circuit that drives a triax as shown in FIG. Input terminals 1 and 2 and output terminals 3 and 4 are soldered. A frame-shaped case 16 is provided that surrounds the sides of each of the above-mentioned components, input/output terminals, and triax unit, and a space surrounded by this case 16, the circuit board 11, and the heat sink 10 is filled with a sealing resin. 17 is filled. Note that the tips of the input terminals 1 and 2 and the output terminals 3 and 4 protrude outward from the resin 17 portion.
上記構造によれば、その他の個別半導体部品に
比べて発熱量の大きいトライアツクユニツト13
は絶縁用のセラミツク板15および放熱用の銅板
14を介して放熱板10に熱伝導するようになつ
ており、上記セラミツク板15は耐圧AC5kV1分
印加で熱抵抗Rth(j-c)=0.5〜0.6℃/Wと低いので、
従来構造においては熱抵抗が2〜2.5℃/Wであ
つたことに比べて放熱効果が著しく優れている。
したがつて、大きなサイズのセラミツク板とか2
〜3枚に分割されたセラミツク板を用いる必要は
なくなり、セラミツク割れとか半田付け工程数の
増加などを伴なうという問題は全く生じない。ま
た、樹脂絶縁層を有するアルミニウム基板をプレ
スで外形抜きする必要もなくなるので、金型を頻
繁に手入れしなければならないという問題も生じ
ない。 According to the above structure, the triax unit 13 generates a large amount of heat compared to other individual semiconductor components.
is designed to conduct heat to the heat sink 10 via the insulating ceramic plate 15 and the heat dissipating copper plate 14, and the ceramic plate 15 has a thermal resistance R th(jc) =0.5 to 0.6 when a withstand voltage of 5 kV AC is applied for 1 minute. As it is as low as ℃/W,
The heat dissipation effect is significantly better than that of the conventional structure, which had a thermal resistance of 2 to 2.5° C./W.
Therefore, large-sized ceramic plates or 2
It is no longer necessary to use a ceramic plate divided into three pieces, and problems such as cracking of the ceramic and an increase in the number of soldering steps do not occur. Further, since it is no longer necessary to use a press to cut out the outline of the aluminum substrate having the resin insulating layer, the problem of having to frequently clean the mold does not occur.
次に、本発明による上記構造の半導体リレーの
製造方法について、前記第1図乃至第3図を参照
して工程順に説明する。アルミニウム板の片面に
銅メツキ6〜10μmの厚さに施した板に、トライ
アツクユニツト取付部に相当する前記銅板14の
半田付け部分および回路基板11の半田による貼
付部分を除いて半田レジストをコーテイングす
る。次に、上記板をプレス打抜き加工により外形
抜きして所望の放熱板10を得る。一方、回路基
板11を別に用意するものとし、この回路基板1
1としてはガラスエポキシ両面銅張積層板の上面
にトライアツク駆動用回路の各半導体素子を取り
付けるための配線パターン18を設け、その下面
には放熱板10に半田付けするためのランド19
を設ける。この場合、配線パターン18、ランド
19は公知のスクリーン印刷およびエツチング法
により作り、回路基板11の上、下面の半田付け
部以外には半田レジストを施す。一方、入力端子
1,2、出力端子3,4を別に用意するものと
し、このためには銅または真ちゆうの棒を旋盤加
工により切削加工、ネジ切り、ローレツト加工等
を施した後でNiメツキを施す。一方、ケース1
6を別途用意するものとし、このためには半田付
け温度230±5℃に耐え得る樹脂材料、たとえば
PPS(ポリフエニレンサンフアイド)樹脂、FR−
PET(ガラス入リポリエチレンテレフタレート、
帝人株式会社商品名)樹脂等で樹脂成形する。一
方、トライアツクユニツト13および銅板14、
セラミツク板15を別途用意するものとする。こ
の場合、銅板14はプレス打抜き加工後にNiメ
ツキを施す。また、セラミツク板15は、所望の
外形寸法より1〜2mm小さく形成し、その両面に
Mo−MnまたはWメタライズを施した後でNiメ
ツキを施す。そして、トライアツクユニツト13
とセラミツク板15と銅板14とを重ねて半田1
2付けしておく。 Next, a method for manufacturing a semiconductor relay having the above structure according to the present invention will be explained in order of steps with reference to FIGS. 1 to 3. One side of an aluminum plate is coated with copper plating to a thickness of 6 to 10 μm, and a solder resist is coated on the plate except for the soldered part of the copper plate 14 corresponding to the triax unit mounting part and the soldered part of the circuit board 11. do. Next, the outer shape of the above-mentioned plate is cut out by press punching to obtain the desired heat sink plate 10. On the other hand, a circuit board 11 is prepared separately, and this circuit board 1
1, a wiring pattern 18 is provided on the upper surface of the glass epoxy double-sided copper-clad laminate for attaching each semiconductor element of the triac drive circuit, and a land 19 is provided on the lower surface for soldering to the heat sink 10.
will be established. In this case, the wiring pattern 18 and the land 19 are made by known screen printing and etching methods, and a solder resist is applied to areas other than the soldering parts on the upper and lower surfaces of the circuit board 11. On the other hand, input terminals 1 and 2 and output terminals 3 and 4 shall be prepared separately, and for this purpose a copper or brass rod is lathe-cut, threaded, knurled, etc., and then Ni-plated. administer. On the other hand, case 1
6 shall be prepared separately, and for this purpose a resin material that can withstand the soldering temperature of 230±5℃, such as
PPS (polyphenylene samphide) resin, FR−
PET (glass-filled polyethylene terephthalate,
Teijin Co., Ltd. product name) Resin molding with resin, etc. On the other hand, the triax unit 13 and the copper plate 14,
A ceramic plate 15 shall be prepared separately. In this case, the copper plate 14 is plated with Ni after press punching. Furthermore, the ceramic plate 15 is formed 1 to 2 mm smaller than the desired external dimension, and both sides of the ceramic plate 15 are
Ni plating is applied after Mo-Mn or W metallization. And the triax unit 13
Layer the ceramic plate 15 and copper plate 14 and solder 1.
I'll put 2 on it.
この半田付けの方法としては、カーボン治具を
使用し、Sn−Pb(10−90)の高温半田と共に組ん
だ状態370±10℃の炉通し、トライアツク素子部
をエンキヤツプすることにより得られる。なお、
第3図中に示したトライアツクユニツト13は、
たとえば8A以下の小容量のものであり、米国規
格による標準外形TO−220の様にフレームにト
ライアツク素子をマウントし、ボンデイングし、
エンキヤツプを施した後でトランスフアモールド
成形により得られた半導体装置そのものである。 This soldering method uses a carbon jig and encapsulates the triac element by passing it through a furnace at 370±10° C. in the assembled state with Sn--Pb (10-90) high-temperature solder. In addition,
The triax unit 13 shown in FIG.
For example, it has a small capacity of 8A or less, and the triac element is mounted on the frame and bonded like the standard external shape TO-220 according to the American standard.
This is the semiconductor device itself obtained by transfer molding after applying an encap.
次に、上記のようにそれぞれ用意した各部品や
その他の個別半導体部品を放熱板10や回路基板
11上に実装する組立て方法を説明する。先ず、
放熱板10上に半田クリーム(Sn−Pb、63−37)
を印加し、同様に回路基板11上の半田付け部に
も半田クリームを印加する。次に、放熱板10上
に回路基板11を重ね、回路基板11のトライア
ツクユニツト挿入用穴111にトライアツクユニ
ツト放熱用銅板14を挿入して放熱板10上に載
せる。一方、トライアツク駆動回路用のその他の
個別半導体素子を回路基板11上のそれぞれ所定
の位置に載せる。また、ケース16とほぼ同形の
入出力端子ガイド用穴のあいた樹脂成形治具を放
熱板10上に載せ、この治具のガイド用穴に入力
端子1,2、出力端子3,4を差し込む。この状
態で半田リフロー(ヒーター上をコンベアで移送
する。温度は23℃±5℃)を施す。次に、前記樹
脂成形治具を取り外し、半田フラツクス(半田ク
リームに混入されていたもの)をトリクレン洗浄
し、ケース16を放熱板10上に取り付け、この
状態で封止樹脂(たとえばエポキシME266、日
本ペルノツクス社製)17で樹脂封止して半導体
リレー製品とする。 Next, a method of assembling each component prepared as described above and other individual semiconductor components on the heat sink 10 and the circuit board 11 will be described. First of all,
Solder cream (Sn-Pb, 63-37) on the heat sink 10
Similarly, solder cream is applied to the soldered portions on the circuit board 11. Next, the circuit board 11 is stacked on the heat sink 10, and the triax unit heat dissipation copper plate 14 is inserted into the triax unit insertion hole 111 of the circuit board 11 and placed on the heat sink 10. Meanwhile, other individual semiconductor elements for the triac drive circuit are placed at predetermined positions on the circuit board 11, respectively. Further, a resin molding jig having input/output terminal guide holes having substantially the same shape as the case 16 is placed on the heat sink 10, and the input terminals 1 and 2 and the output terminals 3 and 4 are inserted into the guide holes of this jig. In this state, solder reflow (transferred on a conveyor over a heater. Temperature: 23°C ± 5°C) is performed. Next, the resin molding jig is removed, the solder flux (mixed in the solder cream) is cleaned with triclean, the case 16 is mounted on the heat sink 10, and in this state, a sealing resin (for example, epoxy ME266, Japanese (manufactured by Pernox) 17 to make a semiconductor relay product.
なお、前記トライアツクユニツト13とセラミ
ツク板15と銅板14とを予め半田付けしておく
ことなく、銅板14およびセラミツク板15の各
上面に半田クリームを印刷した後、前記回路基板
11の組立時に銅板14、セラミツク板15、ト
ライアツクユニツト13の順に重ねておき、これ
を前記半田リフロー時に同時に半田付けするよう
にしてもよい。 Note that, without soldering the triax unit 13, the ceramic board 15, and the copper plate 14 in advance, after printing solder cream on the upper surfaces of each of the copper plate 14 and the ceramic board 15, the copper plate is soldered when assembling the circuit board 11. 14, the ceramic plate 15, and the triax unit 13 may be stacked in this order and soldered at the same time during the solder reflow.
上記組立方法によれば、放熱板10上に回路基
板11を載せ、この回路基盤11上に個別半導体
素子を載せ、上記回路基板11に予め設けている
穴111の部分に銅板14、セラミツク板15を
介してトライアツクユニツト13を載せ、半田ペ
ーストを使用して一度の半田リフローにより半田
付けするものであり、組立工数、特に半田付け工
数は少なくて済む。しかも、上記銅板14、セラ
ミツク板15、トライアツクユニツト13も上記
半田リフロー時に同時に半田付けすることも可能
である。 According to the above assembly method, the circuit board 11 is placed on the heat sink 10, the individual semiconductor elements are placed on this circuit board 11, and the copper plate 14 and the ceramic plate are placed in the hole 111 previously provided in the circuit board 11. The triax unit 13 is mounted via the pin 15 and soldered using solder paste in a single solder reflow process, so that the number of assembly steps, especially the number of soldering steps, can be reduced. Furthermore, it is also possible to solder the copper plate 14, ceramic plate 15, and triax unit 13 at the same time during the solder reflow process.
なお、本発明は上記実施例の半導体リレーに限
ることなく、比較的発熱量の大きい個別半導体素
子とそれ以外の個別半導体素子を有するハイブリ
ツド型半導体装置一般における構造および組立方
法に適用可能である。また、前記実施例では、回
路基板の穴部に銅板、セラミツク板を介してトラ
イアツクユニツトを放熱板上に搭載したが、回路
基板に穴の代わりに切欠きを設け、この切欠き部
に前記したような銅板、セラミツク板を介してト
ライアツクユニツトを搭載するようにしてもよ
い。 The present invention is not limited to the semiconductor relay of the above embodiment, but is applicable to the structure and assembly method of general hybrid semiconductor devices having individual semiconductor elements that generate a relatively large amount of heat and other individual semiconductor elements. Further, in the above embodiment, the triax unit was mounted on the heat sink through the copper plate and ceramic plate in the hole of the circuit board, but a notch was provided in the circuit board instead of the hole, and the The triax unit may be mounted through a copper plate or ceramic plate such as the one shown in FIG.
上述したように本発明のハイブリツド型半導体
装置によれば、搭載すべき個別半導体の一部につ
いて放熱経路の熱抵抗を小さくすることができる
ので、電流容量の大きい個別半導体素子をその他
の個別半導体素子と共に同一の放熱板上に搭載す
ることができる。また、本発明のハイブリツド型
半導体装置の製造方法によれば、半導体装置の組
立てに際した放熱板上に搭載すべき回路基板およ
び電流容量の大きいものを含む全ての個別半導体
素子を一度の半田リフローにより実装することが
でき、組立て工数が少なくて済む利点がある。
As described above, according to the hybrid semiconductor device of the present invention, it is possible to reduce the thermal resistance of the heat dissipation path for some of the individual semiconductors to be mounted. Both can be mounted on the same heat sink. Furthermore, according to the method for manufacturing a hybrid semiconductor device of the present invention, all the individual semiconductor elements including the circuit board and those with large current capacity to be mounted on the heat sink when assembling the semiconductor device can be soldered at one time by reflow soldering. It has the advantage of being easy to mount and requiring less assembly man-hours.
第1図a,b,cは本発明装置の一実施例に係
る半導体リレーの上面図、側面図、断面図、第2
図は第1図cの中の回路基板を取り出して一例を
示す上面図、第3図は第1図c中の要部を取り出
して拡大して示す断面図、第4図は半導体リレー
の一般的構成を示す回路ブロツク図、第5図は第
4図の回路の一具体例を示す回路図、第6図は従
来の半導体リレーの一部の断面構造を示す断面図
である。
1,2……入力端子、4,5……出力端子、1
0……放熱板、11……回路基板、111……ト
ライアツクユニツト挿入用孔、112……切欠き
部、12……半田、13……トライアツクユニツ
ト、14……銅板、15……セラミツク板、16
……ケース、17……封止用樹脂、18……配線
パターン、19……銅箔部(ランド)、C……コ
ンデンサ、R……抵抗、PH……フオトカプラ。
Figures 1a, b, and c are a top view, a side view, a sectional view, and a second
The figure is a top view showing an example of the circuit board in Figure 1 c, Figure 3 is a cross-sectional view showing an enlarged view of the main parts in Figure 1 c, and Figure 4 is a typical semiconductor relay. 5 is a circuit diagram showing a specific example of the circuit of FIG. 4, and FIG. 6 is a sectional view showing the sectional structure of a part of a conventional semiconductor relay. 1, 2... Input terminal, 4, 5... Output terminal, 1
0... Heat sink, 11... Circuit board, 11 1 ... Triack unit insertion hole, 11 2 ... Notch, 12... Solder, 13... Triack unit, 14... Copper plate, 15... ...Ceramic board, 16
... Case, 17 ... Sealing resin, 18 ... Wiring pattern, 19 ... Copper foil part (land), C ... Capacitor, R ... Resistor, PH ... Photocoupler.
Claims (1)
載置されると共に半田を介して接着され、上面に
形成された配線パターンに個別半導体素子が半田
を介して接続されており、一部に穴または切欠き
が設けられた回路基板と、この回路基板の前記穴
部または切欠き部に挿入され前記放熱板上に載置
されると共に半田を介して接着された銅板と、こ
の銅板上に載置されると共に半田を介して接着さ
れた両面メタライズセラミツク板と、このセラミ
ツク板上に載置されると共に半田により接着され
前記個別半導体素子よりも電流容量の大きい個別
半導体素子とを具備してなることを特徴とするハ
イブリツド型半導体装置。 2 前記電流容量の大きい個別半導体素子はトラ
イアツクユニツトであり、前記回路基板はガラス
エポキシ基材銅張積層板が用いられ、この回路基
板上には前記トライアツクユニツトを駆動するた
めの回路が構成されてなり、半導体リレーとして
構成されたことを特徴とする前記特許請求の範囲
第1項記載のハイブリツド型半導体装置。 3 前記放熱板は、銅系の金属材料あるいは上面
に銅メツキが施されたアルミニウム系の金属材料
であることを特徴とする前記特許請求の範囲第1
項または第2項に記載のハイブリツド型半導体装
置。 4 金属材料からなる放熱板上に半田ペーストを
印刷し、この上に一部に穴または切欠きを有し下
面に半田付け部を有し上面に配線パターンが形成
されている回路基板を重ね、この回路基板の配線
パターン上に半田ペーストを介して個別半導体部
品を載せると共に前記穴部または切欠き部に対応
する前記放熱板上に銅板、セラミツク板を順に介
して電流容量の大きい個別半導体素子を搭載し、
この状態で半田リフローを施して半田付け接着を
行なうことを特徴とするハイブリツド型半導体装
置の製造方法。 5 前記穴部または切欠き部に前記銅板を挿入し
て放熱板上に載せ、この銅板の上に半田ペースト
を介して両面メタライズセラミツク板を載せ、こ
のセラミツク板の上に前記電流容量の大きい個別
半導体素子を載せ、この状態で前記半田リフロー
を行なうことを特徴とする前記特許請求の範囲第
4項記載のハイブリツド型半導体装置の製造方
法。[Scope of Claims] 1. A heat dissipation plate made of a metal material, and an individual semiconductor element placed on the heat dissipation plate and bonded via solder, and connected via solder to a wiring pattern formed on the upper surface. a circuit board with a hole or cutout in a part thereof, and a copper plate inserted into the hole or cutout of the circuit board, placed on the heat sink, and bonded with solder. a double-sided metallized ceramic plate placed on this copper plate and bonded via solder; and an individual semiconductor placed on this ceramic plate and bonded with solder and having a larger current capacity than the individual semiconductor elements. 1. A hybrid semiconductor device comprising: an element. 2. The individual semiconductor element having a large current capacity is a triax unit, and the circuit board is a glass epoxy base copper clad laminate, and a circuit for driving the triax unit is configured on this circuit board. 2. The hybrid semiconductor device according to claim 1, wherein the hybrid semiconductor device is configured as a semiconductor relay. 3. The first aspect of claim 1, wherein the heat sink is made of a copper-based metal material or an aluminum-based metal material whose upper surface is plated with copper.
3. The hybrid semiconductor device according to item 1 or 2. 4. Solder paste is printed on a heat sink made of a metal material, and a circuit board having a hole or cutout in a part, a soldering part on the bottom surface, and a wiring pattern on the top surface is placed on top of this, Individual semiconductor components are placed on the wiring pattern of this circuit board via solder paste, and individual semiconductor elements with large current capacity are placed on the heat sink corresponding to the hole or notch via a copper plate and a ceramic plate in that order. Equipped with
A method for manufacturing a hybrid semiconductor device characterized by performing solder reflow in this state to perform solder bonding. 5. Insert the copper plate into the hole or notch and place it on a heat sink, place a double-sided metallized ceramic board on top of the copper plate with solder paste in between, and place the individual pieces of large current capacity on top of the ceramic board. 5. The method of manufacturing a hybrid semiconductor device according to claim 4, wherein a semiconductor element is mounted and the solder reflow is performed in this state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191571A JPS6251244A (en) | 1985-08-30 | 1985-08-30 | Hybrid-type semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191571A JPS6251244A (en) | 1985-08-30 | 1985-08-30 | Hybrid-type semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251244A JPS6251244A (en) | 1987-03-05 |
| JPH0334220B2 true JPH0334220B2 (en) | 1991-05-21 |
Family
ID=16276883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60191571A Granted JPS6251244A (en) | 1985-08-30 | 1985-08-30 | Hybrid-type semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6251244A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181824A (en) * | 2010-03-03 | 2011-09-15 | Hitachi Automotive Systems Ltd | Power semiconductor device and ac power generator for vehicle |
-
1985
- 1985-08-30 JP JP60191571A patent/JPS6251244A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6251244A (en) | 1987-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5100081B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
| JPH0722576A (en) | Semiconductor power module, composite substrate, and method for manufacturing semiconductor power module | |
| WO2019064775A1 (en) | Semiconductor device and production method therefor | |
| US6657866B2 (en) | Electronics assembly with improved heatsink configuration | |
| CN112368830A (en) | Power assembly, power module, method for producing a power module and power assembly | |
| JPH08306855A (en) | Semiconductor package, lead frame, circuit board, semiconductor package molding die, electronic circuit board, and lead frame manufacturing method | |
| EP1528847B1 (en) | Heat dissipating insert, circuit comprising said insert and production method | |
| JPS60262476A (en) | Light-emitting element | |
| JP5539453B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
| JP2735912B2 (en) | Inverter device | |
| JPH07221411A (en) | Printed circuit board and manufacture thereof | |
| JPS622587A (en) | Hybryd integrated circuit for high power | |
| JPH0334220B2 (en) | ||
| JP2636602B2 (en) | Semiconductor device | |
| JP4527292B2 (en) | Semiconductor power module | |
| JPH0677631A (en) | Mounting method of chip component onto aluminum board | |
| JPS58159361A (en) | Multi-layer hybrid integrated circuit device | |
| JPH07297320A (en) | BGA type semiconductor device | |
| JP2735920B2 (en) | Inverter device | |
| JPH077033A (en) | Method for manufacturing electronic component mounting device | |
| JP2564487B2 (en) | Circuit board and hybrid integrated circuit thereof | |
| JP2004111431A (en) | Power module and manufacturing method thereof | |
| JP3170004B2 (en) | Ceramic circuit board | |
| JP3428083B2 (en) | Method for manufacturing semiconductor device | |
| JPH0231794Y2 (en) |