JPH0334220B2 - - Google Patents
Info
- Publication number
- JPH0334220B2 JPH0334220B2 JP60191571A JP19157185A JPH0334220B2 JP H0334220 B2 JPH0334220 B2 JP H0334220B2 JP 60191571 A JP60191571 A JP 60191571A JP 19157185 A JP19157185 A JP 19157185A JP H0334220 B2 JPH0334220 B2 JP H0334220B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- heat sink
- copper
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、たとえば半導体リレーのようなハイ
ブリツド型半導体装置およびその製造方法に係
り、特に電流容量の大きい個別半導体素子の電気
的絶縁および放熱に適した構造およびその組立方
法に関する。
ブリツド型半導体装置およびその製造方法に係
り、特に電流容量の大きい個別半導体素子の電気
的絶縁および放熱に適した構造およびその組立方
法に関する。
第４図は直流入力により交流回路をオン、オフ
製御する半導体リレー（固体リレー）の回路ブロ
ツク例を示しており、その具体的回路例を第５図
に示している。ここで、１，２は入力端子、３，
４は出力端子、５はトライアツク（通常はユニツ
ト化されている）、Q1〜Q3はトランジスタ、PH
はホトカプラ、R1〜R6は抵抗、C1，C2はコンデ
ンサ、DBはダイオードブリツジである。
製御する半導体リレー（固体リレー）の回路ブロ
ツク例を示しており、その具体的回路例を第５図
に示している。ここで、１，２は入力端子、３，
４は出力端子、５はトライアツク（通常はユニツ
ト化されている）、Q1〜Q3はトランジスタ、PH
はホトカプラ、R1〜R6は抵抗、C1，C2はコンデ
ンサ、DBはダイオードブリツジである。
上記回路の構成、動作はよく知られており、本
発明に直接には関係しないのでその説明を省略す
る。上記半導体リレーは通常は１個のケース内に
収容された構造を有し、その一部について断面構
造の従来例を第６図に示しており、その構造は次
に述べるような方法で行なつていた。即ち、アル
ミニウム基板（もしくはアルミニウムベース銅張
積層板）６１上に第５図の回路図に示した個別半
導体素子を半田付けして回路を形成できるように
配線パターン（半田付け用パツドを含む）をエツ
チング法により設ける。そして、上記半田付け用
パツドを除いた部分にソルダーレジストをコーテ
イングし、逆に上記半田付け用パツド上に半田ペ
ースト（Sn−Pb共晶半田であり半田クリームと
も呼ばれる）をスクリーン印刷する。そして、上
記基板６１上に抵抗Ｒ、トライアツクユニツト
５、出力端子３，４などの各部分を載置し、約
230℃による半田リフローを施す。次に、上記基
板６１上のフラツクス（前期半田ペーストに混入
されていたもの）をトリクレン洗浄し、さらにケ
ースをかぶせ、ケースの穴よりシリコンゴム（通
常はRTV）をコーテイングし、キユア後に上記
穴部にラベルを貼り付けて半導体リレー製品とす
る。なお、第６図中、５1はトライアツクユニツ
ト５のフイン状ヒートシンク、５2はトライアツ
クユニツト５のリード端子、６２はアルミニウム
基板６１の絶縁層、６３は上記絶縁層６２上の配
線パターン銅箔、６４は半田である。
発明に直接には関係しないのでその説明を省略す
る。上記半導体リレーは通常は１個のケース内に
収容された構造を有し、その一部について断面構
造の従来例を第６図に示しており、その構造は次
に述べるような方法で行なつていた。即ち、アル
ミニウム基板（もしくはアルミニウムベース銅張
積層板）６１上に第５図の回路図に示した個別半
導体素子を半田付けして回路を形成できるように
配線パターン（半田付け用パツドを含む）をエツ
チング法により設ける。そして、上記半田付け用
パツドを除いた部分にソルダーレジストをコーテ
イングし、逆に上記半田付け用パツド上に半田ペ
ースト（Sn−Pb共晶半田であり半田クリームと
も呼ばれる）をスクリーン印刷する。そして、上
記基板６１上に抵抗Ｒ、トライアツクユニツト
５、出力端子３，４などの各部分を載置し、約
230℃による半田リフローを施す。次に、上記基
板６１上のフラツクス（前期半田ペーストに混入
されていたもの）をトリクレン洗浄し、さらにケ
ースをかぶせ、ケースの穴よりシリコンゴム（通
常はRTV）をコーテイングし、キユア後に上記
穴部にラベルを貼り付けて半導体リレー製品とす
る。なお、第６図中、５1はトライアツクユニツ
ト５のフイン状ヒートシンク、５2はトライアツ
クユニツト５のリード端子、６２はアルミニウム
基板６１の絶縁層、６３は上記絶縁層６２上の配
線パターン銅箔、６４は半田である。
しかし、第６図に示した構造にあつては、アル
ミニウム基板６１の絶縁層６２は合成樹脂からな
るので熱抵抗が大きい、この熱抵抗を小さくする
ために樹脂層を薄くすると、ボイドの影響で耐圧
が低くなつてしまう。現在、耐圧AC3.5kV1分印
加を保証できるアルミニウム基板は、層厚0.2mm
のエポキシ系樹脂絶縁層を有するものであり、熱
抵抗Rth（ｊ−ｃ）が約２〜2.5℃／Ｗと大きい。
したがつて、トライアツクユニツト５として電流
容量の大きいもの（たとえば8A以上のもの）を
用いる場合、そのヒートシンク５1を厚くする必
要が生じるが、ヒートシンク５1が厚いとアルミ
ニウム基板６１上に半田付けすると基板６１のそ
りが大きくなる。また、アルミニウム基板６１を
プレスで外形抜きする際、合成樹脂からなる絶縁
層６２と金属であるアルミニウム板６０を同時に
抜くので、アルミニウム板６０の抜きバリが出易
く、金型のメンテナンスが大変で手入れを頻繁
（5000〜10000シヨツト毎）に行なう必要がある。
ミニウム基板６１の絶縁層６２は合成樹脂からな
るので熱抵抗が大きい、この熱抵抗を小さくする
ために樹脂層を薄くすると、ボイドの影響で耐圧
が低くなつてしまう。現在、耐圧AC3.5kV1分印
加を保証できるアルミニウム基板は、層厚0.2mm
のエポキシ系樹脂絶縁層を有するものであり、熱
抵抗Rth（ｊ−ｃ）が約２〜2.5℃／Ｗと大きい。
したがつて、トライアツクユニツト５として電流
容量の大きいもの（たとえば8A以上のもの）を
用いる場合、そのヒートシンク５1を厚くする必
要が生じるが、ヒートシンク５1が厚いとアルミ
ニウム基板６１上に半田付けすると基板６１のそ
りが大きくなる。また、アルミニウム基板６１を
プレスで外形抜きする際、合成樹脂からなる絶縁
層６２と金属であるアルミニウム板６０を同時に
抜くので、アルミニウム板６０の抜きバリが出易
く、金型のメンテナンスが大変で手入れを頻繁
（5000〜10000シヨツト毎）に行なう必要がある。
なお、上記したような問題に対してアルミニウ
ム基板６１に代えて同等の大きさのセラミツク基
板を使用することで解決を図ろうとした場合、セ
ラミツク基板はサイズが大きくなると反りが生じ
て割れ易く、前期アルミニウム基板相当の大きさ
の場合には割れが発生する。これを防止するため
にセラミツク基板を２〜３枚に分割し、それらを
金属板端子あるいはワイヤによつて半田リフロー
後にさらに半田付け接続しなければならないので
組立工数（特に半田付け工数）が増加することに
なり、結果としてコストアツプをきたすことにな
る。
ム基板６１に代えて同等の大きさのセラミツク基
板を使用することで解決を図ろうとした場合、セ
ラミツク基板はサイズが大きくなると反りが生じ
て割れ易く、前期アルミニウム基板相当の大きさ
の場合には割れが発生する。これを防止するため
にセラミツク基板を２〜３枚に分割し、それらを
金属板端子あるいはワイヤによつて半田リフロー
後にさらに半田付け接続しなければならないので
組立工数（特に半田付け工数）が増加することに
なり、結果としてコストアツプをきたすことにな
る。
本発明は上記の事情に鑑みてなされたもので、
搭載すべき個別半導体の一部について放熱経路の
熱抵抗を小さくすることができ、電流容量の大き
い個別半導体素子をその他の個別半導体素子と共
に同一の放熱板上に支障なく搭載し得るハイブリ
ツド型半導体装置を提供するものである。
搭載すべき個別半導体の一部について放熱経路の
熱抵抗を小さくすることができ、電流容量の大き
い個別半導体素子をその他の個別半導体素子と共
に同一の放熱板上に支障なく搭載し得るハイブリ
ツド型半導体装置を提供するものである。
さらに、本発明は、上記半導体装置の組立てに
際して放熱基板上に搭載すべき回路基板および電
流容量が大きいものを含む全ての個別半導体素子
を一度の半田リフローにより実装することが可能
であり、組立工数が少なくて済むハイブリツド型
半導体装置の製造方法を提供するものである。
際して放熱基板上に搭載すべき回路基板および電
流容量が大きいものを含む全ての個別半導体素子
を一度の半田リフローにより実装することが可能
であり、組立工数が少なくて済むハイブリツド型
半導体装置の製造方法を提供するものである。
即ち、本発明のハイブリツド型半導体装置は、
金属材料からなる放熱板上に回路基板が半田を介
して接着されており、この回路基板上の配線パタ
ーンに個別半導体素子が半田を介して接続されて
おり、上記回路基板の一部に設けられた穴部また
は切欠き部に銅板が挿入されると共に前記放熱板
上に半田を交して装着されており、この銅板上に
両面メタライズセラミツク板が載せられると共に
半田を介して装着されており、このセラミツク板
上に電流容量の大きい個別半導体素子が載せられ
ると共に半田を介して接着されてなることを特徴
とするものである。
金属材料からなる放熱板上に回路基板が半田を介
して接着されており、この回路基板上の配線パタ
ーンに個別半導体素子が半田を介して接続されて
おり、上記回路基板の一部に設けられた穴部また
は切欠き部に銅板が挿入されると共に前記放熱板
上に半田を交して装着されており、この銅板上に
両面メタライズセラミツク板が載せられると共に
半田を介して装着されており、このセラミツク板
上に電流容量の大きい個別半導体素子が載せられ
ると共に半田を介して接着されてなることを特徴
とするものである。
このように、電流容量の大きい個別半導体素子
は、熱抵抗の小さいセラミツク板および銅板を介
して放熱板上に電気的に絶縁された状態で搭載さ
れているので、電流容量の大きい個別半導体素子
とその他の個別半導体素子とを支障なく同一の放
熱板上に搭載することができる。
は、熱抵抗の小さいセラミツク板および銅板を介
して放熱板上に電気的に絶縁された状態で搭載さ
れているので、電流容量の大きい個別半導体素子
とその他の個別半導体素子とを支障なく同一の放
熱板上に搭載することができる。
また、本発明のハイブリツド型半導体装置の製
造方法は、金属材料からなる放熱板上に半田ペー
ストを印刷し、この上に一部に穴または切欠きを
有し下面に半田付け部を有し上面に配線パターン
が形成されている回路基板を重ね、この回路基板
の配線パターン上に半田ペーストを介して個別半
導体部品を載せると共に前記穴部または切欠き部
に対応する前記放熱板上に銅板、セラミツク板を
順に介して電流容量の大きい個別半導体素子を順
に介して電流容量の大きい個別半導体素子を搭載
し、この状態で半田リフローを施して半田付け接
着を行なうことを特徴とするものである。
造方法は、金属材料からなる放熱板上に半田ペー
ストを印刷し、この上に一部に穴または切欠きを
有し下面に半田付け部を有し上面に配線パターン
が形成されている回路基板を重ね、この回路基板
の配線パターン上に半田ペーストを介して個別半
導体部品を載せると共に前記穴部または切欠き部
に対応する前記放熱板上に銅板、セラミツク板を
順に介して電流容量の大きい個別半導体素子を順
に介して電流容量の大きい個別半導体素子を搭載
し、この状態で半田リフローを施して半田付け接
着を行なうことを特徴とするものである。
したがつて、放熱基板上に搭載すべき回路基板
および電流容量が大きいものを含む全ての個別半
導体素子を一度の半田リフローにより実装するこ
とができ、組立工数が少なくて済む。
および電流容量が大きいものを含む全ての個別半
導体素子を一度の半田リフローにより実装するこ
とができ、組立工数が少なくて済む。
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第１図ａ，ｂは半導体リレーの上面、側面から
見た外形を示しており、第１図ａ中のＣ−C′線に
沿う断面構造の概略を第１図ｃに示している。即
ち、１０は放熱板（銅系あるいはアルミニウム系
等の金属材料からなり、たとえば銅板あるいは銅
メツキが片面に施されたアルミニウム板である）
である。１１はガラスエポキシ両面銅張積層基板
上に配線パターン１８が形成された回路基板であ
り、たとえば第２図に示すようにトライアツクユ
ニツト挿入用穴１１1が一部に設けられると共に
周縁の一部に切欠き部１１2が設けられている。
この回路基板１１は、下面の少なくとも一部に銅
箔部１９が設けられており、前記放熱板１０上に
載置されると共に上記銅箔部１９が半田１２によ
り前記放熱板１０上に接着（貼付）されている。
上記回路基板１１の穴１１1には、第３図に示す
ようにトライアツクユニツト１３用の放熱用銅板
（前記回路基板１０より0.2〜0.3mm厚い）１４が
挿入され、その下面は半田１２により前記放熱板
１０上に接着固定されている。１５は上記銅板１
４上に載置されたトライアツクユニツト絶縁用の
両面メタライズセラミツク板であり、１３2はト
ライアツクユニツト１３のリード端子であつて、
その先端部は前記回路基板１０上の配線パターン
部（銅箔）上に半田１２付けされており、１３1
はトライアツクユニツト１３のフイン状ヒートシ
ンクである。上記回路基板１１上には、第５図に
示したようなトライアツクを駆動する回路を構成
する個別半導体部品（第１図中にはコンデンサ
Ｃ、抵抗Ｒ、ホトカプラPHを代表的に示してい
る）および入力端子１，２、出力端子３，４が半
田付けされている。そして、上記各部品、入出力
端子、トライアツクユニツトの側方を囲む枠状の
ケース１６が設けられており、このケース１６と
前記回路基板１１、放熱板１０により囲まれた空
間に封止樹脂１７が充填されている。なお、入力
端子１，２および出力端子３，４の各先端部は上
記樹脂１７部より外方に突出している。
見た外形を示しており、第１図ａ中のＣ−C′線に
沿う断面構造の概略を第１図ｃに示している。即
ち、１０は放熱板（銅系あるいはアルミニウム系
等の金属材料からなり、たとえば銅板あるいは銅
メツキが片面に施されたアルミニウム板である）
である。１１はガラスエポキシ両面銅張積層基板
上に配線パターン１８が形成された回路基板であ
り、たとえば第２図に示すようにトライアツクユ
ニツト挿入用穴１１1が一部に設けられると共に
周縁の一部に切欠き部１１2が設けられている。
この回路基板１１は、下面の少なくとも一部に銅
箔部１９が設けられており、前記放熱板１０上に
載置されると共に上記銅箔部１９が半田１２によ
り前記放熱板１０上に接着（貼付）されている。
上記回路基板１１の穴１１1には、第３図に示す
ようにトライアツクユニツト１３用の放熱用銅板
（前記回路基板１０より0.2〜0.3mm厚い）１４が
挿入され、その下面は半田１２により前記放熱板
１０上に接着固定されている。１５は上記銅板１
４上に載置されたトライアツクユニツト絶縁用の
両面メタライズセラミツク板であり、１３2はト
ライアツクユニツト１３のリード端子であつて、
その先端部は前記回路基板１０上の配線パターン
部（銅箔）上に半田１２付けされており、１３1
はトライアツクユニツト１３のフイン状ヒートシ
ンクである。上記回路基板１１上には、第５図に
示したようなトライアツクを駆動する回路を構成
する個別半導体部品（第１図中にはコンデンサ
Ｃ、抵抗Ｒ、ホトカプラPHを代表的に示してい
る）および入力端子１，２、出力端子３，４が半
田付けされている。そして、上記各部品、入出力
端子、トライアツクユニツトの側方を囲む枠状の
ケース１６が設けられており、このケース１６と
前記回路基板１１、放熱板１０により囲まれた空
間に封止樹脂１７が充填されている。なお、入力
端子１，２および出力端子３，４の各先端部は上
記樹脂１７部より外方に突出している。
上記構造によれば、その他の個別半導体部品に
比べて発熱量の大きいトライアツクユニツト１３
は絶縁用のセラミツク板１５および放熱用の銅板
１４を介して放熱板１０に熱伝導するようになつ
ており、上記セラミツク板１５は耐圧AC5kV1分
印加で熱抵抗Rth(j-c)＝0.5〜0.6℃／Ｗと低いので、
従来構造においては熱抵抗が２〜2.5℃／Ｗであ
つたことに比べて放熱効果が著しく優れている。
したがつて、大きなサイズのセラミツク板とか２
〜３枚に分割されたセラミツク板を用いる必要は
なくなり、セラミツク割れとか半田付け工程数の
増加などを伴なうという問題は全く生じない。ま
た、樹脂絶縁層を有するアルミニウム基板をプレ
スで外形抜きする必要もなくなるので、金型を頻
繁に手入れしなければならないという問題も生じ
ない。
比べて発熱量の大きいトライアツクユニツト１３
は絶縁用のセラミツク板１５および放熱用の銅板
１４を介して放熱板１０に熱伝導するようになつ
ており、上記セラミツク板１５は耐圧AC5kV1分
印加で熱抵抗Rth(j-c)＝0.5〜0.6℃／Ｗと低いので、
従来構造においては熱抵抗が２〜2.5℃／Ｗであ
つたことに比べて放熱効果が著しく優れている。
したがつて、大きなサイズのセラミツク板とか２
〜３枚に分割されたセラミツク板を用いる必要は
なくなり、セラミツク割れとか半田付け工程数の
増加などを伴なうという問題は全く生じない。ま
た、樹脂絶縁層を有するアルミニウム基板をプレ
スで外形抜きする必要もなくなるので、金型を頻
繁に手入れしなければならないという問題も生じ
ない。
次に、本発明による上記構造の半導体リレーの
製造方法について、前記第１図乃至第３図を参照
して工程順に説明する。アルミニウム板の片面に
銅メツキ６〜10μｍの厚さに施した板に、トライ
アツクユニツト取付部に相当する前記銅板１４の
半田付け部分および回路基板１１の半田による貼
付部分を除いて半田レジストをコーテイングす
る。次に、上記板をプレス打抜き加工により外形
抜きして所望の放熱板１０を得る。一方、回路基
板１１を別に用意するものとし、この回路基板１
１としてはガラスエポキシ両面銅張積層板の上面
にトライアツク駆動用回路の各半導体素子を取り
付けるための配線パターン１８を設け、その下面
には放熱板１０に半田付けするためのランド１９
を設ける。この場合、配線パターン１８、ランド
１９は公知のスクリーン印刷およびエツチング法
により作り、回路基板１１の上、下面の半田付け
部以外には半田レジストを施す。一方、入力端子
１，２、出力端子３，４を別に用意するものと
し、このためには銅または真ちゆうの棒を旋盤加
工により切削加工、ネジ切り、ローレツト加工等
を施した後でNiメツキを施す。一方、ケース１
６を別途用意するものとし、このためには半田付
け温度230±５℃に耐え得る樹脂材料、たとえば
PPS（ポリフエニレンサンフアイド）樹脂、FR−
PET（ガラス入リポリエチレンテレフタレート、
帝人株式会社商品名）樹脂等で樹脂成形する。一
方、トライアツクユニツト１３および銅板１４、
セラミツク板１５を別途用意するものとする。こ
の場合、銅板１４はプレス打抜き加工後にNiメ
ツキを施す。また、セラミツク板１５は、所望の
外形寸法より１〜２mm小さく形成し、その両面に
Mo−MnまたはＷメタライズを施した後でNiメ
ツキを施す。そして、トライアツクユニツト１３
とセラミツク板１５と銅板１４とを重ねて半田１
２付けしておく。
製造方法について、前記第１図乃至第３図を参照
して工程順に説明する。アルミニウム板の片面に
銅メツキ６〜10μｍの厚さに施した板に、トライ
アツクユニツト取付部に相当する前記銅板１４の
半田付け部分および回路基板１１の半田による貼
付部分を除いて半田レジストをコーテイングす
る。次に、上記板をプレス打抜き加工により外形
抜きして所望の放熱板１０を得る。一方、回路基
板１１を別に用意するものとし、この回路基板１
１としてはガラスエポキシ両面銅張積層板の上面
にトライアツク駆動用回路の各半導体素子を取り
付けるための配線パターン１８を設け、その下面
には放熱板１０に半田付けするためのランド１９
を設ける。この場合、配線パターン１８、ランド
１９は公知のスクリーン印刷およびエツチング法
により作り、回路基板１１の上、下面の半田付け
部以外には半田レジストを施す。一方、入力端子
１，２、出力端子３，４を別に用意するものと
し、このためには銅または真ちゆうの棒を旋盤加
工により切削加工、ネジ切り、ローレツト加工等
を施した後でNiメツキを施す。一方、ケース１
６を別途用意するものとし、このためには半田付
け温度230±５℃に耐え得る樹脂材料、たとえば
PPS（ポリフエニレンサンフアイド）樹脂、FR−
PET（ガラス入リポリエチレンテレフタレート、
帝人株式会社商品名）樹脂等で樹脂成形する。一
方、トライアツクユニツト１３および銅板１４、
セラミツク板１５を別途用意するものとする。こ
の場合、銅板１４はプレス打抜き加工後にNiメ
ツキを施す。また、セラミツク板１５は、所望の
外形寸法より１〜２mm小さく形成し、その両面に
Mo−MnまたはＷメタライズを施した後でNiメ
ツキを施す。そして、トライアツクユニツト１３
とセラミツク板１５と銅板１４とを重ねて半田１
２付けしておく。
この半田付けの方法としては、カーボン治具を
使用し、Sn−Pb（10−90）の高温半田と共に組ん
だ状態370±10℃の炉通し、トライアツク素子部
をエンキヤツプすることにより得られる。なお、
第３図中に示したトライアツクユニツト１３は、
たとえば8A以下の小容量のものであり、米国規
格による標準外形TO−220の様にフレームにト
ライアツク素子をマウントし、ボンデイングし、
エンキヤツプを施した後でトランスフアモールド
成形により得られた半導体装置そのものである。
使用し、Sn−Pb（10−90）の高温半田と共に組ん
だ状態370±10℃の炉通し、トライアツク素子部
をエンキヤツプすることにより得られる。なお、
第３図中に示したトライアツクユニツト１３は、
たとえば8A以下の小容量のものであり、米国規
格による標準外形TO−220の様にフレームにト
ライアツク素子をマウントし、ボンデイングし、
エンキヤツプを施した後でトランスフアモールド
成形により得られた半導体装置そのものである。
次に、上記のようにそれぞれ用意した各部品や
その他の個別半導体部品を放熱板１０や回路基板
１１上に実装する組立て方法を説明する。先ず、
放熱板１０上に半田クリーム（Sn−Pb、63−37）
を印加し、同様に回路基板１１上の半田付け部に
も半田クリームを印加する。次に、放熱板１０上
に回路基板１１を重ね、回路基板１１のトライア
ツクユニツト挿入用穴１１1にトライアツクユニ
ツト放熱用銅板１４を挿入して放熱板１０上に載
せる。一方、トライアツク駆動回路用のその他の
個別半導体素子を回路基板１１上のそれぞれ所定
の位置に載せる。また、ケース１６とほぼ同形の
入出力端子ガイド用穴のあいた樹脂成形治具を放
熱板１０上に載せ、この治具のガイド用穴に入力
端子１，２、出力端子３，４を差し込む。この状
態で半田リフロー（ヒーター上をコンベアで移送
する。温度は23℃±５℃）を施す。次に、前記樹
脂成形治具を取り外し、半田フラツクス（半田ク
リームに混入されていたもの）をトリクレン洗浄
し、ケース１６を放熱板１０上に取り付け、この
状態で封止樹脂（たとえばエポキシME266、日
本ペルノツクス社製）１７で樹脂封止して半導体
リレー製品とする。
その他の個別半導体部品を放熱板１０や回路基板
１１上に実装する組立て方法を説明する。先ず、
放熱板１０上に半田クリーム（Sn−Pb、63−37）
を印加し、同様に回路基板１１上の半田付け部に
も半田クリームを印加する。次に、放熱板１０上
に回路基板１１を重ね、回路基板１１のトライア
ツクユニツト挿入用穴１１1にトライアツクユニ
ツト放熱用銅板１４を挿入して放熱板１０上に載
せる。一方、トライアツク駆動回路用のその他の
個別半導体素子を回路基板１１上のそれぞれ所定
の位置に載せる。また、ケース１６とほぼ同形の
入出力端子ガイド用穴のあいた樹脂成形治具を放
熱板１０上に載せ、この治具のガイド用穴に入力
端子１，２、出力端子３，４を差し込む。この状
態で半田リフロー（ヒーター上をコンベアで移送
する。温度は23℃±５℃）を施す。次に、前記樹
脂成形治具を取り外し、半田フラツクス（半田ク
リームに混入されていたもの）をトリクレン洗浄
し、ケース１６を放熱板１０上に取り付け、この
状態で封止樹脂（たとえばエポキシME266、日
本ペルノツクス社製）１７で樹脂封止して半導体
リレー製品とする。
なお、前記トライアツクユニツト１３とセラミ
ツク板１５と銅板１４とを予め半田付けしておく
ことなく、銅板１４およびセラミツク板１５の各
上面に半田クリームを印刷した後、前記回路基板
１１の組立時に銅板１４、セラミツク板１５、ト
ライアツクユニツト１３の順に重ねておき、これ
を前記半田リフロー時に同時に半田付けするよう
にしてもよい。
ツク板１５と銅板１４とを予め半田付けしておく
ことなく、銅板１４およびセラミツク板１５の各
上面に半田クリームを印刷した後、前記回路基板
１１の組立時に銅板１４、セラミツク板１５、ト
ライアツクユニツト１３の順に重ねておき、これ
を前記半田リフロー時に同時に半田付けするよう
にしてもよい。
上記組立方法によれば、放熱板１０上に回路基
板１１を載せ、この回路基盤１１上に個別半導体
素子を載せ、上記回路基板１１に予め設けている
穴１１1の部分に銅板１４、セラミツク板１５を
介してトライアツクユニツト１３を載せ、半田ペ
ーストを使用して一度の半田リフローにより半田
付けするものであり、組立工数、特に半田付け工
数は少なくて済む。しかも、上記銅板１４、セラ
ミツク板１５、トライアツクユニツト１３も上記
半田リフロー時に同時に半田付けすることも可能
である。
板１１を載せ、この回路基盤１１上に個別半導体
素子を載せ、上記回路基板１１に予め設けている
穴１１1の部分に銅板１４、セラミツク板１５を
介してトライアツクユニツト１３を載せ、半田ペ
ーストを使用して一度の半田リフローにより半田
付けするものであり、組立工数、特に半田付け工
数は少なくて済む。しかも、上記銅板１４、セラ
ミツク板１５、トライアツクユニツト１３も上記
半田リフロー時に同時に半田付けすることも可能
である。
なお、本発明は上記実施例の半導体リレーに限
ることなく、比較的発熱量の大きい個別半導体素
子とそれ以外の個別半導体素子を有するハイブリ
ツド型半導体装置一般における構造および組立方
法に適用可能である。また、前記実施例では、回
路基板の穴部に銅板、セラミツク板を介してトラ
イアツクユニツトを放熱板上に搭載したが、回路
基板に穴の代わりに切欠きを設け、この切欠き部
に前記したような銅板、セラミツク板を介してト
ライアツクユニツトを搭載するようにしてもよ
い。
ることなく、比較的発熱量の大きい個別半導体素
子とそれ以外の個別半導体素子を有するハイブリ
ツド型半導体装置一般における構造および組立方
法に適用可能である。また、前記実施例では、回
路基板の穴部に銅板、セラミツク板を介してトラ
イアツクユニツトを放熱板上に搭載したが、回路
基板に穴の代わりに切欠きを設け、この切欠き部
に前記したような銅板、セラミツク板を介してト
ライアツクユニツトを搭載するようにしてもよ
い。
上述したように本発明のハイブリツド型半導体
装置によれば、搭載すべき個別半導体の一部につ
いて放熱経路の熱抵抗を小さくすることができる
ので、電流容量の大きい個別半導体素子をその他
の個別半導体素子と共に同一の放熱板上に搭載す
ることができる。また、本発明のハイブリツド型
半導体装置の製造方法によれば、半導体装置の組
立てに際した放熱板上に搭載すべき回路基板およ
び電流容量の大きいものを含む全ての個別半導体
素子を一度の半田リフローにより実装することが
でき、組立て工数が少なくて済む利点がある。
装置によれば、搭載すべき個別半導体の一部につ
いて放熱経路の熱抵抗を小さくすることができる
ので、電流容量の大きい個別半導体素子をその他
の個別半導体素子と共に同一の放熱板上に搭載す
ることができる。また、本発明のハイブリツド型
半導体装置の製造方法によれば、半導体装置の組
立てに際した放熱板上に搭載すべき回路基板およ
び電流容量の大きいものを含む全ての個別半導体
素子を一度の半田リフローにより実装することが
でき、組立て工数が少なくて済む利点がある。
第１図ａ，ｂ，ｃは本発明装置の一実施例に係
る半導体リレーの上面図、側面図、断面図、第２
図は第１図ｃの中の回路基板を取り出して一例を
示す上面図、第３図は第１図ｃ中の要部を取り出
して拡大して示す断面図、第４図は半導体リレー
の一般的構成を示す回路ブロツク図、第５図は第
４図の回路の一具体例を示す回路図、第６図は従
来の半導体リレーの一部の断面構造を示す断面図
である。 １，２……入力端子、４，５……出力端子、１
０……放熱板、１１……回路基板、１１1……ト
ライアツクユニツト挿入用孔、１１2……切欠き
部、１２……半田、１３……トライアツクユニツ
ト、１４……銅板、１５……セラミツク板、１６
……ケース、１７……封止用樹脂、１８……配線
パターン、１９……銅箔部（ランド）、Ｃ……コ
ンデンサ、Ｒ……抵抗、PH……フオトカプラ。
る半導体リレーの上面図、側面図、断面図、第２
図は第１図ｃの中の回路基板を取り出して一例を
示す上面図、第３図は第１図ｃ中の要部を取り出
して拡大して示す断面図、第４図は半導体リレー
の一般的構成を示す回路ブロツク図、第５図は第
４図の回路の一具体例を示す回路図、第６図は従
来の半導体リレーの一部の断面構造を示す断面図
である。 １，２……入力端子、４，５……出力端子、１
０……放熱板、１１……回路基板、１１1……ト
ライアツクユニツト挿入用孔、１１2……切欠き
部、１２……半田、１３……トライアツクユニツ
ト、１４……銅板、１５……セラミツク板、１６
……ケース、１７……封止用樹脂、１８……配線
パターン、１９……銅箔部（ランド）、Ｃ……コ
ンデンサ、Ｒ……抵抗、PH……フオトカプラ。
Claims (1)
- 【特許請求の範囲】 １ 金属材料からなる放熱板と、この放熱板上に
載置されると共に半田を介して接着され、上面に
形成された配線パターンに個別半導体素子が半田
を介して接続されており、一部に穴または切欠き
が設けられた回路基板と、この回路基板の前記穴
部または切欠き部に挿入され前記放熱板上に載置
されると共に半田を介して接着された銅板と、こ
の銅板上に載置されると共に半田を介して接着さ
れた両面メタライズセラミツク板と、このセラミ
ツク板上に載置されると共に半田により接着され
前記個別半導体素子よりも電流容量の大きい個別
半導体素子とを具備してなることを特徴とするハ
イブリツド型半導体装置。 ２ 前記電流容量の大きい個別半導体素子はトラ
イアツクユニツトであり、前記回路基板はガラス
エポキシ基材銅張積層板が用いられ、この回路基
板上には前記トライアツクユニツトを駆動するた
めの回路が構成されてなり、半導体リレーとして
構成されたことを特徴とする前記特許請求の範囲
第１項記載のハイブリツド型半導体装置。 ３ 前記放熱板は、銅系の金属材料あるいは上面
に銅メツキが施されたアルミニウム系の金属材料
であることを特徴とする前記特許請求の範囲第１
項または第２項に記載のハイブリツド型半導体装
置。 ４ 金属材料からなる放熱板上に半田ペーストを
印刷し、この上に一部に穴または切欠きを有し下
面に半田付け部を有し上面に配線パターンが形成
されている回路基板を重ね、この回路基板の配線
パターン上に半田ペーストを介して個別半導体部
品を載せると共に前記穴部または切欠き部に対応
する前記放熱板上に銅板、セラミツク板を順に介
して電流容量の大きい個別半導体素子を搭載し、
この状態で半田リフローを施して半田付け接着を
行なうことを特徴とするハイブリツド型半導体装
置の製造方法。 ５ 前記穴部または切欠き部に前記銅板を挿入し
て放熱板上に載せ、この銅板の上に半田ペースト
を介して両面メタライズセラミツク板を載せ、こ
のセラミツク板の上に前記電流容量の大きい個別
半導体素子を載せ、この状態で前記半田リフロー
を行なうことを特徴とする前記特許請求の範囲第
４項記載のハイブリツド型半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191571A JPS6251244A (ja) | 1985-08-30 | 1985-08-30 | ハイブリツド型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191571A JPS6251244A (ja) | 1985-08-30 | 1985-08-30 | ハイブリツド型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251244A JPS6251244A (ja) | 1987-03-05 |
| JPH0334220B2 true JPH0334220B2 (ja) | 1991-05-21 |
Family
ID=16276883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60191571A Granted JPS6251244A (ja) | 1985-08-30 | 1985-08-30 | ハイブリツド型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6251244A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181824A (ja) * | 2010-03-03 | 2011-09-15 | Hitachi Automotive Systems Ltd | パワー半導体装置、および車両用交流発電機 |
-
1985
- 1985-08-30 JP JP60191571A patent/JPS6251244A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6251244A (ja) | 1987-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JPH0722576A (ja) | 半導体パワーモジュールおよび複合基板、並びに半導体パワーモジュールの製造方法 | |
| WO2019064775A1 (ja) | 半導体装置およびその製造方法 | |
| US6657866B2 (en) | Electronics assembly with improved heatsink configuration | |
| CN112368830A (zh) | 电力组件、功率模块、用于制造功率模块和电力组件的方法 | |
| JPH08306855A (ja) | 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法 | |
| EP1528847B1 (en) | Heat dissipating insert, circuit comprising said insert and production method | |
| JPS60262476A (ja) | 発光素子 | |
| JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JPH07221411A (ja) | プリント配線基板及びその製造方法 | |
| JPS622587A (ja) | ハイパワ−用混成集積回路 | |
| JPH0334220B2 (ja) | ||
| JP2636602B2 (ja) | 半導体装置 | |
| JP4527292B2 (ja) | 半導体パワーモジュール | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JPH07297320A (ja) | Ｂｇａ型半導体装置 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JPH077033A (ja) | 電子部品搭載装置の製造方法 | |
| JP2564487B2 (ja) | 回路基板及びその混成集積回路 | |
| JP2004111431A (ja) | パワーモジュールとその製造方法 | |
| JP3170004B2 (ja) | セラミック回路基板 | |
| JP3428083B2 (ja) | 半導体装置の製造方法 | |
| JPH0231794Y2 (ja) |