JPH0334632B2 - - Google Patents
Info
- Publication number
- JPH0334632B2 JPH0334632B2 JP59094914A JP9491484A JPH0334632B2 JP H0334632 B2 JPH0334632 B2 JP H0334632B2 JP 59094914 A JP59094914 A JP 59094914A JP 9491484 A JP9491484 A JP 9491484A JP H0334632 B2 JPH0334632 B2 JP H0334632B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- speed
- circuit
- speed operation
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はVTR(ビデオテープレコーダ)に関
し、特に高速動作から定速動作への移行時にブレ
ーキ動作を行なうVTRに関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a VTR (video tape recorder), and particularly to a VTR that performs a braking operation when transitioning from high-speed operation to constant-speed operation.
(ロ) 従来技術
高速サーチやn倍速モード等の高速動作から定
速動作に移行するときにテープが弛んだりするよ
うなことがなくスムーズに移行させるために、そ
れまで高速回転していたキヤプスタンモータにブ
レーキをかけ標準走行時の回転にする必要があ
る。このようなことは例えば特開昭58−35757号
公報でも行なわれている。(b) Prior art To ensure a smooth transition from high-speed operation such as high-speed search or n-times speed mode to constant-speed operation without the tape becoming loose, the capacitor that had previously rotated at high speed was used. It is necessary to apply a brake to the stun motor to make it rotate during standard driving. This kind of thing has also been done, for example, in Japanese Patent Application Laid-Open No. 58-35757.
第4図の従来例において、キヤプスタンモータ
1の回転に依存する回転周波数検出信号(FG)
を発生するジエネレータ2の出力を振幅制限する
リミツタ3の出力を分周する分周器4の出力aを
鋸歯状波形成回路5で第5図bの如く分周出力a
の立上りりから一定時間T遅れて立ち上る三角波
になし、それを分周器4の出力aの立下りタイミ
ングでサンプルホールドすると、サンプルホール
ド回路6の出力は第5図cの如くなる。キヤプス
タンモータ1の回転周波数が高くなつたときの関
係は第5図のa′,b′,c′に示す。合成回路7では
サンプルホールド回路6からの速度誤差電圧cを
直流増幅器8と駆動回路9を通してキヤプスタン
モータ1に加える。この制御ループにおいて、サ
ーチ等におけるn倍速動作は定速時に加えている
電圧E1のn倍電圧nE1を例えば直流電圧増幅
器8を通して制御ループに加えると共に分周器4
の分周比を1/nにすることによつて達成できる。 In the conventional example shown in FIG. 4, the rotation frequency detection signal (FG) that depends on the rotation of the capstan motor 1
The output a of the frequency divider 4, which divides the output of the limiter 3 which limits the amplitude of the output of the generator 2 which generates , is converted into a frequency-divided output a by the sawtooth waveforming circuit 5 as shown in FIG. 5b.
When a triangular wave that rises after a fixed time T delay from the rising edge of is sampled and held at the falling timing of the output a of the frequency divider 4, the output of the sample and hold circuit 6 becomes as shown in FIG. 5c. The relationships when the rotational frequency of the capstan motor 1 increases are shown in a', b', and c' in FIG. In the synthesis circuit 7, the speed error voltage c from the sample and hold circuit 6 is applied to the capstan motor 1 through a DC amplifier 8 and a drive circuit 9. In this control loop, for n-times speed operation in search etc., a voltage nE1 times n times the voltage E1 applied at constant speed is applied to the control loop through the DC voltage amplifier 8, for example, and the frequency divider 4
This can be achieved by setting the frequency division ratio to 1/n.
そしてn倍速動作から定速動作への移行時にはブ
レーキ電圧P1を合成回路7を介して加えること
によつてテープ弛みが生じるのを防止する。その
際、モータを逆方向に回転駆動するための信号を
端子12から駆動回路9に与える。尚、端子12
から加えられる信号がハイレベルであれば、モー
タを正方向に回転し、ローレベルであれば逆方向
に回転する。n倍速の高速動作から定速動作に移
行するときの各部波形を第6図に示す。第6図に
おいて、P1は端子10から合成回路7に与えら
れるブレーキ電圧、P2は端子12から駆動回路
9に与えられるモータの正逆信号、cはサンプル
ホールド回路6から生じる速度誤差電圧である。
速度誤差電圧cは高速動作モードAから時点t1
で定則動作モードBに切換えると図示の如く振動
した電圧となり、しばらくしてから落ちつく。At the time of transition from n times speed operation to constant speed operation, brake voltage P1 is applied via synthesis circuit 7 to prevent tape slack from occurring. At that time, a signal for rotating the motor in the reverse direction is applied from the terminal 12 to the drive circuit 9. In addition, terminal 12
If the signal applied from is high level, the motor will rotate in the forward direction, and if it is low level, the motor will rotate in the reverse direction. FIG. 6 shows waveforms of various parts when transitioning from n-times high-speed operation to constant-speed operation. In FIG. 6, P1 is the brake voltage applied from the terminal 10 to the combining circuit 7, P2 is the motor forward/reverse signal applied from the terminal 12 to the drive circuit 9, and c is the speed error voltage generated from the sample and hold circuit 6.
The speed error voltage c is from high-speed operation mode A to time t1.
When switching to regular operation mode B, the voltage oscillates as shown in the figure, and settles down after a while.
このようにモータの回転角による起動力やモー
タ個々の起動力にはバラツキがあるため、一定の
ブレーキ電圧を一定期間加えるという従来の方法
ではサーチ等の高速動作から定速動作速度までの
立上り時間(前記振動電圧が所定電圧に落ち着く
までの時間)が長く、不安定である。 In this way, there are variations in the starting force depending on the rotation angle of the motor and the starting force of individual motors, so the conventional method of applying a constant brake voltage for a certain period of time reduces the rise time from high-speed operation such as search to constant operation speed. (The time it takes for the oscillating voltage to settle to a predetermined voltage) is long and unstable.
(ハ) 発明の目的
それ故に本発明の目的は高速動作から定速動作
への移行が迅速にできるようにしたビデオテープ
レコーダを提供することにある。(c) Object of the Invention Therefore, an object of the present invention is to provide a video tape recorder that can quickly shift from high-speed operation to constant-speed operation.
(ニ) 発明の構成
本発明は速度制御系における速度電圧が予め定
めた基準電圧以上になるのを抑える抑制手段を設
けることによつて高速動作から定速動作への切換
え時に生じる速度誤差電圧の振動を早く終わらせ
るようにしたものである。(D) Structure of the Invention The present invention reduces the speed error voltage that occurs when switching from high-speed operation to constant-speed operation by providing a suppressing means that prevents the speed voltage in the speed control system from exceeding a predetermined reference voltage. This is designed to end the vibration quickly.
(ホ) 実施例
本発明を実施した第1図において、第4図と同
一部分には同一の記号を付して重複説明を省略す
る。第1図において、13は基準電圧Eoとサン
プルホールド回路6からの速度誤差電圧Cを比較
し、速度誤差電圧cが基準電圧以上になつたとき
に出力を発生す比較器であり、14は前記比較器
13の出力によつてオンし、端子10から合成回
路7に印加されるブレーキ電圧P1を不動作にな
すスイツチ手段である。(e) Embodiment In FIG. 1 in which the present invention is implemented, the same parts as in FIG. 4 are given the same symbols and redundant explanation will be omitted. In FIG. 1, 13 is a comparator that compares the reference voltage Eo and the speed error voltage C from the sample-and-hold circuit 6, and generates an output when the speed error voltage c exceeds the reference voltage. This switch means is turned on by the output of the comparator 13 and disables the brake voltage P1 applied from the terminal 10 to the combining circuit 7.
斯る回路による動作を第2図を参照して説明す
る。 The operation of such a circuit will be explained with reference to FIG.
まず高速サーチ動作中に定速再生動作用の信号
がVTRのシステムコントローラ(図示せず)に
与えられると、それに応じて合成回路7に端子1
0からブレーキ電圧P1が与えられると共に、駆
動回路9に端子12から負パルス状の逆信号P2
が印加される。なお、このとき端子11の電圧は
n倍電圧nE1から通常の定速動作モード時の電
圧E1に切換つており、また分周器4の分周比も
定速動作モード時の分周比に切換るものとする。
前記切換えの時点t1からサンプルホールド回路
6の電圧cは大きく振動しようとするが、前記基
準電圧Eoを越えると比較器13から出力が発生
してスイツチ手段14をオン状態となすので、ブ
レーキ電圧P1は、そのオン期間Dだけ不動作と
なる。このためサンプルホールド回路6からの速
度誤差電圧cは基準電圧Eoでリミツトされるよ
うな形になり、その振動エネルギーは抑えられ
る。速度誤差電圧が基準電圧よりも低いところは
ブレーキ電圧は合成回路7に入力される。このよ
うにして、第2図cの実線で示す如く、その後の
振動を繰返すことなく早急に所定電圧に収束す
る。尚、点線波形は本発明によらざる場合の振動
を示す。このように、サーチ動作から定速動作ま
での時間が短かくなり、過渡動作も安定する。そ
して、特に従来、モータの起動力のバラツキによ
る速度誤差電圧の収束が長くなるものがあつた
が、このようなバラツキによる不都合は改善され
る。第3図は要部の具体例を示しており、15は
ローム社製のBA6321なる品番のICであり、8番
ピンに分周回路4の出力が入力され、この出力
は鋸歯状波形成回路5とサンプルホールド回路6
に供給される。15,16は、9番ピン、10番
ピンに外付けされた充放電コンデンサであり、
それぞれ鋸歯状波形成回路5、サンプルホールド
回路6の一部を成す。サンプングホールド回路6
の出力である速度誤差電圧は11番ピンを介して
一たんIC15の外部に出て抵抗R1,R2を通
して13番ピンから再びIC15に入る。その際、
端子19から抵抗R8を通して加えられる位相サ
ーボ系の位相誤差電圧と合成される。13番ピン
から入力された速度誤差電圧等は演算増幅器21
のプラス入力として加えられ、15番ピンから出
力される。20は第1図の直流増幅器8に接続さ
れる端子を示す。R4,R5は11番ピンとアー
ス間に接続されたブリーダ高、Qはその接続中点
Mにベースが接続されたスイツチングトランジス
タであり、そのコレクタはブレーキ電圧入力用の
端子18に抵抗R7を介して接続され、エミツタ
はアースに接続される。上述した基準電圧Eoは
本実施例の場合、前記スイツチングトランジスタ
Qをオンさせる際の11番ピンに現われる電圧で
ある。17はサーチ時の頭出し信号が与えられる
端子であり、その頭出し信号は抵抗R6とスイツ
チングダイオードD1を通して速度制御系に加わ
るようになつている。端子18に与えられるブレ
ーキ電圧P1も抵抗R7とスイツチングダイオー
ドD2を通して速度制御系に加わる。ただし、本
発明によりスイツチングトランジスタQがオンす
ると、そのオン期間だけブレーキ電圧は無効にさ
れる。第1図における合成回路7としては第3図
の場合、11番ピンから13番ピンに至る外付け
の線路が該当する。 First, when a signal for constant-speed playback operation is given to the system controller (not shown) of the VTR during high-speed search operation, the signal is sent to the combining circuit 7 at terminal 1.
A brake voltage P1 is applied to the drive circuit 9 from the terminal 12, and a negative pulse-like reverse signal P2 is applied to the drive circuit 9 from the terminal 12.
is applied. At this time, the voltage at the terminal 11 has been switched from the n-fold voltage nE1 to the voltage E1 in the normal constant speed operation mode, and the division ratio of the frequency divider 4 has also been switched to the division ratio in the constant speed operation mode. shall be
The voltage c of the sample and hold circuit 6 tends to oscillate greatly from the switching time t1, but when it exceeds the reference voltage Eo, an output is generated from the comparator 13 and the switch means 14 is turned on, so that the brake voltage P1 is inactive for its ON period D. Therefore, the speed error voltage c from the sample and hold circuit 6 is limited by the reference voltage Eo, and its vibration energy is suppressed. Where the speed error voltage is lower than the reference voltage, the brake voltage is input to the combining circuit 7. In this way, as shown by the solid line in FIG. 2c, the voltage quickly converges to a predetermined voltage without repeating subsequent oscillations. Incidentally, the dotted line waveform indicates vibration in a case other than the present invention. In this way, the time from the search operation to the constant speed operation is shortened, and the transient operation is also stabilized. In particular, in the past, it took a long time for the speed error voltage to converge due to variations in the starting force of the motor, but the disadvantages caused by such variations can be improved. Figure 3 shows a specific example of the main part, 15 is an IC with the product number BA6321 made by ROHM, the output of frequency divider circuit 4 is input to pin 8, and this output is sent to the sawtooth waveforming circuit. 5 and sample hold circuit 6
is supplied to 15 and 16 are charge/discharge capacitors externally connected to pins 9 and 10,
They form part of the sawtooth wave forming circuit 5 and the sample hold circuit 6, respectively. Sampling hold circuit 6
The speed error voltage that is the output of the IC 15 once goes out from the IC 15 through the 11th pin, and then enters the IC 15 again from the 13th pin through the resistors R1 and R2. that time,
It is combined with the phase error voltage of the phase servo system applied from terminal 19 through resistor R8. The speed error voltage etc. input from pin 13 is input to the operational amplifier 21.
It is added as a positive input and output from pin 15. Reference numeral 20 indicates a terminal connected to the DC amplifier 8 of FIG. R4 and R5 are bleeder heights connected between pin 11 and ground, Q is a switching transistor whose base is connected to the connection midpoint M, and its collector is connected to terminal 18 for brake voltage input via resistor R7. The emitter is connected to ground. In this embodiment, the reference voltage Eo mentioned above is the voltage that appears at pin 11 when the switching transistor Q is turned on. Reference numeral 17 denotes a terminal to which a cue signal is applied during a search, and the cue signal is applied to the speed control system through a resistor R6 and a switching diode D1. Brake voltage P1 applied to terminal 18 is also applied to the speed control system through resistor R7 and switching diode D2. However, according to the present invention, when the switching transistor Q is turned on, the brake voltage is invalidated during the ON period. In the case of FIG. 3, the composite circuit 7 in FIG. 1 corresponds to an external line extending from pin 11 to pin 13.
尚、第3図のような構成において予め定められ
た基準電圧を一方の入力とし、11番ピンの出力
を他方の入力とする比較器を設け、この比較器の
出力でスイツチングトランジスタQを駆動するよ
うに構成してもよいことはいうまでもない。 In addition, in the configuration shown in Fig. 3, a comparator is provided with a predetermined reference voltage as one input and the output of pin 11 as the other input, and the output of this comparator drives the switching transistor Q. Needless to say, it may be configured to do so.
(ヘ) 発明の効果
本発明によれば高速動作から定速動作に移る際
における過渡動作が早く終了すると共に、その過
渡動作も安定するという効果があり有用である。(F) Effects of the Invention According to the present invention, the transient operation when moving from high-speed operation to constant-speed operation ends quickly, and the transient operation is also stabilized, which is useful.
第1図は本発明を実施したビデオテープレコー
ダの要部の構成を示すブロツク回路図、第2図は
その動作波形図である。第3図は本発明の他の実
施例の要部を示す回路図である。第4図は従来の
ビデオテープレコーダの要部の構成を示すブロツ
ク回路図であり、第5図及び第6図はその動作波
形図である。
c……速度誤差電圧、Eo……基準電圧、Q…
…スイツチングトランジスタ、13……比較器、
14……スイツチ手段。
FIG. 1 is a block circuit diagram showing the configuration of the main parts of a video tape recorder embodying the present invention, and FIG. 2 is an operational waveform diagram thereof. FIG. 3 is a circuit diagram showing essential parts of another embodiment of the present invention. FIG. 4 is a block circuit diagram showing the configuration of the main parts of a conventional video tape recorder, and FIGS. 5 and 6 are operational waveform diagrams thereof. c...Speed error voltage, Eo...Reference voltage, Q...
...Switching transistor, 13...Comparator,
14... Switch means.
Claims (1)
ヤプスタンモータの速度制御系にブレーキ電圧を
与えるようにしたビデオテープレコーダにおい
て、前記速度制御系における速度誤差電圧を基準
電圧と比較する比較器と、前記比較器の出力期間
中前記ブレーキ電圧を不作動になすスイツチ手段
からなる抑制手段を設けたことを特徴とするビデ
オテープレコーダ。1. In a video tape recorder that applies a brake voltage to a speed control system of a capstan motor when transitioning from high-speed operation to constant-speed operation, a comparator that compares a speed error voltage in the speed control system with a reference voltage; . . A video tape recorder, further comprising a suppressing means comprising a switch means for inactivating the brake voltage during the output period of the comparator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094914A JPS60237662A (en) | 1984-05-11 | 1984-05-11 | Video tape recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094914A JPS60237662A (en) | 1984-05-11 | 1984-05-11 | Video tape recorder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60237662A JPS60237662A (en) | 1985-11-26 |
| JPH0334632B2 true JPH0334632B2 (en) | 1991-05-23 |
Family
ID=14123265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59094914A Granted JPS60237662A (en) | 1984-05-11 | 1984-05-11 | Video tape recorder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60237662A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0329148A (en) * | 1989-03-07 | 1991-02-07 | Matsushita Electric Ind Co Ltd | Rotating head type PCM playback device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835757A (en) * | 1981-08-21 | 1983-03-02 | Matsushita Electric Ind Co Ltd | Magnetic tape running speed control device |
| JPS5880156A (en) * | 1981-11-09 | 1983-05-14 | Hitachi Denshi Ltd | Capstan controlling method of vtr |
-
1984
- 1984-05-11 JP JP59094914A patent/JPS60237662A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60237662A (en) | 1985-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3971063A (en) | Digital time base corrector oscillators | |
| JPS59175288A (en) | magnetic recording device | |
| CA1107354A (en) | Frequency-voltage converter | |
| US4418304A (en) | Circuit for controlling rotation of motor | |
| JPH0334632B2 (en) | ||
| US4081728A (en) | DC motor control circuit | |
| US4517501A (en) | Rotation control system | |
| JPS5832412B2 (en) | Reference signal formation method for phase synchronization in rotation control system | |
| KR910003738Y1 (en) | Jump operation control circuit of a video disc player | |
| JPH0526867Y2 (en) | ||
| JPS595306A (en) | Digital servo-circuit | |
| JP2877314B2 (en) | Motor speed control device | |
| JP3225815B2 (en) | Motor rotation speed control device | |
| JP2724703B2 (en) | Motor control device in tape transfer device | |
| JPS58224583A (en) | Rotating speed controller | |
| JPH0727836Y2 (en) | Motor drive circuit | |
| KR820001853B1 (en) | Digital servo system for rotating nember | |
| SU1399813A1 (en) | Autotracking device | |
| JP2788371B2 (en) | Phase correction circuit | |
| KR930008691Y1 (en) | Pausing picture noise removing circuit of vcr | |
| JPS6245306Y2 (en) | ||
| JPH0636257B2 (en) | Servo circuit in recording / reproducing apparatus | |
| JPH0437676B2 (en) | ||
| JPS5912218B2 (en) | variable frequency oscillation circuit | |
| JPS6040277B2 (en) | Motor drive control device |