JPH0334632B2 - - Google Patents
Info
- Publication number
- JPH0334632B2 JPH0334632B2 JP59094914A JP9491484A JPH0334632B2 JP H0334632 B2 JPH0334632 B2 JP H0334632B2 JP 59094914 A JP59094914 A JP 59094914A JP 9491484 A JP9491484 A JP 9491484A JP H0334632 B2 JPH0334632 B2 JP H0334632B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- speed
- circuit
- speed operation
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はVTR(ビデオテープレコーダ)に関
し、特に高速動作から定速動作への移行時にブレ
ーキ動作を行なうVTRに関する。
し、特に高速動作から定速動作への移行時にブレ
ーキ動作を行なうVTRに関する。
(ロ) 従来技術
高速サーチやn倍速モード等の高速動作から定
速動作に移行するときにテープが弛んだりするよ
うなことがなくスムーズに移行させるために、そ
れまで高速回転していたキヤプスタンモータにブ
レーキをかけ標準走行時の回転にする必要があ
る。このようなことは例えば特開昭58−35757号
公報でも行なわれている。
速動作に移行するときにテープが弛んだりするよ
うなことがなくスムーズに移行させるために、そ
れまで高速回転していたキヤプスタンモータにブ
レーキをかけ標準走行時の回転にする必要があ
る。このようなことは例えば特開昭58−35757号
公報でも行なわれている。
第4図の従来例において、キヤプスタンモータ
1の回転に依存する回転周波数検出信号(FG)
を発生するジエネレータ2の出力を振幅制限する
リミツタ3の出力を分周する分周器4の出力aを
鋸歯状波形成回路5で第5図bの如く分周出力a
の立上りりから一定時間T遅れて立ち上る三角波
になし、それを分周器4の出力aの立下りタイミ
ングでサンプルホールドすると、サンプルホール
ド回路6の出力は第5図cの如くなる。キヤプス
タンモータ1の回転周波数が高くなつたときの関
係は第5図のa′,b′,c′に示す。合成回路7では
サンプルホールド回路6からの速度誤差電圧cを
直流増幅器8と駆動回路9を通してキヤプスタン
モータ1に加える。この制御ループにおいて、サ
ーチ等におけるn倍速動作は定速時に加えている
電圧E1のn倍電圧nE1を例えば直流電圧増幅
器8を通して制御ループに加えると共に分周器4
の分周比を1/nにすることによつて達成できる。
1の回転に依存する回転周波数検出信号(FG)
を発生するジエネレータ2の出力を振幅制限する
リミツタ3の出力を分周する分周器4の出力aを
鋸歯状波形成回路5で第5図bの如く分周出力a
の立上りりから一定時間T遅れて立ち上る三角波
になし、それを分周器4の出力aの立下りタイミ
ングでサンプルホールドすると、サンプルホール
ド回路6の出力は第5図cの如くなる。キヤプス
タンモータ1の回転周波数が高くなつたときの関
係は第5図のa′,b′,c′に示す。合成回路7では
サンプルホールド回路6からの速度誤差電圧cを
直流増幅器8と駆動回路9を通してキヤプスタン
モータ1に加える。この制御ループにおいて、サ
ーチ等におけるn倍速動作は定速時に加えている
電圧E1のn倍電圧nE1を例えば直流電圧増幅
器8を通して制御ループに加えると共に分周器4
の分周比を1/nにすることによつて達成できる。
そしてn倍速動作から定速動作への移行時にはブ
レーキ電圧P1を合成回路7を介して加えること
によつてテープ弛みが生じるのを防止する。その
際、モータを逆方向に回転駆動するための信号を
端子12から駆動回路9に与える。尚、端子12
から加えられる信号がハイレベルであれば、モー
タを正方向に回転し、ローレベルであれば逆方向
に回転する。n倍速の高速動作から定速動作に移
行するときの各部波形を第6図に示す。第6図に
おいて、P1は端子10から合成回路7に与えら
れるブレーキ電圧、P2は端子12から駆動回路
9に与えられるモータの正逆信号、cはサンプル
ホールド回路6から生じる速度誤差電圧である。
速度誤差電圧cは高速動作モードAから時点t1
で定則動作モードBに切換えると図示の如く振動
した電圧となり、しばらくしてから落ちつく。
レーキ電圧P1を合成回路7を介して加えること
によつてテープ弛みが生じるのを防止する。その
際、モータを逆方向に回転駆動するための信号を
端子12から駆動回路9に与える。尚、端子12
から加えられる信号がハイレベルであれば、モー
タを正方向に回転し、ローレベルであれば逆方向
に回転する。n倍速の高速動作から定速動作に移
行するときの各部波形を第6図に示す。第6図に
おいて、P1は端子10から合成回路7に与えら
れるブレーキ電圧、P2は端子12から駆動回路
9に与えられるモータの正逆信号、cはサンプル
ホールド回路6から生じる速度誤差電圧である。
速度誤差電圧cは高速動作モードAから時点t1
で定則動作モードBに切換えると図示の如く振動
した電圧となり、しばらくしてから落ちつく。
このようにモータの回転角による起動力やモー
タ個々の起動力にはバラツキがあるため、一定の
ブレーキ電圧を一定期間加えるという従来の方法
ではサーチ等の高速動作から定速動作速度までの
立上り時間(前記振動電圧が所定電圧に落ち着く
までの時間)が長く、不安定である。
タ個々の起動力にはバラツキがあるため、一定の
ブレーキ電圧を一定期間加えるという従来の方法
ではサーチ等の高速動作から定速動作速度までの
立上り時間(前記振動電圧が所定電圧に落ち着く
までの時間)が長く、不安定である。
(ハ) 発明の目的
それ故に本発明の目的は高速動作から定速動作
への移行が迅速にできるようにしたビデオテープ
レコーダを提供することにある。
への移行が迅速にできるようにしたビデオテープ
レコーダを提供することにある。
(ニ) 発明の構成
本発明は速度制御系における速度電圧が予め定
めた基準電圧以上になるのを抑える抑制手段を設
けることによつて高速動作から定速動作への切換
え時に生じる速度誤差電圧の振動を早く終わらせ
るようにしたものである。
めた基準電圧以上になるのを抑える抑制手段を設
けることによつて高速動作から定速動作への切換
え時に生じる速度誤差電圧の振動を早く終わらせ
るようにしたものである。
(ホ) 実施例
本発明を実施した第1図において、第4図と同
一部分には同一の記号を付して重複説明を省略す
る。第1図において、13は基準電圧Eoとサン
プルホールド回路6からの速度誤差電圧Cを比較
し、速度誤差電圧cが基準電圧以上になつたとき
に出力を発生す比較器であり、14は前記比較器
13の出力によつてオンし、端子10から合成回
路7に印加されるブレーキ電圧P1を不動作にな
すスイツチ手段である。
一部分には同一の記号を付して重複説明を省略す
る。第1図において、13は基準電圧Eoとサン
プルホールド回路6からの速度誤差電圧Cを比較
し、速度誤差電圧cが基準電圧以上になつたとき
に出力を発生す比較器であり、14は前記比較器
13の出力によつてオンし、端子10から合成回
路7に印加されるブレーキ電圧P1を不動作にな
すスイツチ手段である。
斯る回路による動作を第2図を参照して説明す
る。
る。
まず高速サーチ動作中に定速再生動作用の信号
がVTRのシステムコントローラ(図示せず)に
与えられると、それに応じて合成回路7に端子1
0からブレーキ電圧P1が与えられると共に、駆
動回路9に端子12から負パルス状の逆信号P2
が印加される。なお、このとき端子11の電圧は
n倍電圧nE1から通常の定速動作モード時の電
圧E1に切換つており、また分周器4の分周比も
定速動作モード時の分周比に切換るものとする。
前記切換えの時点t1からサンプルホールド回路
6の電圧cは大きく振動しようとするが、前記基
準電圧Eoを越えると比較器13から出力が発生
してスイツチ手段14をオン状態となすので、ブ
レーキ電圧P1は、そのオン期間Dだけ不動作と
なる。このためサンプルホールド回路6からの速
度誤差電圧cは基準電圧Eoでリミツトされるよ
うな形になり、その振動エネルギーは抑えられ
る。速度誤差電圧が基準電圧よりも低いところは
ブレーキ電圧は合成回路7に入力される。このよ
うにして、第2図cの実線で示す如く、その後の
振動を繰返すことなく早急に所定電圧に収束す
る。尚、点線波形は本発明によらざる場合の振動
を示す。このように、サーチ動作から定速動作ま
での時間が短かくなり、過渡動作も安定する。そ
して、特に従来、モータの起動力のバラツキによ
る速度誤差電圧の収束が長くなるものがあつた
が、このようなバラツキによる不都合は改善され
る。第3図は要部の具体例を示しており、15は
ローム社製のBA6321なる品番のICであり、8番
ピンに分周回路4の出力が入力され、この出力
は鋸歯状波形成回路5とサンプルホールド回路6
に供給される。15,16は、9番ピン、10番
ピンに外付けされた充放電コンデンサであり、
それぞれ鋸歯状波形成回路5、サンプルホールド
回路6の一部を成す。サンプングホールド回路6
の出力である速度誤差電圧は11番ピンを介して
一たんIC15の外部に出て抵抗R1,R2を通
して13番ピンから再びIC15に入る。その際、
端子19から抵抗R8を通して加えられる位相サ
ーボ系の位相誤差電圧と合成される。13番ピン
から入力された速度誤差電圧等は演算増幅器21
のプラス入力として加えられ、15番ピンから出
力される。20は第1図の直流増幅器8に接続さ
れる端子を示す。R4,R5は11番ピンとアー
ス間に接続されたブリーダ高、Qはその接続中点
Mにベースが接続されたスイツチングトランジス
タであり、そのコレクタはブレーキ電圧入力用の
端子18に抵抗R7を介して接続され、エミツタ
はアースに接続される。上述した基準電圧Eoは
本実施例の場合、前記スイツチングトランジスタ
Qをオンさせる際の11番ピンに現われる電圧で
ある。17はサーチ時の頭出し信号が与えられる
端子であり、その頭出し信号は抵抗R6とスイツ
チングダイオードD1を通して速度制御系に加わ
るようになつている。端子18に与えられるブレ
ーキ電圧P1も抵抗R7とスイツチングダイオー
ドD2を通して速度制御系に加わる。ただし、本
発明によりスイツチングトランジスタQがオンす
ると、そのオン期間だけブレーキ電圧は無効にさ
れる。第1図における合成回路7としては第3図
の場合、11番ピンから13番ピンに至る外付け
の線路が該当する。
がVTRのシステムコントローラ(図示せず)に
与えられると、それに応じて合成回路7に端子1
0からブレーキ電圧P1が与えられると共に、駆
動回路9に端子12から負パルス状の逆信号P2
が印加される。なお、このとき端子11の電圧は
n倍電圧nE1から通常の定速動作モード時の電
圧E1に切換つており、また分周器4の分周比も
定速動作モード時の分周比に切換るものとする。
前記切換えの時点t1からサンプルホールド回路
6の電圧cは大きく振動しようとするが、前記基
準電圧Eoを越えると比較器13から出力が発生
してスイツチ手段14をオン状態となすので、ブ
レーキ電圧P1は、そのオン期間Dだけ不動作と
なる。このためサンプルホールド回路6からの速
度誤差電圧cは基準電圧Eoでリミツトされるよ
うな形になり、その振動エネルギーは抑えられ
る。速度誤差電圧が基準電圧よりも低いところは
ブレーキ電圧は合成回路7に入力される。このよ
うにして、第2図cの実線で示す如く、その後の
振動を繰返すことなく早急に所定電圧に収束す
る。尚、点線波形は本発明によらざる場合の振動
を示す。このように、サーチ動作から定速動作ま
での時間が短かくなり、過渡動作も安定する。そ
して、特に従来、モータの起動力のバラツキによ
る速度誤差電圧の収束が長くなるものがあつた
が、このようなバラツキによる不都合は改善され
る。第3図は要部の具体例を示しており、15は
ローム社製のBA6321なる品番のICであり、8番
ピンに分周回路4の出力が入力され、この出力
は鋸歯状波形成回路5とサンプルホールド回路6
に供給される。15,16は、9番ピン、10番
ピンに外付けされた充放電コンデンサであり、
それぞれ鋸歯状波形成回路5、サンプルホールド
回路6の一部を成す。サンプングホールド回路6
の出力である速度誤差電圧は11番ピンを介して
一たんIC15の外部に出て抵抗R1,R2を通
して13番ピンから再びIC15に入る。その際、
端子19から抵抗R8を通して加えられる位相サ
ーボ系の位相誤差電圧と合成される。13番ピン
から入力された速度誤差電圧等は演算増幅器21
のプラス入力として加えられ、15番ピンから出
力される。20は第1図の直流増幅器8に接続さ
れる端子を示す。R4,R5は11番ピンとアー
ス間に接続されたブリーダ高、Qはその接続中点
Mにベースが接続されたスイツチングトランジス
タであり、そのコレクタはブレーキ電圧入力用の
端子18に抵抗R7を介して接続され、エミツタ
はアースに接続される。上述した基準電圧Eoは
本実施例の場合、前記スイツチングトランジスタ
Qをオンさせる際の11番ピンに現われる電圧で
ある。17はサーチ時の頭出し信号が与えられる
端子であり、その頭出し信号は抵抗R6とスイツ
チングダイオードD1を通して速度制御系に加わ
るようになつている。端子18に与えられるブレ
ーキ電圧P1も抵抗R7とスイツチングダイオー
ドD2を通して速度制御系に加わる。ただし、本
発明によりスイツチングトランジスタQがオンす
ると、そのオン期間だけブレーキ電圧は無効にさ
れる。第1図における合成回路7としては第3図
の場合、11番ピンから13番ピンに至る外付け
の線路が該当する。
尚、第3図のような構成において予め定められ
た基準電圧を一方の入力とし、11番ピンの出力
を他方の入力とする比較器を設け、この比較器の
出力でスイツチングトランジスタQを駆動するよ
うに構成してもよいことはいうまでもない。
た基準電圧を一方の入力とし、11番ピンの出力
を他方の入力とする比較器を設け、この比較器の
出力でスイツチングトランジスタQを駆動するよ
うに構成してもよいことはいうまでもない。
(ヘ) 発明の効果
本発明によれば高速動作から定速動作に移る際
における過渡動作が早く終了すると共に、その過
渡動作も安定するという効果があり有用である。
における過渡動作が早く終了すると共に、その過
渡動作も安定するという効果があり有用である。
第1図は本発明を実施したビデオテープレコー
ダの要部の構成を示すブロツク回路図、第2図は
その動作波形図である。第3図は本発明の他の実
施例の要部を示す回路図である。第4図は従来の
ビデオテープレコーダの要部の構成を示すブロツ
ク回路図であり、第5図及び第6図はその動作波
形図である。 c……速度誤差電圧、Eo……基準電圧、Q…
…スイツチングトランジスタ、13……比較器、
14……スイツチ手段。
ダの要部の構成を示すブロツク回路図、第2図は
その動作波形図である。第3図は本発明の他の実
施例の要部を示す回路図である。第4図は従来の
ビデオテープレコーダの要部の構成を示すブロツ
ク回路図であり、第5図及び第6図はその動作波
形図である。 c……速度誤差電圧、Eo……基準電圧、Q…
…スイツチングトランジスタ、13……比較器、
14……スイツチ手段。
Claims (1)
- 1 高速動作から定速動作に移行させる場合にキ
ヤプスタンモータの速度制御系にブレーキ電圧を
与えるようにしたビデオテープレコーダにおい
て、前記速度制御系における速度誤差電圧を基準
電圧と比較する比較器と、前記比較器の出力期間
中前記ブレーキ電圧を不作動になすスイツチ手段
からなる抑制手段を設けたことを特徴とするビデ
オテープレコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094914A JPS60237662A (ja) | 1984-05-11 | 1984-05-11 | ビデオテ−プレコ−ダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094914A JPS60237662A (ja) | 1984-05-11 | 1984-05-11 | ビデオテ−プレコ−ダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60237662A JPS60237662A (ja) | 1985-11-26 |
| JPH0334632B2 true JPH0334632B2 (ja) | 1991-05-23 |
Family
ID=14123265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59094914A Granted JPS60237662A (ja) | 1984-05-11 | 1984-05-11 | ビデオテ−プレコ−ダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60237662A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0329148A (ja) * | 1989-03-07 | 1991-02-07 | Matsushita Electric Ind Co Ltd | 回転ヘッド方式pcm再生装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835757A (ja) * | 1981-08-21 | 1983-03-02 | Matsushita Electric Ind Co Ltd | 磁気テ−プ走行速度制御装置 |
| JPS5880156A (ja) * | 1981-11-09 | 1983-05-14 | Hitachi Denshi Ltd | Vtrのキヤプスタン制御方法 |
-
1984
- 1984-05-11 JP JP59094914A patent/JPS60237662A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60237662A (ja) | 1985-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3971063A (en) | Digital time base corrector oscillators | |
| JPS59175288A (ja) | 磁気記録装置 | |
| CA1107354A (en) | Frequency-voltage converter | |
| US4418304A (en) | Circuit for controlling rotation of motor | |
| JPH0334632B2 (ja) | ||
| US4081728A (en) | DC motor control circuit | |
| US4517501A (en) | Rotation control system | |
| JPS5832412B2 (ja) | 回転制御系における位相同期用基準信号形成方式 | |
| KR910003738Y1 (ko) | 비데오 디스크 플레이어의 점프 동작 조절 회로 | |
| JPH0526867Y2 (ja) | ||
| JPS595306A (ja) | デジタルサ−ボ回路 | |
| JP2877314B2 (ja) | モータの速度制御装置 | |
| JP3225815B2 (ja) | モータの回転速度制御装置 | |
| JP2724703B2 (ja) | テープ移送装置におけるモータ制御装置 | |
| JPS58224583A (ja) | 回転速度制御装置 | |
| JPH0727836Y2 (ja) | モ−タ駆動回路 | |
| KR820001853B1 (ko) | 회전체의 디지탈 서보 시스템 | |
| SU1399813A1 (ru) | Устройство автотрекинга | |
| JP2788371B2 (ja) | 位相補正回路 | |
| KR930008691Y1 (ko) | 브이씨알의 정지화재생시 잡음제거회로 | |
| JPS6245306Y2 (ja) | ||
| JPH0636257B2 (ja) | 記録再生装置におけるサ−ボ回路 | |
| JPH0437676B2 (ja) | ||
| JPS5912218B2 (ja) | 可変周波発振回路 | |
| JPS6040277B2 (ja) | モ−タの駆動制御装置 |