JPH0336478B2 - - Google Patents
Info
- Publication number
- JPH0336478B2 JPH0336478B2 JP12056985A JP12056985A JPH0336478B2 JP H0336478 B2 JPH0336478 B2 JP H0336478B2 JP 12056985 A JP12056985 A JP 12056985A JP 12056985 A JP12056985 A JP 12056985A JP H0336478 B2 JPH0336478 B2 JP H0336478B2
- Authority
- JP
- Japan
- Prior art keywords
- speed
- low
- time
- switch
- calls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
〔目次〕
概 要
産業上の利用分野
従来の技術
発明が解決しようとする問題点
問題点を解決するための手段（第１図）
作 用
実施例
発明の効果
〔概要〕
時分割交換システムにおいて、高速通話路網の
両端に低速時間スイツチを設け、低速時間スイツ
チにより低速呼のデータを高速フレームの各々の
同一位相上に並べ換えることにより、高速通話路
網内での各高速フレームの同一チヤネルを異なる
Ｎ種の低速呼のデータで共用するようにして呼損
率の増大および処理効果の低下を軽減したもの。
両端に低速時間スイツチを設け、低速時間スイツ
チにより低速呼のデータを高速フレームの各々の
同一位相上に並べ換えることにより、高速通話路
網内での各高速フレームの同一チヤネルを異なる
Ｎ種の低速呼のデータで共用するようにして呼損
率の増大および処理効果の低下を軽減したもの。
本発明は低速呼と、そのＮ倍の転送速度を要す
る高速呼とを対象とする多元交換方式に係り、特
に高速フレーム単位に動作する高速通話路と低速
フレーム単位に動作する低速時間スイツチを組合
せて構成する交換方式に関する。
る高速呼とを対象とする多元交換方式に係り、特
に高速フレーム単位に動作する高速通話路と低速
フレーム単位に動作する低速時間スイツチを組合
せて構成する交換方式に関する。
以下の記述において、FHは高速フレーム、FL
はその時間長がFHのＮ倍（Ｎは正の整数）の低
速フレーム、TLは低速時間スイツチ、SLは低速
空間スイツチ、THは高速時間スイツチ、SHは高
速空間スイツチを表わす。
はその時間長がFHのＮ倍（Ｎは正の整数）の低
速フレーム、TLは低速時間スイツチ、SLは低速
空間スイツチ、THは高速時間スイツチ、SHは高
速空間スイツチを表わす。
低速呼と高速呼を共に扱う多元交換方式とし
て、従来はFL単位でデータを交換するTL−SL−
TL構成の低速通話路と、FH単位でデータを交換
するTH−SH−TH構成の高速通話路のいずれかを
用いていた。
て、従来はFL単位でデータを交換するTL−SL−
TL構成の低速通話路と、FH単位でデータを交換
するTH−SH−TH構成の高速通話路のいずれかを
用いていた。
上記従来構成の問題点を第６図および第７図に
よつて説明する。
よつて説明する。
第６図は従来のTL−SL−TL構成の問題点を示
す図である。第６図ａにおいて、ハイウエイ上の
各タイムスロツトTSのデータはFL単位にスイツ
チングされ、各フレームFLには多数のタイムス
ロツトTSが含まれる。低速呼のデータＡ，Ｂ，
Ｃはそれぞれ各低速フレームFL内の１つのタイ
ムスロツトを用いて伝送される。これに対し、高
速呼のデータはFL内の複数のタイムスロツト
（図においては斜線で示す４個）を用いて伝送さ
れる。こうして、高速呼（図においては低速呼の
４倍の速度）のデータでも低速通話路にて転送可
能である。
す図である。第６図ａにおいて、ハイウエイ上の
各タイムスロツトTSのデータはFL単位にスイツ
チングされ、各フレームFLには多数のタイムス
ロツトTSが含まれる。低速呼のデータＡ，Ｂ，
Ｃはそれぞれ各低速フレームFL内の１つのタイ
ムスロツトを用いて伝送される。これに対し、高
速呼のデータはFL内の複数のタイムスロツト
（図においては斜線で示す４個）を用いて伝送さ
れる。こうして、高速呼（図においては低速呼の
４倍の速度）のデータでも低速通話路にて転送可
能である。
しかしながら、第６図ｂに示すように、TL−
SL−TL構成ではSLで異なるハイウエイ上の情報
を交換する際に、SLへ情報を入力する１次リンク
と、SLから情報を出力する２次リンク上に同一位
相の空きを見つける必要がある。低速呼は、FL
内に１つの同一位相空きタイムスロツトが存在す
れば接続可能となるが、高速呼は複数の同一位相
空きタイムスロツト（第６図ａの例では４つ）が
存在しなければ接続できず通話路内呼損となる。
第６図ｂでは３つの同一位相空きタイムスロツト
が存在するが1FL内に４以上のタイムスロツトを
要する高速呼は呼損となる。このように、TL−
SL−TL構成では、高速呼の内部呼損率が低速呼
に比べ大きく、両呼の接続品質が著しくばらつ
く。
SL−TL構成ではSLで異なるハイウエイ上の情報
を交換する際に、SLへ情報を入力する１次リンク
と、SLから情報を出力する２次リンク上に同一位
相の空きを見つける必要がある。低速呼は、FL
内に１つの同一位相空きタイムスロツトが存在す
れば接続可能となるが、高速呼は複数の同一位相
空きタイムスロツト（第６図ａの例では４つ）が
存在しなければ接続できず通話路内呼損となる。
第６図ｂでは３つの同一位相空きタイムスロツト
が存在するが1FL内に４以上のタイムスロツトを
要する高速呼は呼損となる。このように、TL−
SL−TL構成では、高速呼の内部呼損率が低速呼
に比べ大きく、両呼の接続品質が著しくばらつ
く。
さらに、高速呼のデータが各FL内の複数のタ
イムスロツトを用いて伝送されるが、交換機内で
タイムスロツトの位相変換を行う場合、高速呼の
データについては、タイムスロツトの順序を保持
しなければならないので制御が複雑になるという
問題点もある。
イムスロツトを用いて伝送されるが、交換機内で
タイムスロツトの位相変換を行う場合、高速呼の
データについては、タイムスロツトの順序を保持
しなければならないので制御が複雑になるという
問題点もある。
第７図は従来のTH−SH−TH構成の問題点を示
す図である。第７図において、ハイウエイ上の各
タイムスロツトTSのデータは高速フレームFH単
位にスイツチングされる。この場合、複数（図に
おいては４個）の高速フレームFHで１低速フレ
ームFLが構成される。各高速フレームFHの同一
タイムスロツト（同一位相）には斜線で示す高速
呼のデータが挿入されている。高速フレームFH
単位でスイツチングされる場合、低速データが入
力される周期FL期間中に交換処理される呼数を
考えると、THの内容はFH周期で更新される為、
データＡの情報は同じ内容をFL期間中にくり返
し交換処理されることになる。つまり、図に示す
低速呼データＡと同一位相のタイムスロツトTS
１，TS２，TS３はデータＡに占有されデータＡ
以外は使用できず、低速呼の呼量が多くなるにつ
れてFL期間中に処理可能な呼数が急激に少なく
なるという問題点がある。
す図である。第７図において、ハイウエイ上の各
タイムスロツトTSのデータは高速フレームFH単
位にスイツチングされる。この場合、複数（図に
おいては４個）の高速フレームFHで１低速フレ
ームFLが構成される。各高速フレームFHの同一
タイムスロツト（同一位相）には斜線で示す高速
呼のデータが挿入されている。高速フレームFH
単位でスイツチングされる場合、低速データが入
力される周期FL期間中に交換処理される呼数を
考えると、THの内容はFH周期で更新される為、
データＡの情報は同じ内容をFL期間中にくり返
し交換処理されることになる。つまり、図に示す
低速呼データＡと同一位相のタイムスロツトTS
１，TS２，TS３はデータＡに占有されデータＡ
以外は使用できず、低速呼の呼量が多くなるにつ
れてFL期間中に処理可能な呼数が急激に少なく
なるという問題点がある。
第１図に本発明の原理ブロツク図を示す。同図
において、本発明による多元交換方式は低速呼
と、そのＮ倍の転送速度を要する高速呼とを対象
としており、高速フレームFH単位に動作するTH
−SH−TH構成の高速通話路の両端に、FHの時間
長のＮ倍のFL単位に動作するTLを設けてTL−TH
−SH−TH−TL構成の交換機としている。それぞ
れのスイツチは対応する制御メモリSCML，
SCMH，HCML，SCMH，SCMLにより制御される
ようになつている。入力側のTLによつて、各FL
に含まれるFHのＮ倍の時間内にある低速呼の異
なるＮ個のタイムスロツトをFH長の間隔ごとに
周期的に存在するように位相変換する。
において、本発明による多元交換方式は低速呼
と、そのＮ倍の転送速度を要する高速呼とを対象
としており、高速フレームFH単位に動作するTH
−SH−TH構成の高速通話路の両端に、FHの時間
長のＮ倍のFL単位に動作するTLを設けてTL−TH
−SH−TH−TL構成の交換機としている。それぞ
れのスイツチは対応する制御メモリSCML，
SCMH，HCML，SCMH，SCMLにより制御される
ようになつている。入力側のTLによつて、各FL
に含まれるFHのＮ倍の時間内にある低速呼の異
なるＮ個のタイムスロツトをFH長の間隔ごとに
周期的に存在するように位相変換する。
TH−SH−TH構成の高速通話路によつて、対応
する制御メモリSCMH，HCMH，SCMHからの接
続要求に応じて高速フレームFH単位にタイムス
ロツトの位相交換を行う。出力側のTLによつて、
対応する制御メモリSCMLからの接続要求に応じ
てFL単位に低速呼のタイムスロツトを位相交換
する。
する制御メモリSCMH，HCMH，SCMHからの接
続要求に応じて高速フレームFH単位にタイムス
ロツトの位相交換を行う。出力側のTLによつて、
対応する制御メモリSCMLからの接続要求に応じ
てFL単位に低速呼のタイムスロツトを位相交換
する。
TL−TH−SH−TH−TL構成の交換機としたこと
により、入力側のTLにて低速呼のデータをFL単
位に同一位相上に位相交換して高速呼データと同
等に扱うことが可能となり高速フレーム中の１つ
のタイムスロツトを複数の異なる低速呼や１つの
高速呼で共用できる。
により、入力側のTLにて低速呼のデータをFL単
位に同一位相上に位相交換して高速呼データと同
等に扱うことが可能となり高速フレーム中の１つ
のタイムスロツトを複数の異なる低速呼や１つの
高速呼で共用できる。
第２図は本発明の実施例による多元交換方式を
示すブロツク図である。第２図において、
TDSWは本発明の実施例による多元時分割交換
機であり、空間スイツチSH３の入力側には２組の
時間スイツチTL１−TH２構成とTL４−TH５構成
とが接続されており、出力側には同じく２組の時
間スイツチTH６−TL７構成とTH８−TL９構成と
が接続されている。各時間スイツチTHおよび空
間スイツチSHは対応する制御メモリSCM，HCM
により制御される。制御メモリSCM，HCMは
SPバス１０を介して制御装置（CC）１１に接続
されている。制御装置（CC）１１には加入者情
報を蓄積する共通メモリ１２が接続されている。
示すブロツク図である。第２図において、
TDSWは本発明の実施例による多元時分割交換
機であり、空間スイツチSH３の入力側には２組の
時間スイツチTL１−TH２構成とTL４−TH５構成
とが接続されており、出力側には同じく２組の時
間スイツチTH６−TL７構成とTH８−TL９構成と
が接続されている。各時間スイツチTHおよび空
間スイツチSHは対応する制御メモリSCM，HCM
により制御される。制御メモリSCM，HCMは
SPバス１０を介して制御装置（CC）１１に接続
されている。制御装置（CC）１１には加入者情
報を蓄積する共通メモリ１２が接続されている。
動画を扱う高速端末Ｔ１および低速端末Ｔ２か
らのデータは、集線スイツチLCSW１により時分
割多重化されてハイウエイHW１に送出される。
端末Ｔ２は高速フアクシミリ端末であつてもよ
い。同様に端末Ｔ３およびＴ４からのデータは集
線スイツチLCSW２により時分割多重化されてハ
イウエイHW２に送出される。低速端末としては
通常の電話端末やパソコン等がある。
らのデータは、集線スイツチLCSW１により時分
割多重化されてハイウエイHW１に送出される。
端末Ｔ２は高速フアクシミリ端末であつてもよ
い。同様に端末Ｔ３およびＴ４からのデータは集
線スイツチLCSW２により時分割多重化されてハ
イウエイHW２に送出される。低速端末としては
通常の電話端末やパソコン等がある。
空間スイツチSH３はTL１−TH２構成およびTL
４−TH５構成の時間スイツチの出力のいずれか
をTH６−TL７構成およびTH８−TL９構成の時間
スイツチの入力のいずれかに接続されるものであ
る。第２図に示した多元時分割交換機TDSWの
基本構成は第１図の原理ブロツク図と実質的に同
等なので、以下の動作説明では第１図の原理ブロ
ツク図について行なう。
４−TH５構成の時間スイツチの出力のいずれか
をTH６−TL７構成およびTH８−TL９構成の時間
スイツチの入力のいずれかに接続されるものであ
る。第２図に示した多元時分割交換機TDSWの
基本構成は第１図の原理ブロツク図と実質的に同
等なので、以下の動作説明では第１図の原理ブロ
ツク図について行なう。
第３図は本発明の一実施例の説明のためのタイ
ムチヤートである。第３図ａは第１図に示した入
力ハイウエイHWi上のフレームフオーマツト、
第３図ｂは入力側TLの出力データ（１次）のフ
レームフオーマツト、第３図ｃは入力側THの出
力側THの出力データ（２次）のフレームフオー
マツト、第３図ｄはSHの出力データ（３次）のフ
レームフオーマツト、第３図ｅは出力側THの出
力データ（４次）のフレームフオーマツト、第３
図ｆは出力側TLの出力データのフレームフオー
マツトをそれぞれ示す。
ムチヤートである。第３図ａは第１図に示した入
力ハイウエイHWi上のフレームフオーマツト、
第３図ｂは入力側TLの出力データ（１次）のフ
レームフオーマツト、第３図ｃは入力側THの出
力側THの出力データ（２次）のフレームフオー
マツト、第３図ｄはSHの出力データ（３次）のフ
レームフオーマツト、第３図ｅは出力側THの出
力データ（４次）のフレームフオーマツト、第３
図ｆは出力側TLの出力データのフレームフオー
マツトをそれぞれ示す。
FHの時間長のＮ倍（Ｎは正の整数）がFLとな
つている。
つている。
第３図ａに示すように、入力ハイウエイHWi
上で、高速呼は斜線のタイムスロツトで示す如
く、FH単位に周期的に同一位相上に現われ、低
速呼はＡ〜Ｄで示す如く、FL単位に周期的に同
一位相上に現われる。すなわち、低速呼のデータ
Ａ〜Ｄの各々はFL内の任意の１タイムスロツト
を用いて伝送され、連続するFL内の同一タイム
スロツト上に現われる。
上で、高速呼は斜線のタイムスロツトで示す如
く、FH単位に周期的に同一位相上に現われ、低
速呼はＡ〜Ｄで示す如く、FL単位に周期的に同
一位相上に現われる。すなわち、低速呼のデータ
Ａ〜Ｄの各々はFL内の任意の１タイムスロツト
を用いて伝送され、連続するFL内の同一タイム
スロツト上に現われる。
第３図ｂに示す如く、入力側のTLによつて、
これらの低速呼のデータはFH内の同一位相上に
存在するように位相交換される。図においては、
低速呼のデータＡ〜Ｄは異なるFH内で同一位相
上に配置されている。低速呼のデータがＮ個（図
においては４個）より多い場合は、異なるFH内
の他の空いているタイムスロツトに位相交換すれ
ばよい。こうして、１つのFL内におけるすべて
のFHの同一位相上に異なる低速呼データを配置
することができる。
これらの低速呼のデータはFH内の同一位相上に
存在するように位相交換される。図においては、
低速呼のデータＡ〜Ｄは異なるFH内で同一位相
上に配置されている。低速呼のデータがＮ個（図
においては４個）より多い場合は、異なるFH内
の他の空いているタイムスロツトに位相交換すれ
ばよい。こうして、１つのFL内におけるすべて
のFHの同一位相上に異なる低速呼データを配置
することができる。
次いで、第３図ｃ〜ｅに示す如く、低速呼のデ
ータの存在を意識することなく、通常の高速呼の
スイツチングがFH単位で行われる。すなわち、
２次リンクのFHの同一タイムスロツトが、ある
FHでは低速呼データＡ用に、次のFHでは低速呼
データＢ用に、更に次のFHではＣ用に、といつ
た具合に共用されることになる。こうして、対応
する制御メモリSCMH，HCMH，SCMHからの接
続要求に応じて高速呼のスイツチングが行われ、
例えば第３図ｅに示す如く、低速呼のデータＡ〜
ＤはFHの最後のタイムスロツトに、高速呼のデ
ータはFHの先頭タイムスロツトに配置される。
ータの存在を意識することなく、通常の高速呼の
スイツチングがFH単位で行われる。すなわち、
２次リンクのFHの同一タイムスロツトが、ある
FHでは低速呼データＡ用に、次のFHでは低速呼
データＢ用に、更に次のFHではＣ用に、といつ
た具合に共用されることになる。こうして、対応
する制御メモリSCMH，HCMH，SCMHからの接
続要求に応じて高速呼のスイツチングが行われ、
例えば第３図ｅに示す如く、低速呼のデータＡ〜
ＤはFHの最後のタイムスロツトに、高速呼のデ
ータはFHの先頭タイムスロツトに配置される。
次いで、出力側TLによつて、対応する制御メ
モリSCMLからの接続要求に応じて、低速フレー
ムFL単位に低速呼のタイムスロツトを位相交換
し、例えば第３図ｆに示す如く、低速呼の各デー
タを要求されたタイムスロツト上に配置させる。
モリSCMLからの接続要求に応じて、低速フレー
ムFL単位に低速呼のタイムスロツトを位相交換
し、例えば第３図ｆに示す如く、低速呼の各デー
タを要求されたタイムスロツト上に配置させる。
第４図は本発明の一実施例の効果を示す図であ
る。第４図において、FH間に高速呼が16多重さ
れるTH−SH−TH構成に、FL間に低速呼が256多重
されるTLを増設した場合の実施例で扱える呼量
を低速呼換算で示してある。この場合、高速呼と
低速呼の速度比ＮはＮ＝16である。図から明らか
なように、本実施例ではFL内における低速呼の
全タイムスロツトに対する呼量比が増大しても処
理呼量は256と一定であるが、従来例の如くTLを
増設しない場合には低速呼の呼量比が大きくなる
につれて扱える呼量は低下する。従つて、TLを
増設したことによる効果は極めて大である。
る。第４図において、FH間に高速呼が16多重さ
れるTH−SH−TH構成に、FL間に低速呼が256多重
されるTLを増設した場合の実施例で扱える呼量
を低速呼換算で示してある。この場合、高速呼と
低速呼の速度比ＮはＮ＝16である。図から明らか
なように、本実施例ではFL内における低速呼の
全タイムスロツトに対する呼量比が増大しても処
理呼量は256と一定であるが、従来例の如くTLを
増設しない場合には低速呼の呼量比が大きくなる
につれて扱える呼量は低下する。従つて、TLを
増設したことによる効果は極めて大である。
以上の説明ではFLを固定長としたが、制御メ
モリSCMLによつてFLを可変にしても本発明の範
囲に含まれる。この場合、第２図に示した制御装
置（CC）１は共通メモリ２に蓄積されている。
加入者数等の交換機の負荷の状況に応じてSCML
を制御することにより、FL時間長をFL＝FH×ｎ
（ｎ＝２、４、…、Ｎ）と可変制御する。これに
より低速呼を可変速度として処理することが可能
になる。
モリSCMLによつてFLを可変にしても本発明の範
囲に含まれる。この場合、第２図に示した制御装
置（CC）１は共通メモリ２に蓄積されている。
加入者数等の交換機の負荷の状況に応じてSCML
を制御することにより、FL時間長をFL＝FH×ｎ
（ｎ＝２、４、…、Ｎ）と可変制御する。これに
より低速呼を可変速度として処理することが可能
になる。
例えば、交換機の負荷が軽いときは、第５図ａ
に示すように、ｂを小さくして（図においてはｎ
＝２）低速呼の速度を高速呼の速度とほぼ同じに
して交換動作を行わせる。また、交換機の負荷が
重い時は、第５図ｂに示すように、ｎを大きくし
て（図においてはｎ＝６）低速呼の多重度を上げ
てより多くの呼を処理できるようにする。
に示すように、ｂを小さくして（図においてはｎ
＝２）低速呼の速度を高速呼の速度とほぼ同じに
して交換動作を行わせる。また、交換機の負荷が
重い時は、第５図ｂに示すように、ｎを大きくし
て（図においてはｎ＝６）低速呼の多重度を上げ
てより多くの呼を処理できるようにする。
以上の説明から明らかなように、本発明によれ
ば、TH−SH−TH構成の高速通話路の両端にTLを
増設したことにより、多元時分割交換方式におい
て、制御の複雑化をもたらすことなく呼損率の低
下を実現でき、かつ低速呼の呼数が増大しても処
理可能な呼数が減少することはなくなる。更に交
換機の負荷の状況に応じて低速フレーム長を可変
にできるので、低速呼と高速呼を効率よくスイツ
チングできる。
ば、TH−SH−TH構成の高速通話路の両端にTLを
増設したことにより、多元時分割交換方式におい
て、制御の複雑化をもたらすことなく呼損率の低
下を実現でき、かつ低速呼の呼数が増大しても処
理可能な呼数が減少することはなくなる。更に交
換機の負荷の状況に応じて低速フレーム長を可変
にできるので、低速呼と高速呼を効率よくスイツ
チングできる。
第１図は本発明の原理ブロツク図、第２図は本
発明の一実施例による多元交換方式を示すブロツ
ク図、第３図は本発明の一実施例の説明のための
タイムチヤート、第４図は本発明の一実施例の効
果を示す図、第５図は本発明の他の実施例の説明
のためのタイムチヤート、そして第６図および第
７図は従来の構成の問題点を説明するための図で
ある。 FL……低速フレーム、FH……高速フレーム、
TH……高速時間スイツチ、SH……高速空間スイ
ツチ、TL……低速時間スイツチ、TDSW……多
元時分割交換機。
発明の一実施例による多元交換方式を示すブロツ
ク図、第３図は本発明の一実施例の説明のための
タイムチヤート、第４図は本発明の一実施例の効
果を示す図、第５図は本発明の他の実施例の説明
のためのタイムチヤート、そして第６図および第
７図は従来の構成の問題点を説明するための図で
ある。 FL……低速フレーム、FH……高速フレーム、
TH……高速時間スイツチ、SH……高速空間スイ
ツチ、TL……低速時間スイツチ、TDSW……多
元時分割交換機。
Claims (1)
- 【特許請求の範囲】 １ 低速呼と、そのＮ倍の転送速度を要する高速
呼とを対象とし、高速呼フレーム単位に動作する
高速時間スイツチ−高速空間スイツチ−高速時間
スイツチ構成の高速通話路に、該高速フレームの
時間長のＮ倍の低速フレーム単位に動作する低速
時間スイツチを該高速通話路の両端に設けて低速
時間スイツチ−高速時間スイツチ−高速空間スイ
ツチ−高速時間スイツチ−低速時間スイツチ構成
の交換機とし、 各スイツチは対応する制御メモリにより制御さ
れるようになつており、入力側の低速時間スイツ
チによつて、各低速フレームに含まれる高速フレ
ームのＮ倍の時間内にある低速呼の異なるＮ個の
タイムスロツトを高速フレーム長の間隔ごとに周
期的に存在するように位相変換し 該高速通話によつて、対応する制御メモリから
の接続要求に応じて高速フレーム単位にタイムス
ロツトの位相変換を行い、 出力側の低速時間スイツチによつて、対応する
制御メモリからの接続要求に応じて低速フレーム
単位に低速呼のタイムスロツトを位相変換するこ
とを特徴とする多元交換方式。 ２ 前記低速時間スイツチに対応する制御メモリ
は、前記低速フレームの時間長を前記交換機の負
荷に応じて可変にする手段を具備する特許請求の
範囲第１項記載の多元交換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12056985A JPS61292495A (ja) | 1985-06-05 | 1985-06-05 | 多元交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12056985A JPS61292495A (ja) | 1985-06-05 | 1985-06-05 | 多元交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292495A JPS61292495A (ja) | 1986-12-23 |
| JPH0336478B2 true JPH0336478B2 (ja) | 1991-05-31 |
Family
ID=14789547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12056985A Granted JPS61292495A (ja) | 1985-06-05 | 1985-06-05 | 多元交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292495A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2603717B2 (ja) * | 1989-03-09 | 1997-04-23 | 三菱電機株式会社 | サイクリックデータ伝送方法 |
| JPH10178451A (ja) | 1996-10-17 | 1998-06-30 | Fujitsu Ltd | ハイブリッド交換機、交換機、及びこれらの交換機におけるｓｔｍデータ再配置方法 |
-
1985
- 1985-06-05 JP JP12056985A patent/JPS61292495A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61292495A (ja) | 1986-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993018A (en) | Self-routing switching system with multiple link connections between incoming and outgoing lines | |
| US5535201A (en) | Traffic shaping system using two dimensional timing chains | |
| EP0229365A1 (en) | Method and apparatus for establishing a wideband communication facility through a communications network having narrow bandwidth channels | |
| US4891802A (en) | Method of and circuit arrangement for controlling a switching network in a switching system | |
| JPH02198246A (ja) | セル交換装置 | |
| JPH0336478B2 (ja) | ||
| CN1179589C (zh) | 用于传输通用传输网中信息的方法 | |
| JPS6372293A (ja) | 分散形交換システム | |
| US5432788A (en) | Scheduling method for a slotted communication medium with multiple but limited number of carriers and independent receiver/transmitter pairs | |
| JP2550032B2 (ja) | 回線／パケツト統合交換システム | |
| JP2755402B2 (ja) | 自己ルーチング交換システムおよび非同期転送モード交換システム | |
| JP2810297B2 (ja) | 交換システム | |
| JP3878112B2 (ja) | パケットスイッチ | |
| JP2581406B2 (ja) | 交換システム | |
| JPS6342540A (ja) | パケツト交換方式 | |
| JPS6373794A (ja) | 時間スイツチ | |
| JP3266839B2 (ja) | 交換システム | |
| JP2586388B2 (ja) | 交換システム | |
| JP2626493B2 (ja) | 分散形交換システム | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| JP2621602B2 (ja) | Ｉｓｄｎ用宅内装置 | |
| JPH01225262A (ja) | パケット通信方式 | |
| JPS62160896A (ja) | デジタルトランク回路 | |
| JPH08214008A (ja) | 自己ルーチングスイッチ | |
| JPS6362431A (ja) | パケツトスイツチ網 |