JPH0337215B2 - - Google Patents
Info
- Publication number
- JPH0337215B2 JPH0337215B2 JP59237876A JP23787684A JPH0337215B2 JP H0337215 B2 JPH0337215 B2 JP H0337215B2 JP 59237876 A JP59237876 A JP 59237876A JP 23787684 A JP23787684 A JP 23787684A JP H0337215 B2 JPH0337215 B2 JP H0337215B2
- Authority
- JP
- Japan
- Prior art keywords
- stack file
- stack
- sequence control
- microprogram
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロプログラムでコントロー
ルされるマイクロプログラム制御システムに関
し、特に、マイクロプログラムメモリのアドレス
コントロールを行うマイクロプログラムシーケン
サがLSI化に適し、かつそのスタツクフアイルを
大容量のものとすることができるようなマイクロ
プログラム制御システムに関するものである。
ルされるマイクロプログラム制御システムに関
し、特に、マイクロプログラムメモリのアドレス
コントロールを行うマイクロプログラムシーケン
サがLSI化に適し、かつそのスタツクフアイルを
大容量のものとすることができるようなマイクロ
プログラム制御システムに関するものである。
第３図は、マイクロプログラムでコントロール
される従来のマイクロプロセツサユニツトのブロ
ツク図である。
される従来のマイクロプロセツサユニツトのブロ
ツク図である。
１は、マイクロプロセツサユニツトであつて、
一点鎖線で示すブロツクは、そのマイクロプログ
ラムシーケンサとしてのシーケンスコントロール
部２０であり、マイクロプログラムの格納された
マイクロプログラムメモリ９のアドレス情報を順
次発生する。
一点鎖線で示すブロツクは、そのマイクロプログ
ラムシーケンサとしてのシーケンスコントロール
部２０であり、マイクロプログラムの格納された
マイクロプログラムメモリ９のアドレス情報を順
次発生する。
マイクロプログラムメモリ９は、シーケンスコ
ントロール部２０からのアドレス情報を受けて、
その番地（アドレス）の中に格納されているマイ
クロ命令をパイプラインレジスタ１０に出力す
る。パイプラインレジスタ１０は、現在実行中の
マイクロ命令をある期間だけ保持するレジスタで
あつて、このパイプラインレジスタ１０の出力が
シーケンスコントロール部２０をはじめ、演算部
等（図示せず）に送出されて、これらを制御す
る。
ントロール部２０からのアドレス情報を受けて、
その番地（アドレス）の中に格納されているマイ
クロ命令をパイプラインレジスタ１０に出力す
る。パイプラインレジスタ１０は、現在実行中の
マイクロ命令をある期間だけ保持するレジスタで
あつて、このパイプラインレジスタ１０の出力が
シーケンスコントロール部２０をはじめ、演算部
等（図示せず）に送出されて、これらを制御す
る。
ここで、シーケンスコントロール部２０の動作
については、マイクロ命令（ブランチオペレーシ
ヨンコード等を含む）がパイプラインレジスタ１
０から送出されて、シーケンスコントロール部２
０のインストラクシヨン−デコーダ８、マルチプ
レクサ６及びレジスタ７にそれぞれ送出される。
については、マイクロ命令（ブランチオペレーシ
ヨンコード等を含む）がパイプラインレジスタ１
０から送出されて、シーケンスコントロール部２
０のインストラクシヨン−デコーダ８、マルチプ
レクサ６及びレジスタ７にそれぞれ送出される。
マイクロ命令を受けたインストラクシヨン−デ
コーダ８の主な制御としては、次のマイクロ命令
に対するアドレスの選択を行うマルチプレクサ６
に所定の選択制御信号を送出して、これを制御す
るとともに、CALL命令（呼出命令）、RET命令
（RETURN命令）等の実行時にスタツクフアイ
ル３を制御してプログラムカウンタ４の値をスタ
ツクフアイル３へ書込み、又はそれを読出すもの
である。
コーダ８の主な制御としては、次のマイクロ命令
に対するアドレスの選択を行うマルチプレクサ６
に所定の選択制御信号を送出して、これを制御す
るとともに、CALL命令（呼出命令）、RET命令
（RETURN命令）等の実行時にスタツクフアイ
ル３を制御してプログラムカウンタ４の値をスタ
ツクフアイル３へ書込み、又はそれを読出すもの
である。
ここで、マルチプレクサ６は、現在実行中のマ
イクロプログラムのアドレス＋１番地を示すプロ
グラムカウンタ４とスタツクフアイル３の出力と
が供給され、さらに必要に応じてパプラインレジ
スタ１０から、マイクロ命令から選択された所定
の情報が与えられ、そしてレジスタ７からはブラ
ンチアドレスが与えられ、これらに基づき、イン
ストラクシヨン−デコーダ８からの選択制御信号
を受けて、これらの出力のうち１つが選択され
る。そしてその出力がマイクロプログラムメモリ
９のアドレス入力部にアドレス情報として送出さ
れるとともに、インクリメンタ５に送出されてそ
の結果が実行アドレス＋１番地としてプログラム
カウンタ４に取り込まれ、それが現在実行中の次
のアドレスを示すことになる。
イクロプログラムのアドレス＋１番地を示すプロ
グラムカウンタ４とスタツクフアイル３の出力と
が供給され、さらに必要に応じてパプラインレジ
スタ１０から、マイクロ命令から選択された所定
の情報が与えられ、そしてレジスタ７からはブラ
ンチアドレスが与えられ、これらに基づき、イン
ストラクシヨン−デコーダ８からの選択制御信号
を受けて、これらの出力のうち１つが選択され
る。そしてその出力がマイクロプログラムメモリ
９のアドレス入力部にアドレス情報として送出さ
れるとともに、インクリメンタ５に送出されてそ
の結果が実行アドレス＋１番地としてプログラム
カウンタ４に取り込まれ、それが現在実行中の次
のアドレスを示すことになる。
なお、レジスタ７は、マイクロ命令のうちのブ
ランチアドレス情報を保持するレジスタであり、
インストラクシヨン−デコーダ８からのレジスタ
入力選択信号がマルチプレクサ６に入力されるこ
とにより選択される。
ランチアドレス情報を保持するレジスタであり、
インストラクシヨン−デコーダ８からのレジスタ
入力選択信号がマルチプレクサ６に入力されるこ
とにより選択される。
ここで、プログラムカウンタ４の出力は、マル
チプレクサ６とスタツクフアイル３とに送出さ
れ、CALL命令実行時にはプログラムカウンタ４
のスタツクフアイル３への書込みが行われる。
チプレクサ６とスタツクフアイル３とに送出さ
れ、CALL命令実行時にはプログラムカウンタ４
のスタツクフアイル３への書込みが行われる。
ところで、このスタツクフアイル３には、その
格納アドレスを示すスタツクポインタ２が接続さ
れていて、スタツクフアイル３とスタツクポイン
タ２とは、インストラクシヨン−デコーダ８によ
りそれぞれ読出し、書込みの制御がなされる。
格納アドレスを示すスタツクポインタ２が接続さ
れていて、スタツクフアイル３とスタツクポイン
タ２とは、インストラクシヨン−デコーダ８によ
りそれぞれ読出し、書込みの制御がなされる。
例えば、サブルーチンのCALL命令時には、そ
のサブルーチンの戻り番地となるアドレス情報を
プログラムカウンタ４からスタツクフアイル３へ
転送し、このとき、スタツクポインタ２の値を−
１する。RET命令時には、その戻り番地をスタ
ツクフアイル３から取出すためにスタツクポイン
タ２の値を＋１してスタツクフアイル３からアド
レス情報を読出してマルチプレクサ６へ出力す
る。
のサブルーチンの戻り番地となるアドレス情報を
プログラムカウンタ４からスタツクフアイル３へ
転送し、このとき、スタツクポインタ２の値を−
１する。RET命令時には、その戻り番地をスタ
ツクフアイル３から取出すためにスタツクポイン
タ２の値を＋１してスタツクフアイル３からアド
レス情報を読出してマルチプレクサ６へ出力す
る。
ここで、プログラムカウンタ４の内容をPcと
し、スタツクフアイル３の内容をＦとし、レジス
タ７の内容をＲとし、マイクロ命令からのブラン
チアドレス等の内容をＤとし、これらにそれぞれ
対応させてマルチプレクサ６の入力部をPc，Ｆ，
Ｒ，Ｄとして表示する。
し、スタツクフアイル３の内容をＦとし、レジス
タ７の内容をＲとし、マイクロ命令からのブラン
チアドレス等の内容をＤとし、これらにそれぞれ
対応させてマルチプレクサ６の入力部をPc，Ｆ，
Ｒ，Ｄとして表示する。
なお、１１はインストラクシヨン線、１２はブ
ランチアドレス線、１３はマイクロプログラムメ
モリアドレス線である。
ランチアドレス線、１３はマイクロプログラムメ
モリアドレス線である。
このような構成のシーケンスコントロール部２
０は、スタツクフアイル３をそのシーケンサ部内
に持つており、スタツクフアイル３の大きさは、
４〜８ワード程度と少ないものであつて、この点
で問題点を有している。
０は、スタツクフアイル３をそのシーケンサ部内
に持つており、スタツクフアイル３の大きさは、
４〜８ワード程度と少ないものであつて、この点
で問題点を有している。
スタツクフアイル３の容量を増加するために
は、第４図に見るように、スタツクフアイル３を
外部に置く構成が考えられる。このとき、第４図
のシーケンスコントロール部２１に見るように、
スタツクフアイルアドレス線１４と、スタツクフ
アイル入出力データ線１７、スタツク制御線（リ
ード、ライト信号線）１５をそれぞれ独立に設け
ると、シーケンスコントロール部２１からの入出
力線が増えて、シーケンスコントロール部２１の
LSI化の際の欠点となる。
は、第４図に見るように、スタツクフアイル３を
外部に置く構成が考えられる。このとき、第４図
のシーケンスコントロール部２１に見るように、
スタツクフアイルアドレス線１４と、スタツクフ
アイル入出力データ線１７、スタツク制御線（リ
ード、ライト信号線）１５をそれぞれ独立に設け
ると、シーケンスコントロール部２１からの入出
力線が増えて、シーケンスコントロール部２１の
LSI化の際の欠点となる。
なお、図中、１６は、３ステートドライバであ
り、Ｐは、これをハイインピーダンス状態にセツ
トする信号である。
り、Ｐは、これをハイインピーダンス状態にセツ
トする信号である。
この発明は、このような従来技術の問題点乃至
欠点にかんがみてなされたものであつて、このよ
うな問題点等を解決するとともに、マイクロプロ
グラムシーケンサ（マイクロプロセツサユニツト
のシーケンスコントロール部）のスタツクフアイ
ルを外部に設けても、その入出力線が少なくて済
み、LSI化に適した大容量のスタツクフアイルを
設けることができるようなマイクロプログラム制
御システムを提供することを目的とする。
欠点にかんがみてなされたものであつて、このよ
うな問題点等を解決するとともに、マイクロプロ
グラムシーケンサ（マイクロプロセツサユニツト
のシーケンスコントロール部）のスタツクフアイ
ルを外部に設けても、その入出力線が少なくて済
み、LSI化に適した大容量のスタツクフアイルを
設けることができるようなマイクロプログラム制
御システムを提供することを目的とする。
このような目的を達成するために、本発明は、
マイクロプログラムメモリと、スタツクフアイル
と、前記マイクロプログラムメモリに対してアド
レス情報を送出するシーケンスコントロール部
と、前記マイクロプログラムメモリから出力され
るマイクロ命令を保持するパイプラインレジスタ
とを有し、前記スタツクフアイルは前記シーケン
スコントロール部の外部に形成し、前記シーケン
スコントロール部からは前記スタツクフアイルへ
アドレス線とその制御線を出力し、且つ、前記ス
タツクフアイルの入出力データ線と前記マイクロ
プログラムメモリのアドレス線とを共用する共
に、前記スタツクフアイルを操作する命令の実行
時間を少なくとも２クロツクとして当該スタツク
フアイルをアクセスし、さらに、当該スタツクフ
アイルを操作する時には前記シーケンスコントロ
ール部から前記パイプラインレジスタの出力をロ
ツクして、前記シーケンスコントロール部は、前
記スタツクフアイルとの間のデータ転送を前記マ
イクロプログラムメモリに対するアドレス線を介
して行うことを特徴とするマイクロプログラム制
御システム、にかかるものである。
マイクロプログラムメモリと、スタツクフアイル
と、前記マイクロプログラムメモリに対してアド
レス情報を送出するシーケンスコントロール部
と、前記マイクロプログラムメモリから出力され
るマイクロ命令を保持するパイプラインレジスタ
とを有し、前記スタツクフアイルは前記シーケン
スコントロール部の外部に形成し、前記シーケン
スコントロール部からは前記スタツクフアイルへ
アドレス線とその制御線を出力し、且つ、前記ス
タツクフアイルの入出力データ線と前記マイクロ
プログラムメモリのアドレス線とを共用する共
に、前記スタツクフアイルを操作する命令の実行
時間を少なくとも２クロツクとして当該スタツク
フアイルをアクセスし、さらに、当該スタツクフ
アイルを操作する時には前記シーケンスコントロ
ール部から前記パイプラインレジスタの出力をロ
ツクして、前記シーケンスコントロール部は、前
記スタツクフアイルとの間のデータ転送を前記マ
イクロプログラムメモリに対するアドレス線を介
して行うことを特徴とするマイクロプログラム制
御システム、にかかるものである。
以上のような本発明によれば、スタツクフアイ
ルを操作する時には、シーケンスコントロール部
からパイプラインレジスタの出力をロツクできる
ようにしてパイプラインクロツク信号を間引き、
スタツク操作命令の実行時間を少なくとも２クロ
ツクとして、CALL命令、RETURN命令等のス
タツク制御命令の実行時間に少なくとも１クロツ
ク割り当てて、外部に設置したスタツクフアイル
との間でデータ入出力を行うことができる。
ルを操作する時には、シーケンスコントロール部
からパイプラインレジスタの出力をロツクできる
ようにしてパイプラインクロツク信号を間引き、
スタツク操作命令の実行時間を少なくとも２クロ
ツクとして、CALL命令、RETURN命令等のス
タツク制御命令の実行時間に少なくとも１クロツ
ク割り当てて、外部に設置したスタツクフアイル
との間でデータ入出力を行うことができる。
この結果、スタツクフアイルの入出力線データ
線をマイクロプログラムメモリのアドレス線と共
用することができ、シーケンスコントロール部
は、スタツクフアイルとの間のデータ転送をマイ
クロプログラムメモリに対するアドレス線を介し
て行うことができることから、スタツクフアイル
に対する入出力データ線が不必要となり、シーケ
ンスコントロール部の外部回路との接続線数が少
なくて済む。
線をマイクロプログラムメモリのアドレス線と共
用することができ、シーケンスコントロール部
は、スタツクフアイルとの間のデータ転送をマイ
クロプログラムメモリに対するアドレス線を介し
て行うことができることから、スタツクフアイル
に対する入出力データ線が不必要となり、シーケ
ンスコントロール部の外部回路との接続線数が少
なくて済む。
その結果、マイクロプロセツサユニツト等にお
いて、LSI化に適したシーケンスコントロール部
を実現でき、しかもスタツクフアイルの大容量化
が実現できる。
いて、LSI化に適したシーケンスコントロール部
を実現でき、しかもスタツクフアイルの大容量化
が実現できる。
以下、この発明の一実施例について図面を用い
て詳細に説明する。
て詳細に説明する。
第１図は、この発明のマイクロプログラム制御
システムを適用した一実施例のマイクロプロセツ
サユニツトのブロツク図であり、第２図ａ，ｂ
は、それぞれそのシーケンスコントロールのタイ
ミングチヤートを示す図である。なお、第３図及
び第４図と同一の符号で示す。
システムを適用した一実施例のマイクロプロセツ
サユニツトのブロツク図であり、第２図ａ，ｂ
は、それぞれそのシーケンスコントロールのタイ
ミングチヤートを示す図である。なお、第３図及
び第４図と同一の符号で示す。
第１図に見るシーケンスコントロール部２２
は、第４図のシーケンスコントロール部２１のス
タツクフアイル入出力データ線１７を、マルチプ
レクサ６からマイクロプログラクメモリ９に対し
てアドレス情報が送出されるアドレス線１３と共
用している。そしてスタツクフアイル３を操作す
るときには、シーケンスコントロール部２２から
パイプラインレジスタ１０の出力をロツクできる
ようにしている。
は、第４図のシーケンスコントロール部２１のス
タツクフアイル入出力データ線１７を、マルチプ
レクサ６からマイクロプログラクメモリ９に対し
てアドレス情報が送出されるアドレス線１３と共
用している。そしてスタツクフアイル３を操作す
るときには、シーケンスコントロール部２２から
パイプラインレジスタ１０の出力をロツクできる
ようにしている。
すなわち、マルチプレクサ６の出力を３ステー
トドライバー１６を介して、マイクロプログラム
メモリ９側に出力するようにし、パイプラインレ
ジスタ１０の出力のロツクは、シーケンスコント
ロール部２２からロツク制御線１８ａにロツク信
号を送出して行い、これをOR動作回路１９に入
力して、このOR動作回路１９の他の入力端に入
力されているクロツク信号CLKの立ち上がりを
阻止して、パイプラインレジスタ１０に入力され
るパイプラインクロツク信号１９ａのクロツクを
間引いて、パイプラインレジスタ１０の動作をロ
ツクするというものである。
トドライバー１６を介して、マイクロプログラム
メモリ９側に出力するようにし、パイプラインレ
ジスタ１０の出力のロツクは、シーケンスコント
ロール部２２からロツク制御線１８ａにロツク信
号を送出して行い、これをOR動作回路１９に入
力して、このOR動作回路１９の他の入力端に入
力されているクロツク信号CLKの立ち上がりを
阻止して、パイプラインレジスタ１０に入力され
るパイプラインクロツク信号１９ａのクロツクを
間引いて、パイプラインレジスタ１０の動作をロ
ツクするというものである。
なお、このクロツク信号CLKに同期して、シ
ーケンスコントロール部２２やパイプラインレジ
スタ１０等が動作するものである。
ーケンスコントロール部２２やパイプラインレジ
スタ１０等が動作するものである。
ところで、以上のような構成を採る関係からマ
ルチプレクサ６には、スタツクフアイル３に対応
するアドレスを受ける端子Ｆが不必要である。
ルチプレクサ６には、スタツクフアイル３に対応
するアドレスを受ける端子Ｆが不必要である。
さて、このマイクロプログラム制御システムの
動作を簡単に説明すると、マイクロプログラムメ
モリ９に格納されているマイクロ命令は、シーケ
ンスコントロール部２２からマイクロプログラム
メモリアドレス線１３を介して送出されるアドレ
ス情報に従つてアクセスされるものであつて、ク
ロツク信号CLKに同期して、パイプラインレジ
スタ１０に取込まれる。
動作を簡単に説明すると、マイクロプログラムメ
モリ９に格納されているマイクロ命令は、シーケ
ンスコントロール部２２からマイクロプログラム
メモリアドレス線１３を介して送出されるアドレ
ス情報に従つてアクセスされるものであつて、ク
ロツク信号CLKに同期して、パイプラインレジ
スタ１０に取込まれる。
すなわち、マイクロプログラムメモリ９のマイ
クロ命令の実行順序は、シーケンスコントロール
部２２からのアドレス情報で制御されるものであ
る。
クロ命令の実行順序は、シーケンスコントロール
部２２からのアドレス情報で制御されるものであ
る。
以下、第２図ａ、第２図ｂのタイミングチヤー
トに従つてスタツクフアイル３をアクセスする
CALL命令、そのRET命令を例とした、実行動
作について説明する。
トに従つてスタツクフアイル３をアクセスする
CALL命令、そのRET命令を例とした、実行動
作について説明する。
第２図ａに見るごとく、CALL命令の実行で
は、ａに見るようにあるクロツク信号CLKのス
テートT1において、ｂに見るようにパイプライ
ンレジスタ１０からCALL命令のコードが出力さ
れて、これが確定すると、シーケンスコントロー
ル部２２のインストラクシヨンデコーダ８でデコ
ードされる。
は、ａに見るようにあるクロツク信号CLKのス
テートT1において、ｂに見るようにパイプライ
ンレジスタ１０からCALL命令のコードが出力さ
れて、これが確定すると、シーケンスコントロー
ル部２２のインストラクシヨンデコーダ８でデコ
ードされる。
一方、パイプラインレジスタ１０に対して、ｃ
に見るように、パイプラインレジスタ１０の動作
をロツクするパイプラインロツク信号がクロツク
信号CLKのステートT1とともに立ち上がり、OR
動作回路１９を経て、ｄに見るごとく、パイプラ
インロツク信号が１つ間引かれた形で、その出力
１９ａが発生し、パイプラインレジスタ１０に送
出される。
に見るように、パイプラインレジスタ１０の動作
をロツクするパイプラインロツク信号がクロツク
信号CLKのステートT1とともに立ち上がり、OR
動作回路１９を経て、ｄに見るごとく、パイプラ
インロツク信号が１つ間引かれた形で、その出力
１９ａが発生し、パイプラインレジスタ１０に送
出される。
その結果、ｆに見るごとく、ステートT1では、
シーケンスコントロール部２２からプログラムカ
ウンタ４の値がマイクロプログラムメモリ９に対
するアドレス情報として出力される。そしてｅに
見るスタツクライト信号によつて、この出力され
たアドレス情報がクロツク信号CLKのステート
T1における最後の立ち上がり（又はステートT2
における最初の立ち上がり、以下同じ）でスタツ
クフアイル３に書込まれる。
シーケンスコントロール部２２からプログラムカ
ウンタ４の値がマイクロプログラムメモリ９に対
するアドレス情報として出力される。そしてｅに
見るスタツクライト信号によつて、この出力され
たアドレス情報がクロツク信号CLKのステート
T1における最後の立ち上がり（又はステートT2
における最初の立ち上がり、以下同じ）でスタツ
クフアイル３に書込まれる。
以上の動作にあつては、ステートT1において
パイプラインクロツク信号１９ａ（ｄ参照）は間
引かれるので、パイプラインレジスタ１０の内容
は変化しない。
パイプラインクロツク信号１９ａ（ｄ参照）は間
引かれるので、パイプラインレジスタ１０の内容
は変化しない。
さて、次のステートT2においては、シーケン
スコントロール部２２のアドレス情報の出力とし
て、ｆに見るようにCALL命令によるブランチ命
令が出力され、ステートT2の最後の立ち上がり
で、このブランチアドレスで指定されたマイクロ
プログラムメモリ９のマイクロ命令がパイプライ
ンレジスタ１０に取込まれることになり、ステー
トT3でその命令が実行されるものである。
スコントロール部２２のアドレス情報の出力とし
て、ｆに見るようにCALL命令によるブランチ命
令が出力され、ステートT2の最後の立ち上がり
で、このブランチアドレスで指定されたマイクロ
プログラムメモリ９のマイクロ命令がパイプライ
ンレジスタ１０に取込まれることになり、ステー
トT3でその命令が実行されるものである。
なお、ｇで見るように、スタツクポインタは、
ステートT2の最後の立ち上がりで、デクリメン
トされ、その値がステートT3でＮからＮ−１と
なる。
ステートT2の最後の立ち上がりで、デクリメン
トされ、その値がステートT3でＮからＮ−１と
なる。
以上が、CALL命令についての動作であるが、
これにより、サブルーチン呼び出され、所定の処
理が実行されると、その最後でメインプログラム
にリターンするために、RET命令が出される。
これにより、サブルーチン呼び出され、所定の処
理が実行されると、その最後でメインプログラム
にリターンするために、RET命令が出される。
第２図ｂは、このRET命令についての動作で
ある。
ある。
そのａに見るクロツク信号CLKのステートT1
で、ｂに示すようにパイプラインレジスタ１０か
らRET命令のコード（RETURN命令）がシーケ
ンスコントロール部２２に入力されると、CALL
命令の時と同様にｃ，ｄに見るようにパイプライ
ンロツク信号１９ａが出力され、パイプラインク
ロツク信号が間引かれる。
で、ｂに示すようにパイプラインレジスタ１０か
らRET命令のコード（RETURN命令）がシーケ
ンスコントロール部２２に入力されると、CALL
命令の時と同様にｃ，ｄに見るようにパイプライ
ンロツク信号１９ａが出力され、パイプラインク
ロツク信号が間引かれる。
そして、ｅ，ｈに見るように、ステートT1で
スタツクリード信号及び３ステートドライバー１
６をハイインピーダンスとする信号Ｐが出力され
る。その結果、３ステートドライバー１６がハイ
インピーダンス状態となつて、マルチプレクサ６
側に影響を与えず、また、そこからの影響が阻止
される。
スタツクリード信号及び３ステートドライバー１
６をハイインピーダンスとする信号Ｐが出力され
る。その結果、３ステートドライバー１６がハイ
インピーダンス状態となつて、マルチプレクサ６
側に影響を与えず、また、そこからの影響が阻止
される。
このとき同時に、ｇに見るように、スタツクポ
インタ２がインクリメントされ、その値がＮ−１
からＮに変わり、ｆに見るようにスタツクフアイ
ル３のアドレスＮの内容は、スタツクフアイル３
のアクセスタイム（TAC）後に確定にし、ステ
ートT2においてマイクロプログラムメモリ９の
アドレス情報としてスタツクフアイル３から送出
される。
インタ２がインクリメントされ、その値がＮ−１
からＮに変わり、ｆに見るようにスタツクフアイ
ル３のアドレスＮの内容は、スタツクフアイル３
のアクセスタイム（TAC）後に確定にし、ステ
ートT2においてマイクロプログラムメモリ９の
アドレス情報としてスタツクフアイル３から送出
される。
このアドレスにより指定されたマイクロプログ
ラムメモリ９の中のマイクロ命令が読出され、ス
テートT2の最後の立ち上がりでパイプラインレ
ジスタ１０に取込まれる。
ラムメモリ９の中のマイクロ命令が読出され、ス
テートT2の最後の立ち上がりでパイプラインレ
ジスタ１０に取込まれる。
このとき、スタツクフアイル３の出力ステート
T1は、同時にインクリメンタ５に送出されてイ
ンクリメントされた後に、プログラムカウンタ４
に取込まれる。
T1は、同時にインクリメンタ５に送出されてイ
ンクリメントされた後に、プログラムカウンタ４
に取込まれる。
次のステートT3においては、RET命令により、
スタツクフアイル３から出力されるリターンアド
レスで指定されるマイクロ命令が実行されること
になる。
スタツクフアイル３から出力されるリターンアド
レスで指定されるマイクロ命令が実行されること
になる。
このように、パイプラインレジスタ１０のロツ
ク信号１８ａにより、パイプラインクロツク信号
を間引き、スタツク操作命令の実行時間を２クロ
ツクとして、CALL命令、RETUN命令等のスタ
ツク制御命令の実行時間に１クロツク割当てて、
外部に配置したスタツクフアイルと間でデータ転
送（データ交換を含む）を行うことができる。
ク信号１８ａにより、パイプラインクロツク信号
を間引き、スタツク操作命令の実行時間を２クロ
ツクとして、CALL命令、RETUN命令等のスタ
ツク制御命令の実行時間に１クロツク割当てて、
外部に配置したスタツクフアイルと間でデータ転
送（データ交換を含む）を行うことができる。
しかも、スタツクフアイルをシーケンスコント
ロール部から外部に出し、かつマイクロメモリの
データ線を使用しているので、その容量は、マイ
クロメモリに対応して自由に大きく選定すること
が可能である。
ロール部から外部に出し、かつマイクロメモリの
データ線を使用しているので、その容量は、マイ
クロメモリに対応して自由に大きく選定すること
が可能である。
以上説明してきたが、実施例におけるパイプラ
インレジスタのクロツクをロツクする回路は、ス
タツクフアイルとのデータ転送を行うための制御
回路であつて、このような制御を行うものであれ
ば、実施例に限定されるものではなく、種々の論
理回路により実現できるものである。
インレジスタのクロツクをロツクする回路は、ス
タツクフアイルとのデータ転送を行うための制御
回路であつて、このような制御を行うものであれ
ば、実施例に限定されるものではなく、種々の論
理回路により実現できるものである。
また、スタツクフアイルに対する操作について
の命令を２クロツクで処理しているが、これは、
そのシーケンスコントロール部の制御に対応して
決定すればよく、スタツクフアイルは、いわゆる
スタツクメモリ等のスタツク機能のある記憶部で
あればよく、ここでのスタツクフアイルには、こ
のようなものを含むものである。
の命令を２クロツクで処理しているが、これは、
そのシーケンスコントロール部の制御に対応して
決定すればよく、スタツクフアイルは、いわゆる
スタツクメモリ等のスタツク機能のある記憶部で
あればよく、ここでのスタツクフアイルには、こ
のようなものを含むものである。
〔発明の効果〕
以上の説明から理解できるように、この発明に
あつては、マイクロプログラムメモリと、スタツ
クフアイルと、マイクロプログラムメモリに対し
てアドレス情報を送出するシーケンスコントロー
ル部と、マイクロプログラムメモリから出力され
るマイクロ命令を保持するパイプラインレジスタ
とを有していて、シーケンスコントロール部は、
スタツクフアイルとの間のデータ転送をマイクロ
プログラムメモリに対するアドレス線を介して行
うようにしているので、スタツクフアイルに対す
る入出力データ線が不必要となり、シーケンスコ
ントロール部の外部回路との接続線数が少なくて
済むことになる。
あつては、マイクロプログラムメモリと、スタツ
クフアイルと、マイクロプログラムメモリに対し
てアドレス情報を送出するシーケンスコントロー
ル部と、マイクロプログラムメモリから出力され
るマイクロ命令を保持するパイプラインレジスタ
とを有していて、シーケンスコントロール部は、
スタツクフアイルとの間のデータ転送をマイクロ
プログラムメモリに対するアドレス線を介して行
うようにしているので、スタツクフアイルに対す
る入出力データ線が不必要となり、シーケンスコ
ントロール部の外部回路との接続線数が少なくて
済むことになる。
その結果、マイクロプロセツサユニツト等にお
いて、LSI化に適したマイクロプログラムシーケ
ンサを実現でき、しかもスタツクフアイルの大容
量化が実現できる。
いて、LSI化に適したマイクロプログラムシーケ
ンサを実現でき、しかもスタツクフアイルの大容
量化が実現できる。
第１図は、この発明のマイクロプログラム制御
システムを適用した一実施例のマイクロプロセツ
サユニツトのブロツク図、第２図ａ，ｂは、それ
ぞれそのシーケンスコントロールのタイミングチ
ヤートを示す図、第３図は、従来のマイクロプロ
グラム制御システムを適用したマイクロプロセツ
サユニツトのブロツク図、第４図は、第３図のも
のにおいてスタツクフアイルを外部に接続した場
合の説明図である。 １……マイクロプロセツサユニツト、２……ス
タツクポインタ、３，……スタツクフアイル、４
……プログラムカウンタ、５……インクリメン
タ、６……マルチプレクサ、７……レジスタ、８
……インストラクシヨンデコーダ、９……マイク
ロプログラムメモリ、１１……パイプラインレジ
スタ、１８ａ……パイプラインクロツク信号、１
８ｂ……クロツク信号（CLK）、１９……OR型
動作回路、１９ａ……パイプラインクロツク信
号、２０，２１，２２……シーケンスコントロー
ル部。
システムを適用した一実施例のマイクロプロセツ
サユニツトのブロツク図、第２図ａ，ｂは、それ
ぞれそのシーケンスコントロールのタイミングチ
ヤートを示す図、第３図は、従来のマイクロプロ
グラム制御システムを適用したマイクロプロセツ
サユニツトのブロツク図、第４図は、第３図のも
のにおいてスタツクフアイルを外部に接続した場
合の説明図である。 １……マイクロプロセツサユニツト、２……ス
タツクポインタ、３，……スタツクフアイル、４
……プログラムカウンタ、５……インクリメン
タ、６……マルチプレクサ、７……レジスタ、８
……インストラクシヨンデコーダ、９……マイク
ロプログラムメモリ、１１……パイプラインレジ
スタ、１８ａ……パイプラインクロツク信号、１
８ｂ……クロツク信号（CLK）、１９……OR型
動作回路、１９ａ……パイプラインクロツク信
号、２０，２１，２２……シーケンスコントロー
ル部。
Claims (1)
- １ マイクロプログラムメモリと、スタツクフア
イルと、前記マイクロプログラムメモリに対して
アドレス情報を送出するシーケンスコントロール
部と、前記マイクロプログラムメモリから出力さ
れるマイクロ命令を保持するパイプラインレジス
タとを有し、前記スタツクフアイルは前記シーケ
ンスコントロール部の外部に形成し、前記シーケ
ンスコントロール部からは前記スタツクフアイル
へアドレス線とその制御線を出力し、且つ、前記
スタツクフアイルの入出力データ線と前記マイク
ロプログラムメモリのアドレス線とを共用すると
共に、前記スタツクフアイルを操作する命令の実
行時間を少なくとも２クロツクとして当該スタツ
クフアイルをアクセスし、さらに、当該スタツク
フアイルを操作する時には前記シーケンスコント
ロール部から前記パイプラインレジスタの出力を
ロツクして、前記シーケンスコントロール部は、
前記スタツクフアイルとの間のデータ転送を前記
マイクロプログラムメモリに対するアドレス線を
介して行うことを特徴とするマイクロプログラム
制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23787684A JPS61115135A (ja) | 1984-11-12 | 1984-11-12 | マイクロプログラム制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23787684A JPS61115135A (ja) | 1984-11-12 | 1984-11-12 | マイクロプログラム制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61115135A JPS61115135A (ja) | 1986-06-02 |
| JPH0337215B2 true JPH0337215B2 (ja) | 1991-06-04 |
Family
ID=17021723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23787684A Granted JPS61115135A (ja) | 1984-11-12 | 1984-11-12 | マイクロプログラム制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61115135A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161936A (en) * | 1981-03-31 | 1982-10-05 | Fujitsu Ltd | Microprgram controlled information processing device |
-
1984
- 1984-11-12 JP JP23787684A patent/JPS61115135A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61115135A (ja) | 1986-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4524416A (en) | Stack mechanism with the ability to dynamically alter the size of a stack in a data processing system | |
| US4118773A (en) | Microprogram memory bank addressing system | |
| EP0238090B1 (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
| JP3954171B2 (ja) | コンピュータにおけるスカラ値をベクトルに記入する方法 | |
| JPH0346850B2 (ja) | ||
| KR940011594B1 (ko) | 공유 제어 기억부를 가진 멀티프로세서 제어기 및 그 동기화 방법 | |
| EP0388735A2 (en) | Microprogram controller having fixed-instruction generator and microprogram memory | |
| US6205539B1 (en) | Method for manipulating a stack pointer with post increment/decrement operation | |
| US4812970A (en) | Microprogram control system | |
| US20020032847A1 (en) | Method for manipulating a stack pointer with post increment/decrement operation | |
| KR920002573B1 (ko) | 데이타 처리기 | |
| JPH0337215B2 (ja) | ||
| US20080313428A1 (en) | Microprocessor | |
| JPH03271829A (ja) | 情報処理装置 | |
| EP0306533A1 (en) | High-speed floating point operation system | |
| JP2595992B2 (ja) | 電子楽器 | |
| EP0328422A2 (en) | Microcomputer system | |
| JP3474347B2 (ja) | マイクロコンピュータの命令解読部 | |
| US4916601A (en) | Means for transferring firmware signals between a control store and a microprocessor means through a reduced number of connections by transfer according to firmware signal function | |
| US5768554A (en) | Central processing unit | |
| JP2601055B2 (ja) | マイクロプログラム・シーケンサ | |
| JP2573711B2 (ja) | マイクロサブルーチン制御方式 | |
| JPS6122816B2 (ja) | ||
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPS619728A (ja) | マイクロプログラム制御装置 |