JPH0337734B2 - - Google Patents
Info
- Publication number
- JPH0337734B2 JPH0337734B2 JP10379383A JP10379383A JPH0337734B2 JP H0337734 B2 JPH0337734 B2 JP H0337734B2 JP 10379383 A JP10379383 A JP 10379383A JP 10379383 A JP10379383 A JP 10379383A JP H0337734 B2 JPH0337734 B2 JP H0337734B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- electrode
- insulating layer
- stepped portion
- layer electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010410 layer Substances 0.000 claims description 41
- 239000011229 interlayer Substances 0.000 claims description 19
- 229920001721 polyimide Polymers 0.000 claims description 9
- 239000009719 polyimide resin Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は感光性ポリイミド樹脂によつて形成さ
れた層間絶縁層をもつ多層配線において、該層間
絶縁層の段差部における上層電極の断線を防止す
ることを目的としたものである。
れた層間絶縁層をもつ多層配線において、該層間
絶縁層の段差部における上層電極の断線を防止す
ることを目的としたものである。
従来の方法では感光性ポリイミド樹脂を層間絶
縁層として用いる場合、フオトリン工程によつて
層間絶縁層パターンを形成しスルーホールなどを
設けるが、その際層間絶縁層パターンの段差部が
必要とする層間絶縁層の厚み以上に盛り上がるた
め、上層電極形成時に段差部分で上層電極の断線
が生じやすいという欠点がある。この欠点を図面
に基づいて説明する。第1図は感光性ポリイミド
樹脂を層間絶縁層とした場合の従来の多層配線構
造の例を示す断面および平面図である。層間絶縁
層1においてスルーホール2を形成する場合には
フオトリソ工程によるわけであるが、その際該ス
ルーホール2の段差部分3は必要とする厚み以上
に盛り上がつてしまうことが避けられない。この
盛り上がりが鋭いために第2図に示すように上層
電極4を蒸着する際に、該上層電極4が該層間絶
縁層1の該段差部分3において断線してしまう。
あるいは第3図のように、蒸着時に断線しなくと
も該上層電極4をフオトリソ工程によつて形成す
る場合、該段差部分3におけるフオトレジスト層
7が薄いため該段差部分3において該上層電極4
がエツチング液によつて侵食され断線してしま
う。このように感光性ポリイミド樹脂を用いた場
合の従来の多層配線構造では、層間絶縁層の段差
部での鋭い盛り上がりに起因する上層電極の断線
が発生しやすい。
縁層として用いる場合、フオトリン工程によつて
層間絶縁層パターンを形成しスルーホールなどを
設けるが、その際層間絶縁層パターンの段差部が
必要とする層間絶縁層の厚み以上に盛り上がるた
め、上層電極形成時に段差部分で上層電極の断線
が生じやすいという欠点がある。この欠点を図面
に基づいて説明する。第1図は感光性ポリイミド
樹脂を層間絶縁層とした場合の従来の多層配線構
造の例を示す断面および平面図である。層間絶縁
層1においてスルーホール2を形成する場合には
フオトリソ工程によるわけであるが、その際該ス
ルーホール2の段差部分3は必要とする厚み以上
に盛り上がつてしまうことが避けられない。この
盛り上がりが鋭いために第2図に示すように上層
電極4を蒸着する際に、該上層電極4が該層間絶
縁層1の該段差部分3において断線してしまう。
あるいは第3図のように、蒸着時に断線しなくと
も該上層電極4をフオトリソ工程によつて形成す
る場合、該段差部分3におけるフオトレジスト層
7が薄いため該段差部分3において該上層電極4
がエツチング液によつて侵食され断線してしま
う。このように感光性ポリイミド樹脂を用いた場
合の従来の多層配線構造では、層間絶縁層の段差
部での鋭い盛り上がりに起因する上層電極の断線
が発生しやすい。
本発明はこのような層間絶縁層段差部分におけ
る上層電極の断線を防止することを目的としたも
のであり、段差部分下層に下層電極配線パターン
に加えて疑似電極を設けることを特徴としてい
る。この方法は第1図に示したように、感光性ポ
リイミド樹脂を用いた層間絶縁層が下層電極配線
パターンによる段差をそのまま反映して形成され
ることを積極的に利用するものである。
る上層電極の断線を防止することを目的としたも
のであり、段差部分下層に下層電極配線パターン
に加えて疑似電極を設けることを特徴としてい
る。この方法は第1図に示したように、感光性ポ
リイミド樹脂を用いた層間絶縁層が下層電極配線
パターンによる段差をそのまま反映して形成され
ることを積極的に利用するものである。
以下に本発明を図面に基づいて詳細に説明す
る。第4図および第5図は本発明の好適な応用例
を示す図である。第4図に示すようにスルーホー
ル2を介して上層電極4と導通する下層電極6に
隣接して疑似電極8を設ける。段差部分3におけ
る層間絶縁層1の盛り上がりはこの場合も避けら
れないが、同時に該擬似電極8による段差もある
ため該段差部分3は従来のような鋭い盛り上がり
をもたず、全体として該段差部分3を平担にする
ことができる。あるいは第5図に示すように該下
層電極6に隣接する下層電極5の、該スルーホー
ル2と平行な部分の幅を該スルーホール2の側に
広げることによつても同様の効果をもたせること
ができる。
る。第4図および第5図は本発明の好適な応用例
を示す図である。第4図に示すようにスルーホー
ル2を介して上層電極4と導通する下層電極6に
隣接して疑似電極8を設ける。段差部分3におけ
る層間絶縁層1の盛り上がりはこの場合も避けら
れないが、同時に該擬似電極8による段差もある
ため該段差部分3は従来のような鋭い盛り上がり
をもたず、全体として該段差部分3を平担にする
ことができる。あるいは第5図に示すように該下
層電極6に隣接する下層電極5の、該スルーホー
ル2と平行な部分の幅を該スルーホール2の側に
広げることによつても同様の効果をもたせること
ができる。
以上のように本発明によつて、層間絶縁層段差
部分における鋭い盛り上がりを下層に設けた疑似
電極による段差を利用して緩和することができ、
感光性ポリイミド樹脂を層間絶縁層として用いた
場合に生じやすい上層電極の層間絶縁層段差部分
における断線を防止することができる。
部分における鋭い盛り上がりを下層に設けた疑似
電極による段差を利用して緩和することができ、
感光性ポリイミド樹脂を層間絶縁層として用いた
場合に生じやすい上層電極の層間絶縁層段差部分
における断線を防止することができる。
第1図はポリイミド樹脂を層間絶縁層とする場
合の従来の多層配線構造の例を示す図、第2図お
よび第3図は従来の方法による欠点を示す図、第
4図および第5図は本発明の好適な応用例を示す
図である。 1……ポリイミド樹脂を用いた層間絶縁層、2
……スルーホール、3……層間絶縁層の段差部
分、4……上層電極、5……下層電極、6……ス
ルーホールのある下層電極、7……フオトレジス
ト層、8……擬似電極。
合の従来の多層配線構造の例を示す図、第2図お
よび第3図は従来の方法による欠点を示す図、第
4図および第5図は本発明の好適な応用例を示す
図である。 1……ポリイミド樹脂を用いた層間絶縁層、2
……スルーホール、3……層間絶縁層の段差部
分、4……上層電極、5……下層電極、6……ス
ルーホールのある下層電極、7……フオトレジス
ト層、8……擬似電極。
Claims (1)
- 1 下層電極配線パターンと、感光性ポリイミド
樹脂によつて形成された層間絶縁層と、上層電極
配線パターンとから成る多層配線構造において、
該層間絶縁層の段差部分の下層に該下層電極配線
パターンに加えて疑似電極を設けたことを特徴と
する多層配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10379383A JPS59228736A (ja) | 1983-06-10 | 1983-06-10 | 多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10379383A JPS59228736A (ja) | 1983-06-10 | 1983-06-10 | 多層配線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59228736A JPS59228736A (ja) | 1984-12-22 |
| JPH0337734B2 true JPH0337734B2 (ja) | 1991-06-06 |
Family
ID=14363274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10379383A Granted JPS59228736A (ja) | 1983-06-10 | 1983-06-10 | 多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59228736A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193454A (ja) * | 1985-02-20 | 1986-08-27 | Mitsubishi Electric Corp | 半導体装置 |
| JPH079937B2 (ja) * | 1987-07-07 | 1995-02-01 | 日本電気株式会社 | 半導体装置の配線構造 |
| JPH0543565U (ja) * | 1991-11-13 | 1993-06-11 | 三洋電機株式会社 | マルチビーム半導体レーザ装置 |
-
1983
- 1983-06-10 JP JP10379383A patent/JPS59228736A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59228736A (ja) | 1984-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08242077A (ja) | 多層プリント基板、多層プリント基板の製造方法 | |
| US5539227A (en) | Multi-layer wiring | |
| KR930014956A (ko) | 가용성 링크를 갖는 반도체 장치 제조방법 | |
| JP4299227B2 (ja) | 薄膜トランジスタアレイパネルの製造方法 | |
| JPH0337734B2 (ja) | ||
| KR100215842B1 (ko) | 반도체 장치의 배선구조 및 방법 | |
| US4962287A (en) | Flexible printed wire board | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPH0621235A (ja) | 半導体装置 | |
| KR100252884B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JPS6239823B2 (ja) | ||
| JPS5935165B2 (ja) | 多層薄膜コイルの製法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| KR100365743B1 (ko) | 반도체소자의콘택형성방법 | |
| KR100198635B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0179154B1 (ko) | 반도체 소자의 다층배선 및 형성방법 | |
| JPH06120215A (ja) | 半導体装置の製造方法 | |
| KR940005609B1 (ko) | 단차가 없는 도전층 패턴 제조방법 | |
| JP3256977B2 (ja) | 半導体装置 | |
| JPH04209525A (ja) | 多層配線のコンタクト構造 | |
| JPS5976447A (ja) | 多層配線方法 | |
| JPS6084898A (ja) | 多層配線方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 |