JPH0338779B2 - - Google Patents
Info
- Publication number
- JPH0338779B2 JPH0338779B2 JP57050802A JP5080282A JPH0338779B2 JP H0338779 B2 JPH0338779 B2 JP H0338779B2 JP 57050802 A JP57050802 A JP 57050802A JP 5080282 A JP5080282 A JP 5080282A JP H0338779 B2 JPH0338779 B2 JP H0338779B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- input
- data
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of AC or of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、各種の計測分野において用いられ、
単調変化するアナログ信号入力の最大または最小
値の微少変動を高速に検出するための最大・最小
検出回路に用いられるA/D変換回路に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention is used in various measurement fields,
The present invention relates to an A/D conversion circuit used in a maximum/minimum detection circuit for quickly detecting minute fluctuations in the maximum or minimum value of a monotonically changing analog signal input.
[発明の技術的背景]
この種の従来の最大・最小検出回路は第1図に
示すように構成されていた。すなわち、11はア
ナログ信号入力をA/D(アナログ/デジタル)
変換するA/D変換器であり、そのデジタルデー
タ出力はレジスタ12に導かれると共に、コンパ
レータ13の一方の入力Aとなる。このコンパレ
ータ13の他方の入力Bとしては前記レジスタ1
2のデータが導かれ、コンパレータ13は入力A
>入力Bと判定したときに比較出力パルスを発生
してアンドゲート14の一方入力とする。このア
ンドゲート14の他方の入力として、前記A/D
変換器11からA/D変換動作終了毎にEDCパ
ルスが導かれており、アンドゲート14は両入力
ともパルス入力があるときにパルス出力CPを発
生する。前記レジスタ12は、上記アンドゲート
14からのパルス出力CPが入力したときに前記
A/D変換器11からのデジタルデータを更新デ
ータとして格納し、このレジスタ12のデータ更
新毎に警報装置15が警報を発生するようになつ
ている。[Technical Background of the Invention] This type of conventional maximum/minimum detection circuit was constructed as shown in FIG. In other words, 11 is an analog signal input A/D (analog/digital)
It is an A/D converter that performs conversion, and its digital data output is guided to the register 12 and becomes one input A of the comparator 13. The other input B of this comparator 13 is the register 1
2 data is led, and comparator 13 inputs A
>When it is determined that the input is B, a comparison output pulse is generated and used as one input of the AND gate 14. As the other input of this AND gate 14, the A/D
An EDC pulse is led from the converter 11 every time an A/D conversion operation is completed, and the AND gate 14 generates a pulse output CP when both inputs have pulse inputs. The register 12 stores the digital data from the A/D converter 11 as update data when the pulse output CP from the AND gate 14 is input, and the alarm device 15 issues an alarm every time the data in the register 12 is updated. is starting to occur.
したがつて、上記最大・最小検出回路において
は、アナログ信号入力レベルが過去の最大値より
大きくなつたとき、コンパレータ13で入力A>
入力Bの判定がなされ、レジスタ12の格納デー
タ(過去の最大値)がこのときのA/D変換器1
1からのデジタルデータに更新され、警報装置1
5から警報が発生する。なお、コンパレータ13
の判定条件を入力A<入力Bとすれば、アナログ
信号入力の最小値のデジタルデータがレジスタ1
2に格納されるようになる。 Therefore, in the maximum/minimum detection circuit described above, when the analog signal input level becomes larger than the past maximum value, the comparator 13 detects the input A>
The input B is determined, and the data stored in the register 12 (the maximum value in the past) is stored in the A/D converter 1 at this time.
The alarm device 1 is updated to the digital data from 1.
An alarm is generated from 5. Note that the comparator 13
If the judgment condition is input A < input B, then the digital data of the minimum value of the analog signal input is in register 1.
It will be stored in 2.
すなわち、上記最大・最小検出回路によれば、
単調増加あるいは単調減少するアナログ信号の最
大値あるいは最小値の微少変動を迅速に検出して
警報を発生することができる。 That is, according to the maximum/minimum detection circuit described above,
An alarm can be generated by quickly detecting minute fluctuations in the maximum or minimum value of an analog signal that monotonically increases or decreases.
[背景技術の問題点]
ところで、前記A/D変換器11のデジタルデ
ータ出力には誤差が含まれるため、アナログ信号
入力の最大値あるいは最小値を正確に検出するこ
とができない。ここで、A/D変換器11の誤差
について考察する。A/D変換出力に含まれる誤
差は、A/D変換器11でのアナログ入力量を計
量する上での基準となるアナログ基準値AREFの誤
差によるものと見做すことができる。すなわち、
A/D変換出力のデジタル値に量子化誤差の他に
±1/2LSB(最小重みビツト)の非線性誤差が含
まれている場合、第2図に示すA/D変換特性に
おいてアナログ軸上で固定値(絶対値)であるは
ずのアナログ入力Aioが見掛け上A点←→B点間に
ばらつくように見える。これはアナログ基準電圧
が誤差を含み、この誤差を含んだ基準電圧AREFを
基準として真値を測定するからである。例えばデ
ジタル出力値に対するアナログ基準電圧の誤差が
例である場合、量子化誤差を除いたA/D変換器
11の誤差を零とするとき、アナログ基準電圧の
値をAREF1(V)とすれば
AREF1=Aio+b …(1)
となる。これに対して、アナログ基準電圧に誤差
を含んだA/D変換器11のアナログ基準電圧を
AREF2(V)とすれば
AREF2=Aio+a …(2)
となる。したがつて、誤差ΔAioは(1)、(2)式より
ΔAio=|AREF1−AREF2|=|b−a|…(3)
となる。[Problems with Background Art] Incidentally, since the digital data output of the A/D converter 11 includes errors, it is not possible to accurately detect the maximum value or minimum value of the analog signal input. Here, the error of the A/D converter 11 will be considered. The error included in the A/D conversion output can be considered to be due to the error in the analog reference value A REF , which is a reference for measuring the analog input amount in the A/D converter 11. That is,
If the digital value of the A/D conversion output includes a nonlinear error of ±1/2 LSB (least weight bit) in addition to the quantization error, the A/D conversion characteristics shown in Figure 2 on the analog axis The analog input Aio , which should be a fixed value (absolute value), appears to vary between points A←→B. This is because the analog reference voltage includes an error, and the true value is measured using the reference voltage A REF including this error as a reference. For example, in the case of an error in the analog reference voltage with respect to the digital output value, if the error of the A/D converter 11 excluding the quantization error is zero, then the value of the analog reference voltage is A REF1 (V). A REF1 = A io + b...(1). On the other hand, the analog reference voltage of the A/D converter 11 containing an error in the analog reference voltage is
If A REF2(V) , then A REF2 = A io + a (2). Therefore, the error ΔA io becomes ΔA io =|A REF1 −A REF2 |=|b−a| (3) from equations (1) and (2).
上述した(1)、(2)、(3)式の関係を図示すれば第3
図のようになり、この図からアナログ基準電圧の
値により同じアナログ入力量Aioに対してデジタ
ル変換値が違うことが分る。すなわち、基準電圧
の誤差が零のときにはアナログ入力Aioに対して
デジタル値がN−2(但しNは整数)となるのに、
基準電圧に誤差ΔAioがあるときにはアナログ入
力Aioに対してデジタル値がN−1となる。 To illustrate the relationship between equations (1), (2), and (3) above, the third
As shown in the figure, it can be seen that the digital conversion value for the same analog input amount A io differs depending on the value of the analog reference voltage. In other words, when the error in the reference voltage is zero, the digital value for the analog input Aio is N-2 (N is an integer).
When there is an error ΔA io in the reference voltage, the digital value becomes N-1 with respect to the analog input A io .
[発明の目的]
本発明は上記の事情に鑑みてなされたもので、
アナログ信号入力の最大値あるいは最小値を正確
に検出するのに適し、高精度のA/D変換出力を
得ることができるA/D変換回路を提供するもの
である。[Object of the invention] The present invention has been made in view of the above circumstances, and
The present invention provides an A/D conversion circuit that is suitable for accurately detecting the maximum value or minimum value of an analog signal input and is capable of obtaining a highly accurate A/D conversion output.
[発明の概要]
すなわち、本発明のA/D変換回路は、A/D
変換器へ第1回目の入力としてアナログ信号入力
導き、第2回目の入力として差動増幅器の出力を
導く。そして、A/D変換器の第1回目の入力時
のA/D変換出力データNを記憶し、このデータ
Nを前記A/D変換器より分解能が高いD/A変
換器の上位桁側入力とし、このD/A変換器の出
力とこのときのアナログ信号入力とを前記差動増
幅器に導く。そして、A/D変換器の第2回目の
入力時のA/D変換出力データMと前記記憶デー
タNとの所定演算によりアナログ信号入力のデジ
タル値を求める構成である。[Summary of the invention] That is, the A/D conversion circuit of the present invention
The first input to the converter is an analog signal input, and the second input is the output of the differential amplifier. Then, the A/D conversion output data N at the first input of the A/D converter is stored, and this data N is input to the upper digit side of a D/A converter having a higher resolution than the A/D converter. The output of this D/A converter and the analog signal input at this time are guided to the differential amplifier. The digital value of the analog signal input is determined by a predetermined calculation of the A/D conversion output data M at the second input of the A/D converter and the stored data N.
したがつて、D/A変換器による高精度の帰還
信号とアナログ信号入力との差を求めてA/D変
換器におけるアナログ基準電圧の誤差を出来る限
り零に近づけることが可能となり、アナログ信号
入力の真値に近いデジタル値が求まる。 Therefore, by finding the difference between the highly accurate feedback signal from the D/A converter and the analog signal input, it is possible to make the error in the analog reference voltage in the A/D converter as close to zero as possible, and the analog signal input A digital value close to the true value of is found.
[発明の実施例]
以下、図面を参照して本発明の一実施例を詳細
に説明する。第4図において、20はアナログ信
号入力が導かれる入力端子、21は上記アナログ
信号入力をA/D変換器22の入力端あるいは差
動増幅器23の一方の入力端(+)に導くための
第1の切換回路、24はD/A変換器25の出力
を上記差動増幅器23の他方の入力端(−)に導
くための第2の切換回路であり、上記差動増幅器
23の出力は前記A/D変換器22の入力端に導
かれている。26は上記A/D変換器22の出力
が入力する制御演算回路であり、これは前記第
1、第2の切換回路21,24へ所定の切換制御
信号を与えたり、入力値の記憶、演算、比較判
定、最大値あるいは最小値の保持を行なつたり、
前記D/A変換器25に高分解能のデジタル入力
を与えたり、警報装置27に警報信号を与えたり
するものである。[Embodiment of the Invention] Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. In FIG. 4, 20 is an input terminal to which an analog signal input is guided, and 21 is an input terminal for guiding the analog signal input to the input terminal of the A/D converter 22 or one input terminal (+) of the differential amplifier 23. 1 switching circuit, 24 is a second switching circuit for guiding the output of the D/A converter 25 to the other input terminal (-) of the differential amplifier 23, and the output of the differential amplifier 23 is connected to the It is led to the input end of the A/D converter 22. Reference numeral 26 denotes a control calculation circuit to which the output of the A/D converter 22 is input, which supplies a predetermined switching control signal to the first and second switching circuits 21 and 24, and stores and calculates input values. , perform comparison judgment, hold maximum or minimum value,
It provides a high-resolution digital input to the D/A converter 25 and provides an alarm signal to the alarm device 27.
なお、前記A/D変換器22は、nビツトたと
えば8ビツト出力であり、アナログ基準電圧AREF
がたとえば5.12V、非線性誤差(絶対誤差)がた
とえば±LSBのものであり、したがつてアナロ
グ基準電圧の誤差ΔAioの最大値ma
xは前式(3)から
ΔAio nax=|b−a|
=5120mV/28×{1LSB(量子化雑音)
+1LSB(絶対誤差)}
=5120mV/256×2LSB=40mV (4)
である。また、前記D/A変換器25は、前記
A/D変換器22に比べて高分解能、たとえば16
ビツト分解能のものであり、誤差が±1/2LSBの
ものである。 Note that the A/D converter 22 has an n-bit, for example, 8-bit output, and has an analog reference voltage A REF
is, for example, 5.12V, and the nonlinear error (absolute error) is, for example, ±LSB. Therefore, the maximum value max of the analog reference voltage error ΔA io is calculated from the previous equation (3) as ΔA io nax = |b− a| = 5120mV/2 8 × {1LSB (quantization noise) + 1LSB (absolute error)} = 5120mV/256 × 2LSB = 40mV (4). Further, the D/A converter 25 has a higher resolution than the A/D converter 22, for example, 16
It has a bit resolution and has an error of ±1/2 LSB.
次に、上記構成による第4図の動作を説明す
る。最初、制御演算回路25は、アナログ信号入
力を直接にA/D変換器22に入力させ、D/A
変換器25の出力を差動増幅器23に入力させな
いように第1、第2の切換回路21,24の動作
状態を制御し、このときのA/D変換器22の出
力(そのデジタル値をNとする)を記憶する。こ
の場合、A/D変換器22におけるアナログ基準
電圧ΔAioは前式(4)で示したように40mvである。
次に、制御演算回路26は、アナログ信号入力を
差動増幅器23に入力させ、またD/A変換器2
5の出力信号を差動増幅器23に入力させないよ
うに第1、第2の切換回路21,24の動作状態
を制御し、前述したように記憶したデータ(デジ
タル値N)を上位8ビツトとし、下位8ビツトに
「0」を付けて16ビツトのデジタルデータを発生
してD/A変換器25に出力する。このとき、差
動増幅器23では、上記D/A変換器25の高精
度のアナログ信号出力と信号入力端子20のアナ
ログ信号入力との差(A/D変換器22の1LSB
に相当する範囲にある)をとり、この差を28倍増
幅する。したがつて、このとき得られるA/D変
換器22の出力(そのデジタル値をMとする)
は、A/D変換器22の基準電圧の誤差
ΔAio naxを16ビツト分解能で求めたものとなる。
そして、制御演算回路26はこのときの入力デー
タを読み込み、前述した記憶データを用いて
N×28+M …(5)
の演算を行なう。この演算結果であるデジタル値
は、前記(4)のアナログ基準電圧の誤差ΔAio nax
を
ΔAio nax=40mV→40mV/28=156μV …(6)
まで近づけた場合に得られるA/D変換出力に相
当し、換言すれば16ビツト分解能で非線性誤差が
±1/2LSBのA/D変換器の出力に相当するもの
であつて高精度である。 Next, the operation of FIG. 4 with the above configuration will be explained. Initially, the control calculation circuit 25 inputs the analog signal input directly to the A/D converter 22, and the D/A
The operating states of the first and second switching circuits 21 and 24 are controlled so that the output of the converter 25 is not input to the differential amplifier 23, and the output of the A/D converter 22 at this time (its digital value is ) is memorized. In this case, the analog reference voltage ΔA io in the A/D converter 22 is 40 mv as shown in the previous equation (4).
Next, the control calculation circuit 26 inputs the analog signal input to the differential amplifier 23 and also inputs the analog signal input to the D/A converter 2.
The operating states of the first and second switching circuits 21 and 24 are controlled so that the output signal of No. 5 is not input to the differential amplifier 23, and the data (digital value N) stored as described above is set as the upper 8 bits. 16-bit digital data is generated by adding "0" to the lower 8 bits and output to the D/A converter 25. At this time, the differential amplifier 23 calculates the difference (1 LSB of the A/D converter 22) between the high precision analog signal output of the D/A converter 25 and the analog signal input of the signal input terminal 20.
) and amplify this difference by a factor of 28 . Therefore, the output of the A/D converter 22 obtained at this time (the digital value thereof is assumed to be M)
is the error ΔA io nax of the reference voltage of the A/D converter 22 determined with 16-bit resolution.
Then, the control calculation circuit 26 reads the input data at this time and performs the calculation of N×2 8 +M . . . (5) using the above-mentioned stored data. The digital value that is the result of this calculation is the error ΔA io nax of the analog reference voltage in (4) above.
It corresponds to the A/D conversion output obtained when approaching ΔA io nax = 40 mV → 40 mV / 2 8 = 156 μV (6), in other words, A with 16-bit resolution and nonlinear error of ±1/2LSB. It corresponds to the output of a /D converter and is highly accurate.
さらに、制御演算回路26は、上述したような
2回のA/D変換動作を繰り返し行なうように制
御し、前式(5)の演算(N×28+M)の終了毎にそ
の演算結果データが過去のたとえば最大値データ
(既に検出されて保持されている)より大きいか
否かを比較判定し、大きいときに最大値データを
今回得られた演算結果データにより更新して保持
すると共に警報信号を警報装置27へ出力する。
これによつて、最大値の更新毎に警報が発生す
る。 Further, the control calculation circuit 26 controls the A/D conversion operation to be repeated twice as described above, and receives the calculation result data every time the calculation (N×2 8 +M) of the above equation (5) is completed. is larger than, for example, past maximum value data (already detected and held), and if it is, the maximum value data is updated and held with the calculation result data obtained this time, and an alarm signal is sent. is output to the alarm device 27.
As a result, an alarm is generated every time the maximum value is updated.
上述したようなA/D変換回路によれば、D/
A変換器25により高精度の帰還を行なつてアナ
ログ信号入力との差を求めるようにしたので、
A/D変換器22におけるアナログ基準電圧の誤
差をできる限り零に近づけることができ、真値に
近いアナログ信号入力に対応するデジタル値を得
ることができる。したがつて、分解能が低い低価
格のA/D変換器22を用いても、最大値あるい
は最小値を正確に検出することができる。 According to the A/D conversion circuit as described above, the D/D
Since the A converter 25 performs high-precision feedback and calculates the difference with the analog signal input,
The error in the analog reference voltage in the A/D converter 22 can be made as close to zero as possible, and a digital value corresponding to the analog signal input close to the true value can be obtained. Therefore, even if an inexpensive A/D converter 22 with low resolution is used, the maximum value or minimum value can be detected accurately.
なお、警報装置27は警報発生の必要がない場
合には省略される。 Note that the alarm device 27 is omitted when there is no need to generate an alarm.
[発明の効果]
上述したように本発明のA/D変換回路によれ
ば、アナログ信号入力の最大値あるいは最小値を
正確に検出することができ、各種計測分野での使
用に好適である。[Effects of the Invention] As described above, the A/D conversion circuit of the present invention can accurately detect the maximum value or minimum value of an analog signal input, and is suitable for use in various measurement fields.
第1図は従来の最大・最小検出回路を示すブロ
ツク図、第2図及び第3図は第1図のA/D変換
器の動作説明のために示す特性図、第4図は本発
明に係るA/D変換回路の一実施例を示すブロツ
ク図である。
21,24…切換回路、22…A/D変換器、
23…差動増幅器、25…D/A変換器、26…
制御演算回路。
Fig. 1 is a block diagram showing a conventional maximum/minimum detection circuit, Figs. 2 and 3 are characteristic diagrams shown to explain the operation of the A/D converter shown in Fig. 1, and Fig. 4 is a block diagram showing a conventional maximum/minimum detection circuit. FIG. 2 is a block diagram showing one embodiment of such an A/D conversion circuit. 21, 24...Switching circuit, 22...A/D converter,
23...Differential amplifier, 25...D/A converter, 26...
Control calculation circuit.
Claims (1)
器より分解能率が高いmビツト(m>n)のD/
A変換器と、前記A/D変換器への入力信号を切
換制御する切換制御手段と、この手段により前記
A/D変換器へ第1回目の入力としてアナログ信
号入力が導かれたときのA/D変換出力データN
を記憶する記憶手段と、同じく上記データNを前
記D/A変換器の上位桁側入力として与えると共
に、その下位桁側入力に所定値のデータを与える
手段と、上記D/A変換器のアナログ信号出力と
アナログ信号入力との差をとつて所定倍増幅する
差動増幅器と、この差動増幅器の出力信号が前記
切換制御手段により前記A/D変換器へ第2回目
の入力として導かれたときのA/D変換出力デー
タMおよび前記記憶手段の記憶データNとを用い
て(N×2n+M)なる演算を行なう演算手段とを
具備することを特徴とするA/D変換回路。1 n-bit A/D converter and m-bit (m>n) D/D converter with higher resolution than this A/D converter.
an A converter, a switching control means for controlling switching of an input signal to the A/D converter, and an A converter when an analog signal input is led to the A/D converter as a first input by the means; /D conversion output data N
storage means for storing the above data N, means for similarly providing the data N as an input on the upper digit side of the D/A converter, and means for providing data of a predetermined value on the input on the lower digit side thereof; and an analogue of the D/A converter. a differential amplifier that takes the difference between a signal output and an analog signal input and amplifies it by a predetermined time; and an output signal of this differential amplifier is guided as a second input to the A/D converter by the switching control means. an A/D conversion circuit comprising: arithmetic means for performing an arithmetic operation of (N×2 n +M) using A/D conversion output data M at the time and data N stored in the storage means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5080282A JPS58167971A (en) | 1982-03-29 | 1982-03-29 | Digital type maximum/minimum detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5080282A JPS58167971A (en) | 1982-03-29 | 1982-03-29 | Digital type maximum/minimum detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58167971A JPS58167971A (en) | 1983-10-04 |
| JPH0338779B2 true JPH0338779B2 (en) | 1991-06-11 |
Family
ID=12868902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5080282A Granted JPS58167971A (en) | 1982-03-29 | 1982-03-29 | Digital type maximum/minimum detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58167971A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193837U (en) * | 1987-12-11 | 1989-06-20 | ||
| US5675336A (en) * | 1996-02-15 | 1997-10-07 | General Electric Company | Analog memory unit |
| CN106771460B (en) * | 2017-01-16 | 2023-03-31 | 佛山科学技术学院 | High-resolution measurement conversion circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619227A (en) * | 1979-07-25 | 1981-02-23 | Hitachi Ltd | A/d converter |
-
1982
- 1982-03-29 JP JP5080282A patent/JPS58167971A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58167971A (en) | 1983-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI70485C (en) | MAETNINGSFOERFARANDE FOER IMPEDANSER SAERSKILT SMAO CAPACITANSER VID VILKET MAN ANVAENDER EN ELLER FLERA REFERENSER | |
| US4315254A (en) | Self-compensating A-D converter | |
| US4357600A (en) | Multislope converter and conversion technique | |
| US4940982A (en) | High speed integrating analog-to-digital converter | |
| JPS5873231A (en) | Analog-to-digital converter | |
| US3697870A (en) | Digitally nulled magnetic detection system | |
| JP2924373B2 (en) | A / D conversion circuit | |
| JPH0345581B2 (en) | ||
| US5173698A (en) | Flash analog-to-digital converter with integrating input stage | |
| JPH0338779B2 (en) | ||
| KR880003485A (en) | Periodic D / A Converter with Error Detection and Calibration System | |
| US5477471A (en) | Method of compensating for power supply variation in a sensor output | |
| US11038517B1 (en) | Multiplying digital-to-analog converter (MDAC) with nonlinear calibration | |
| JPS5913418A (en) | Signal processor | |
| JPS5817407B2 (en) | Zero adjustment device | |
| JPS5914929B2 (en) | Digital to analog converter | |
| SU1830463A1 (en) | Measuring transducer for tensor resister weight measuring devices | |
| JPS6041311A (en) | Amplifier device with automatic correcting function | |
| JPS62165281A (en) | Integration circuit | |
| JPH0537248Y2 (en) | ||
| JP2869910B2 (en) | Magnetic sensor device | |
| RU2179320C2 (en) | Integrated-circuit converter | |
| JPH0797048B2 (en) | Digital temperature detector | |
| JP2979656B2 (en) | Clamp circuit | |
| JPH0514201A (en) | A/d converter |