JPH0340415B2 - - Google Patents
Info
- Publication number
- JPH0340415B2 JPH0340415B2 JP59206633A JP20663384A JPH0340415B2 JP H0340415 B2 JPH0340415 B2 JP H0340415B2 JP 59206633 A JP59206633 A JP 59206633A JP 20663384 A JP20663384 A JP 20663384A JP H0340415 B2 JPH0340415 B2 JP H0340415B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- parity
- code
- received
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 claims description 38
- 230000006835 compression Effects 0.000 claims description 24
- 238000007906 compression Methods 0.000 claims description 24
- 238000004891 communication Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000003672 processing method Methods 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 101100433464 African swine fever virus (strain Badajoz 1971 Vero-adapted) BA71V-013 gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ通信システムの通信制御装置
に係り、特にパリテイ制御および文字圧縮を行な
うときの文字処理方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a communication control device for a data communication system, and particularly to a character processing method when performing parity control and character compression.
データ通信において、通信制御装置は、一般
に、パリテイ制御及び文字圧縮を行なうことによ
つて送受信文字を処理している。
In data communications, communication control devices generally process transmitted and received characters by performing parity control and character compression.
ここでパリテイ制御とは、送信の場合には中央
処理装置（CPU）から転送されたデータにパリ
テイビツトをつけ、受信の場合には、回線から受
けたデータのパリテイチエツクを行なうことであ
る。従来のパリテイビツト生成は、CPUから転
送されたデータをパリテイビツト生成用のテーブ
ルで索引して求めていた。またパリテイチエツク
については、回線から受けたデータをパリテイチ
エツク用のテーブルで索引することにより行なつ
ていた。 Here, parity control means adding a parity bit to data transferred from the central processing unit (CPU) in the case of transmission, and performing a parity check on the data received from the line in the case of reception. Conventional parity bit generation was performed by indexing data transferred from the CPU using a parity bit generation table. Parity checks were performed by indexing the data received from the line in a parity check table.
一方、文字圧縮とは、文字圧縮コードを、通
常、伝送制御文字に数種、メツセージに用いる一
般文字に１種割り当てることにより、マイクロプ
ログラム制御方式等で制御動作が実行される文字
処理部内で用いる文字コードのビツト数を少なく
することである。これは、文字圧縮テーブルを索
引することから求めていた。 On the other hand, character compression means that character compression codes are usually assigned to several types of transmission control characters and one type to general characters used for messages, and are used in character processing units where control operations are executed using microprogram control methods. The goal is to reduce the number of bits in the character code. This was obtained by indexing the character compression table.
以上のように、従来は、パリテイビツト生成、
パリテイビツトのチエツク及び文字圧縮を行なう
ためにそれぞれ別のテーブルを用意していた。 As mentioned above, conventionally, parity bit generation,
Separate tables were prepared for parity bit checking and character compression.
従来方式では、複数のテーブルを用意していた
ため、パリテイビツト生成／パリテイビツトチエ
ツク動作と圧縮文字とが、順次動作となり、文字
処理のために時間がかかるという問題点を有して
いた。
In the conventional method, since a plurality of tables are prepared, the parity bit generation/parity bit check operation and the compressed character operation are performed sequentially, resulting in a problem that character processing takes time.
上記問題点を解決するために本発明は、中央処
理装置と通信回線の間に位置し、中央処理装置と
通信回線の間の文字データの送受を制御する通信
制御装置において、索引対象文字のパリテイコー
ド形式を示す情報を保持するパリテイフラグ部と
該索引対象文字に対応する文字圧縮コードを保持
する文字圧縮コード部の対からなる文字処理テー
ブルを設け、上記中央処理装置から転送された文
字により上記文字処理コードテーブルを索引する
ときは当該転送文字が偶数パリテイコードか奇数
パリテイコードかを上記パリテイフラグ部の内容
により判断して所要のパリテイビツトを生成し、
また上記通信回線から受信した文字により上記文
字処理コードテーブルを索引するときは当該受信
文字が偶数パリテイコードか奇数パリテイコード
かを上記パリテイフラグ部の内容により判断して
当該受信文字のパリテイビツトのチエツクを行な
い、さらに上記中央処理装置からの転送文字およ
び上記通信回線からの受信文字に対応する上記文
字圧縮コードを上記パリテイフラグ部の内容と同
時に得るように構成したことを特徴とする。
In order to solve the above problems, the present invention provides a communication control device that is located between a central processing unit and a communication line and controls the transmission and reception of character data between the central processing unit and the communication line. A character processing table consisting of a pair of a parity flag section that holds information indicating a parity code format and a character compression code section that holds a character compression code corresponding to the index target character is provided, and the When indexing the character processing code table, determine whether the transfer character is an even parity code or an odd parity code based on the contents of the parity flag section, and generate the required parity bit.
Also, when indexing the character processing code table using characters received from the communication line, it is determined whether the received character is an even parity code or an odd parity code based on the contents of the parity flag section, and the parity bit of the received character is checked. The present invention is characterized in that the character compression code corresponding to the characters transferred from the central processing unit and the characters received from the communication line is obtained at the same time as the contents of the parity flag section.
本発明はパリテイ制御および文字圧縮をひとつ
のテーブルを使用して同時に行なうことにより、
文字処理時間の短縮を計るものである。
The present invention simultaneously performs parity control and character compression using one table.
This is intended to reduce character processing time.
第１図は本発明による１実施例の通信制御装置
の要部ブロツク図であり、図中、１は文字処理コ
ードテーブル、２はアドレスデコーダ、３はパリ
テイフラグ読出レジスタ、４は文字圧縮コード読
出レジスタ、５は送信受信判定部、６はパリテイ
生成部、７はパリテイチエツク部である。
FIG. 1 is a block diagram of main parts of a communication control device according to an embodiment of the present invention, in which 1 is a character processing code table, 2 is an address decoder, 3 is a parity flag read register, and 4 is a character compression code read register. , 5 is a transmission/reception determination section, 6 is a parity generation section, and 7 is a parity check section.
文字処理コードテーブル１に格納されている文
字処理コードは４ビツト（b0〜b3）からなり、b0
はパリテイフラグ、b1〜b3の３ビツトは文字圧縮
コードを示している。 The character processing code stored in the character processing code table 1 consists of 4 bits (b 0 to b 3 ), and b 0
is a parity flag, and 3 bits b1 to b3 indicate a character compression code.
パリテイフラグは、文字が偶数パリテイコード
ならば‘0'、奇数パリテイコードならば‘1'がセ
ツトされている。例えば、文字がＸ‘00'なら‘
0'、Ｘ‘80'なら‘1'である。文字圧縮コードは、
送信時に時間保障を行なう文字や受信時の終結条
件となる文字等を分類するためのコードがセツト
されている。 The parity flag is set to '0' if the character has an even parity code, and '1' if the character has an odd parity code. For example, if the character is X'00'
0', X'80' is '1'. The character compression code is
Codes are set for classifying characters that guarantee time during transmission, characters that serve as termination conditions during reception, etc.
例えばSTX（Ｘ‘02'又はＸ‘82'）なら‘001'、
CR（Ｘ‘OD'又はＸ‘8D'）なら‘011'である。 For example, '001' for STX (X'02' or X'82'),
CR (X'OD' or X'8D') is '011'.
次に、パリテイ制御及び文字圧縮をどのように
行なうかを説明する。 Next, how to perform parity control and character compression will be explained.
(1) パリテイビツトの生成
パリテイビツト生成なしの場合は以下の処理
は何も行なわない。(1) Generation of parity bits If no parity bits are generated, the following processing is not performed.
(a) 偶数パリテイの場合
CPUから転送された文字（８ビツト）は、
文字処理コードテーブル１を索引することに
より文字処理コードに変換される。パリテイ
生成部６では、文字処理コードの中のパリテ
イフラグが‘1'であればCPUから転送された
文字は奇数パリテイコードなのでパリテイビ
ツトを反転して偶数パリテイコードにする。 (a) In the case of even parity, the characters (8 bits) transferred from the CPU are
It is converted into a character processing code by indexing the character processing code table 1. In the parity generation unit 6, if the parity flag in the character processing code is '1', the character transferred from the CPU has an odd parity code, so the parity bit is inverted to make it an even parity code.
パリテイフラグが‘0'であれば、CPUから
転送された文字は偶数パリテイコードなので
そのままでよい。 If the parity flag is '0', the character transferred from the CPU has an even parity code, so it can be left as is.
(b) 奇数パリテイの場合
CPUから転送された文字は文字処理コー
ドテーブル１を索引することにより文字処理
コードに変換される。パリテイ生成部６で
は、文字処理コード中のパリテイフラグが‘
0'であれば、CPUから転送された文字は偶数
パリテイコードなのでパリテイビツトを反転
して奇数パリテイコードにする。パリテイフ
ラグが‘1'であれば、CPUから転送された文
字は奇数パリテイコードなのでそのままでよ
い。 (b) In the case of odd parity Characters transferred from the CPU are converted into character processing codes by indexing character processing code table 1. In the parity generation unit 6, the parity flag in the character processing code is '
If it is 0', the character transferred from the CPU has an even parity code, so the parity bit is inverted to make it an odd parity code. If the parity flag is '1', the character transferred from the CPU has an odd parity code, so it can be left as is.
(c) パリテイビツト“０”固定の場合パリテイ
生成部６では、CPUから転送された文字の
パリテイビツトを‘0'にする。 (c) When the parity bit is fixed at "0" The parity generation unit 6 sets the parity bit of the character transferred from the CPU to "0".
(d) パリテイコード“１”固定の場合
パリテイ生成部６では、CPUから転送さ
れた文字のパリテイビツト‘1'にする。 (d) When the parity code is fixed at "1" The parity generation unit 6 sets the parity bit of the character transferred from the CPU to "1".
(2) パリテイビツトのチエツク
パリテイチエツクなしの場合は以下の処理は
何も行なわない。(2) Parity bit check If there is no parity check, the following processing is not performed.
(a) 偶数パリテイの場合
回線から受信した文字（８ビツト）は文字
処理コードテーブル１を索引することにより
文字処理コードに変換される。パリテイチエ
ツク部７では、文字処理コードの中のパリテ
イフラグが‘1'ならばパリテイエラーとす
る。 (a) In the case of even parity Characters (8 bits) received from the line are converted to character processing codes by indexing character processing code table 1. In the parity check section 7, if the parity flag in the character processing code is '1', it is determined as a parity error.
(b) 奇数パリテイの場合
回線から受信した文字は文字処理コードテ
ーブル１を索引することにより文字処理コー
ドに変換される。パリテイチエツク部７で
は、文字処理コードの中のパリテイフラグが
‘0'ならばパリテイエラーとする。 (b) In case of odd parity Characters received from the line are converted to character processing codes by indexing character processing code table 1. In the parity check section 7, if the parity flag in the character processing code is '0', it is determined as a parity error.
(c) パリテイビツト‘0'固定の場合
パリテイチエツク部７では、回線から受信
した文字のパリテイビツトが‘1'ならばパリ
テイエラーとする。 (c) When the parity bit is fixed at '0' If the parity bit of the character received from the line is '1', the parity check section 7 determines that it is a parity error.
(d) パリテイビツト‘1'固定の場合
パリテイ生成部７では、回線から受信した
文字のパリテイビツトが‘0'ならばパリテイ
エラーとする。 (d) When the parity bit is fixed at '1' If the parity bit of the character received from the line is '0', the parity generation unit 7 determines that it is a parity error.
(3) 文字圧縮
CPUから転送された文字、又は回線から受
信した文字は文字処理コードテーブル１を索引
することにより文字処理コードに変換される。
文字処理圧縮コードの右３ビツトが文字圧縮コ
ードとなる。文字圧縮コードは、例えば第２図
に示すように割り当てることができる。これに
より、文字がＸ‘02'でもＸ‘82'でも同じ文字
圧縮コード（‘001'でSTXを表わす）になる。(3) Character compression Characters transferred from the CPU or received from the line are converted into character processing codes by indexing the character processing code table 1.
The right three bits of the character processing compression code become the character compression code. Character compression codes can be assigned, for example, as shown in FIG. As a result, whether the character is X'02' or X'82', the same character compression code ('001' represents STX) is used.
以上説明したように本発明によればパリテイビ
ツトの種類（偶数パリテイ／奇数パリテイ／
“０”固定／“１”固定／生成なし）にもかかわ
らず、パリテイ制御（パリテイビツトの生成又は
パリテイビツトのチエツク）及び文字圧縮をひと
つのテーブルを１回索引するだけで同時に行なう
ことができる効果がある。また、CPUから転送
されるデータのパリテイビツトが‘0'か‘1'かに
かかわらずパリテイ生成することができるので、
CPUのデータ形式に左右されないという効果が
ある。
As explained above, according to the present invention, the types of parity bits (even parity/odd parity/
(Fixed to “0”/Fixed to “1”/No generation), parity control (parity bit generation or parity bit check) and character compression can be performed simultaneously by indexing one table once. be. Also, since parity can be generated regardless of whether the parity bit of data transferred from the CPU is '0' or '1',
This has the effect of not being affected by the data format of the CPU.
第１図は本発明による１実施例の通信制御装置
の要部ブロツク図、第２図は文字圧縮コードの割
当て例を示す図である。
第１図において、１は文字処理コードテーブ
ル、６はパリテイ生成部、７はパリテイチエツク
部である。
FIG. 1 is a block diagram of a main part of a communication control device according to an embodiment of the present invention, and FIG. 2 is a diagram showing an example of assignment of character compression codes. In FIG. 1, 1 is a character processing code table, 6 is a parity generation section, and 7 is a parity check section.
Claims (1)
処理装置と通信回線の間の文字データの送受を制
御する通信制御装置において、索引対象文字のパ
リテイコード形式を示す情報を保持するパリテイ
フラグ部と該索引対象文字に対応する文字圧縮コ
ードを保持する文字圧縮コード部の対からなる文
字処理テーブルを設け、上記中央処理装置から転
送された文字により上記文字処理コードテーブル
を索引するときは当該転送文字が偶数パリテイコ
ードか奇数パリテイコードかを上記パリテイフラ
グ部の内容により判断して所要のパリテイビツト
を生成し、また上記通信回線から受信した文字に
より上記文字処理コードテーブルを索引するとき
は当該受信文字が偶数パリテイコードか奇数パリ
テイコードかを上記パリテイフラグ部の内容によ
り判断して当該受信文字のパリテイビツトのチエ
ツクを行ない、さらに上記中央処理装置からの転
送文字および上記通信回線からの受信文字に対応
する上記文字圧縮コードを上記パリテイフラグ部
の内容と同時に得るように構成したことを特徴と
する文字処理方式。1. A parity flag section that holds information indicating the parity code format of index target characters in a communication control device that is located between the central processing unit and the communication line and controls the transmission and reception of character data between the central processing unit and the communication line. A character processing table consisting of a pair of a character processing code section and a character compression code section holding a character compression code corresponding to the index target character is provided, and when the character processing code table is indexed by characters transferred from the central processing unit, the transfer It determines whether a character is an even parity code or an odd parity code based on the contents of the parity flag section and generates the required parity bit, and when indexing the character processing code table using the character received from the communication line, the received parity code is It determines whether a character has an even parity code or an odd parity code based on the contents of the parity flag section, checks the parity bit of the received character, and then checks the parity bit of the received character. A character processing method characterized in that the corresponding character compression code is obtained at the same time as the content of the parity flag section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206633A JPS61112263A (en) | 1984-10-02 | 1984-10-02 | Character processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206633A JPS61112263A (en) | 1984-10-02 | 1984-10-02 | Character processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61112263A JPS61112263A (en) | 1986-05-30 |
| JPH0340415B2 true JPH0340415B2 (en) | 1991-06-18 |
Family
ID=16526594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206633A Granted JPS61112263A (en) | 1984-10-02 | 1984-10-02 | Character processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61112263A (en) |
-
1984
- 1984-10-02 JP JP59206633A patent/JPS61112263A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61112263A (en) | 1986-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1195751A (en) | Apparatus for routing data between low order terminals and high order communications | |
| US4769818A (en) | Method and apparatus for coding digital data to permit correction of one or two incorrect data packets (bytes) | |
| JPS5810236A (en) | Interface circuit | |
| MY101952A (en) | Method of communications between register-modelled radio devices. | |
| JPH03154445A (en) | Frame decoder | |
| GB1580570A (en) | Coding or decoding apparatus | |
| US5996113A (en) | Method and apparatus for generating digital checksum signatures for alteration detection and version confirmation | |
| JPS5644946A (en) | Code error correction and detection system | |
| JPH0340415B2 (en) | ||
| JPH0444156A (en) | Transfer data generation device | |
| JPS6158041A (en) | Microinstruction execution control method | |
| JPH021650A (en) | Data transmission system | |
| JP2755410B2 (en) | Method and apparatus for transmitting and receiving multiple messages | |
| JPS60140960A (en) | Data transmission system | |
| SU693364A1 (en) | Device for interfacing with main | |
| JPH0313038A (en) | Asynchronous serial data transmitter | |
| JPS63232545A (en) | Line adapter | |
| CN115617727A (en) | Serial port baud rate calibration method and system | |
| JPS6191755A (en) | Data transmission control system | |
| JPH01250123A (en) | Character data processor | |
| JPS5829537B2 (en) | Tsuushinseigiyosouchiniokeru Cord Hen Kanboshiki | |
| JPS5829025B2 (en) | Data transfer control circuit | |
| JPH01158554A (en) | Data processing system providing dma device | |
| JPS6159944A (en) | Sequence number check system | |
| JPH02301239A (en) | How to receive data |