Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH034096B2 - - Google Patents
[go: Go Back, main page]

JPH034096B2 - - Google Patents

Info

Publication number
JPH034096B2
JPH034096B2 JP12658583A JP12658583A JPH034096B2 JP H034096 B2 JPH034096 B2 JP H034096B2 JP 12658583 A JP12658583 A JP 12658583A JP 12658583 A JP12658583 A JP 12658583A JP H034096 B2 JPH034096 B2 JP H034096B2
Authority
JP
Japan
Prior art keywords
converter
span
voltage
output
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12658583A
Other languages
Japanese (ja)
Other versions
JPS6018726A (en
Inventor
Kazufumi Naito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ishida Scales Manufacturing Co Ltd
Original Assignee
Ishida Scales Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ishida Scales Manufacturing Co Ltd filed Critical Ishida Scales Manufacturing Co Ltd
Priority to JP12658583A priority Critical patent/JPS6018726A/en
Priority to EP84304663A priority patent/EP0131461B1/en
Priority to US06/628,305 priority patent/US4545445A/en
Priority to DE8484304663T priority patent/DE3480025D1/en
Priority to AU30347/84A priority patent/AU564417B2/en
Publication of JPS6018726A publication Critical patent/JPS6018726A/en
Publication of JPH034096B2 publication Critical patent/JPH034096B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01GWEIGHING
    • G01G23/00Auxiliary devices for weighing apparatus
    • G01G23/01Testing or calibrating of weighing apparatus
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01GWEIGHING
    • G01G23/00Auxiliary devices for weighing apparatus
    • G01G23/18Indicating devices, e.g. for remote indication; Recording devices; Scales, e.g. graduated
    • G01G23/36Indicating the weight by electrical means, e.g. using photoelectric cells
    • G01G23/37Indicating the weight by electrical means, e.g. using photoelectric cells involving digital counting
    • G01G23/3707Indicating the weight by electrical means, e.g. using photoelectric cells involving digital counting using a microprocessor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> この発明は、電子秤のスパン調整回路の改良に
関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to an improvement in a span adjustment circuit for an electronic scale.

<従来技術> 第1図は、従来の電子秤におけるスパン調整回
路の一例を示したものである。
<Prior Art> FIG. 1 shows an example of a span adjustment circuit in a conventional electronic scale.

この図において、Aはロードセルからなる重量
センサ、Bは当該センサAの出力電圧を増幅する
アンプ回路、R1,R2はアンプ回路Bの出力電
圧を分圧する分圧抵抗、Cは二重積分型A/D変
換器、Vrはその入力端が分圧抵抗R1と並列接
続され、その出力端が上記A/D変換器の入力端
と接続された可変抵抗器である。
In this figure, A is a weight sensor consisting of a load cell, B is an amplifier circuit that amplifies the output voltage of sensor A, R1 and R2 are voltage dividing resistors that divide the output voltage of amplifier circuit B, and C is a double integration type A. The /D converter Vr is a variable resistor whose input end is connected in parallel with the voltage dividing resistor R1, and whose output end is connected to the input end of the A/D converter.

そして、この可変抵抗器Vrの抵抗値は、分圧
抵抗R1のそれよりも極めて大きな値に選定され
て、分圧抵抗R1との合成抵抗において、可変抵
抗器Vrの抵抗値変化が低減されるように図られ
ている。また上記A/D変換器Cの基準電圧入力
端には、重量センサAとのトラツキングを図るた
め、重量センサAに印加される電圧(V1+V2)
が、分圧抵抗R3,Rr,R4で適宜に分圧され
て入力されるように構成されている。そして秤の
スパン調整は、この可変抵抗器Vrの操作で行う
ようにされている。
The resistance value of this variable resistor Vr is selected to be much larger than that of the voltage dividing resistor R1, so that the change in resistance value of the variable resistor Vr is reduced in the combined resistance with the voltage dividing resistor R1. It is designed as follows. In addition, the reference voltage input terminal of the A/D converter C has a voltage (V1+V2) applied to the weight sensor A for tracking with the weight sensor A.
is appropriately divided by voltage dividing resistors R3, Rr, and R4 and inputted. The span of the scale is adjusted by operating the variable resistor Vr.

ところが、周知のように、可変抵抗器Vrの抵
抗値は、振動、温度変化、経年変化等によつて変
化する虞があるので、図示のように可変抵抗器
Vrの抵抗値変化を低減する回路構成であつても、
抵抗値の変化によつて秤のスパンが変化すること
がある。このようなスパン変化を許容範囲内に納
めるには、可変抵抗器Vrで調整できる範囲を小
さくして、可変抵抗器Vrの抵抗変化による影響
を無視し得るようにすれば良い。しかし、重量セ
ンサAの定格出力電圧にはかなりのばらつきがあ
るので、可変抵抗器Vrの可変範囲を小さくする
と、秤のスパン調整が不可能となる場合が生じ
る。
However, as is well known, the resistance value of the variable resistor Vr may change due to vibration, temperature change, aging, etc.
Even if the circuit configuration reduces the resistance value change of Vr,
Changes in resistance may change the span of the scale. In order to keep such a span change within an allowable range, the range that can be adjusted by the variable resistor Vr may be made small so that the influence of the resistance change of the variable resistor Vr can be ignored. However, since there are considerable variations in the rated output voltage of the weight sensor A, reducing the variable range of the variable resistor Vr may make it impossible to adjust the span of the scale.

このため、従来では重量センサAの出力電圧に
応じてA/D変換器Cの基準電圧を加減し、これ
により、秤のスパン変化を許容範囲内に納めるよ
うにしていた。
For this reason, in the past, the reference voltage of the A/D converter C was adjusted in accordance with the output voltage of the weight sensor A, thereby keeping the span change of the scale within an allowable range.

しかし、このような基準電圧の加減は、分圧抵
抗R3,Rr,R4の選択と半田による取付、取
替作業を必要とするので、作業能率が極めて悪く
なり、これがために製造コストを高騰させてい
た。
However, such adjustment of the reference voltage requires the selection of voltage dividing resistors R3, Rr, and R4, and installation and replacement work by soldering, which results in extremely poor work efficiency and increases manufacturing costs. was.

<発明の目的> この発明はこのような問題に鑑みてなされたも
ので、前述のような分圧比の加減を必要とせず、
したがつて、半田による取付作業を省くことがで
き、またスパンの調整操作も極めて容易な電子秤
を提供することを目的とする。
<Object of the invention> This invention was made in view of such problems, and does not require adjustment of the partial pressure ratio as described above.
Therefore, it is an object of the present invention to provide an electronic scale that can eliminate the installation work by soldering and also allows the span adjustment operation to be extremely easy.

<発明の構成> この発明は、上記目的を達成するため、次のよ
うに構成したことを特徴とする。
<Structure of the Invention> In order to achieve the above object, the present invention is characterized by the following structure.

即ち、重量信号をデジタル値に変換する二重積
分型A/D変換器の一次積分時間をソフト・タイ
マで制御するようにするとともに、そのソフト・
タイマの動作時間をデイツプスイツチ等で段階的
に切り換えるようにして、重量センサの出力電圧
のばらつきは、このデイツプスイツチで調整する
ようにする。そして、スパンの微調整は、上記
A/D変換器の基準電圧若しくは入力電圧を可変
するようにした可変抵抗器で行う。これにより、
重量センサの出力電圧のばらつきに対処すること
ができるとともに、可変抵抗器の可変範囲を非常
に小さくすることができる。
That is, the primary integration time of the double integration type A/D converter that converts the weight signal into a digital value is controlled by a software timer, and the software
The operating time of the timer is changed in stages using a dip switch or the like, and variations in the output voltage of the weight sensor are adjusted using the dip switch. Fine adjustment of the span is performed using a variable resistor that varies the reference voltage or input voltage of the A/D converter. This results in
Variations in the output voltage of the weight sensor can be dealt with, and the variable range of the variable resistor can be made very small.

<実施例の構成> 以下、この発明の実施例を図面に基づいて説明
する。
<Configuration of Embodiment> Embodiments of the present invention will be described below based on the drawings.

第2図は、この発明の一実施例の主要部を示す
ブロツク図である。この図において、Aはロード
セルからなる重量センサ、Bは当該センサAの出
力信号を増幅するアンプ回路、C1はデイスクリ
ートに構成した二重積分型A/D変換器である。
FIG. 2 is a block diagram showing the main parts of an embodiment of the present invention. In this figure, A is a weight sensor consisting of a load cell, B is an amplifier circuit that amplifies the output signal of the sensor A, and C1 is a discrete double integration type A/D converter.

この二重積分型A/D変換器C1は、アナログ
スイツチ1と、積分器2と、比較器3と、カウン
タ4と、上記アナログスイツチ1を制御する
CPU5とから構成される。
This double integration type A/D converter C1 controls an analog switch 1, an integrator 2, a comparator 3, a counter 4, and the analog switch 1.
It consists of CPU5.

アナログスイツチ1は、基準電圧(Vref)、ア
ンプ出力電圧(アナログ信号)、接地電圧をそれ
ぞれ選択的に積分器2に入力するように構成され
ており、またそのスイツチの切り換えは、CPU
5からの切り換え指令Saと、比較器3からのカ
ウントストツプ信号Sbとによつて制御されるよ
うに構成されている。即ち、比較器3からカウン
トストツプ信号Sbが出力されると、アナログス
イツチ1の接点がc端子に切り換わつて積分器2
のオフセツト補正が行われ、CPU5から切り換
え指令Saが出力されると、今度は上記スイツチ
1の接点がa端子に切り換わつてアナログ信号の
積分が開始される。そして、CPU5から次の切
り換え指令Saが出力されると、今度は上記接点
がb端子に切り換わつて、それまでのアナログ信
号の積分から基準電圧(Vref)による逆積分に
切り換わる。そして、積分器2の出力電圧が当初
の積分開始電圧になると、比較器3からはカウン
トストツプ信号Sbが出力され、これにより上記
接点がc端子に切り換わつて、次の切り換え指令
Saが出力されるまでの間、上記積分器2のオフ
セツト補正が行われる。
The analog switch 1 is configured to selectively input the reference voltage (Vref), amplifier output voltage (analog signal), and ground voltage to the integrator 2, and the switching of the switch is controlled by the CPU.
5 and a count stop signal Sb from the comparator 3. That is, when the count stop signal Sb is output from the comparator 3, the contact point of the analog switch 1 is switched to the c terminal, and the integrator 2
When the offset correction is performed and the switching command Sa is output from the CPU 5, the contact point of the switch 1 is switched to the a terminal, and the integration of the analog signal is started. When the next switching command Sa is output from the CPU 5, the contact point is switched to the b terminal, and the integration of the analog signal is switched to the inverse integration using the reference voltage (Vref). When the output voltage of the integrator 2 reaches the initial integration start voltage, the comparator 3 outputs a count stop signal Sb, which switches the above contact to the c terminal and issues the next switching command.
Offset correction of the integrator 2 is performed until Sa is output.

また上記A/D変換器C1には、重量センサA
とのトラツキングを図るため、その印加電圧V1
を分圧抵抗R5,R6,R7で適宜に分圧した値
が、基準電圧Vrefとして入力されるようになつ
ている。また、この基準電圧Vrefは、分圧抵抗
R6と並列接続された可変抵抗器Vrで調整され
るように構成されている。そして、可変抵抗器
Vrの抵抗値変化等によつて生じるスパン変化を
許容範囲内に納めるため、可変抵抗器Vrの抵抗
値は、分圧抵抗R6の抵抗値よりも極めて大きな
値に選定されている。
The A/D converter C1 also includes a weight sensor A.
In order to track the voltage V1
A value obtained by appropriately dividing the voltage by voltage dividing resistors R5, R6, and R7 is input as the reference voltage Vref. Further, this reference voltage Vref is configured to be adjusted by a variable resistor Vr connected in parallel with the voltage dividing resistor R6. And a variable resistor
In order to keep the span change caused by a change in the resistance value of Vr within a permissible range, the resistance value of the variable resistor Vr is selected to be much larger than the resistance value of the voltage dividing resistor R6.

比較器3は、積分器2の出力電圧が当初の積分
開始電圧になると、上記アナログスイツチ1と、
カウンタ4と、CPU5とにカウントストツプ信
号Sbを出力するようにされている。
When the output voltage of the integrator 2 reaches the initial integration start voltage, the comparator 3 switches between the analog switch 1 and the
A count stop signal Sb is output to the counter 4 and the CPU 5.

カウンタ4は、逆積分開始と同時に出力される
CPU5からの指令Scでリセツトされてカウント
動作を開始し、比較器3からのカウントストツプ
信号Sbでカウント動作を停止するようにされて
いる。またこのカウンタ4は、2進カウンタで構
成されるが、ここではその能力以上の計数を可能
にするため、当該カウンタ4がオーバーフローに
なる毎にCPU5でこれを計数して、カウンタ4
のカウント動作が終了すると、その時のカウンタ
4の出力カウント数と計数したオーバーフロー回
数とから、カウンタ4の総出力カウント数を算出
するようにしている。そして、算出した総出カウ
ント数が、前記A/D変換器C1の出力カウント
数として秤全体を制御するメインのCPU(図示せ
ず)へ出力される。
Counter 4 is output at the same time as the inverse integration starts.
It is reset by a command Sc from the CPU 5 to start counting, and is stopped by a count stop signal Sb from the comparator 3. Further, this counter 4 is composed of a binary counter, but in order to enable counting exceeding its capacity, the CPU 5 counts this every time the counter 4 overflows, and the counter 4
When the counting operation is completed, the total output count number of the counter 4 is calculated from the output count number of the counter 4 at that time and the counted number of overflows. Then, the calculated total output count number is output as the output count number of the A/D converter C1 to a main CPU (not shown) that controls the entire scale.

勿論、前記CPU5で秤全体を制御させること
も可能である。
Of course, it is also possible to control the entire scale by the CPU 5.

またこのカウンタ4には、CPU5に設定され
たプログラムの1命令サイクルに同期したカウン
トパルスSdが、当該CPU5から供給されるよう
に構成されている。
Further, this counter 4 is configured such that a count pulse Sd synchronized with one instruction cycle of a program set in the CPU 5 is supplied from the CPU 5.

CPU5は、主として前記A/D変換器C1の
一次積分時間を制御するもので、そのために当該
CPU5には、前記切り換え指令Saを、指定され
たタイミングで出力するソフト・タイマが備えら
れる。そしてそのタイマの動作時間の調整は、当
該ソフト・タイマの動作時間を段階的に切り換え
る切り換え手段Dで行なえるようにされている。
The CPU 5 mainly controls the primary integration time of the A/D converter C1.
The CPU 5 is equipped with a soft timer that outputs the switching command Sa at a designated timing. The operating time of the timer can be adjusted by a switching means D that switches the operating time of the soft timer in stages.

切り換え手段Dは、例えばデイツプスイツチ等
から構成することができ、そしてそれが例えば4
ビツトのデイツプスイツチからなる時は、16段階
の調整を行うことができる。
The switching means D may be constituted by, for example, a dip switch or the like, and may be, for example, a
When it consists of a bit depth switch, it can be adjusted in 16 steps.

またソフト・タイマの動作時間は、一般には1
命令サイクルが一定である処理(例えばノツプ処
理等)の繰り返し回数によつて与えられるので、
上記切り換え手段Dでは、その1段の調整で、例
えば250命令サイクルに相当する動作時間の調整
ができるようにされている。
Also, the operating time of the soft timer is generally 1
Since the instruction cycle is given by the number of repetitions of a certain process (such as a knob process),
In the switching means D, the operation time corresponding to, for example, 250 instruction cycles can be adjusted by one stage of adjustment.

一方、この時のカウンタ4は、前述のように1
命令サイクルに同期してカウントするようになつ
ている。したがつて、例えば第3図の二重積分型
A/D変換器の動作特性図に示すように、秤量相
当の分銅を載荷した時の一次積分時間T1と二次
積分時間T2とがほぼ等しくなるように調整され
たものでは、上記切り換え手段Dの1段階の調整
によつて、当該A/D変換器の出力カウント数を
250カウント調整することができる。
On the other hand, the counter 4 at this time is 1 as described above.
It is designed to count in synchronization with the instruction cycle. Therefore, for example, as shown in the operating characteristic diagram of the double integration type A/D converter in Fig. 3, the primary integration time T1 and the secondary integration time T2 when a weight equivalent to weighing is loaded are almost equal. In the case where the output count number of the A/D converter is adjusted by one step adjustment of the switching means D,
250 counts can be adjusted.

しかして、この実施例のスパン調整において
は、まず切り換え手段Dでスパンの粗調整を行
い、最後の微調整は前記可変抵抗器Vrで行う。
即ち、まず秤の零点調整を行い、次に計量皿に秤
量相当の分銅を載せて、その時の表示値(無負荷
時の表示値が0でない時は、その値を引いたA/
D変換器の出力値或いはこれを重量値に換算した
値)が当該分銅重量(当該分銅重量に対する一定
カウント数或いは当該分銅重量値)と等しくなる
ように前記切り換え手段Dと可変抵抗器Vrとを
操作して秤のスパンを調整するのである。
Therefore, in the span adjustment of this embodiment, the switching means D first performs coarse adjustment of the span, and the final fine adjustment is performed using the variable resistor Vr.
In other words, first adjust the zero point of the scale, then place a weight equivalent to the weighing amount on the weighing pan, and calculate the displayed value at that time (if the displayed value at no load is not 0, subtract that value A/
The switching means D and the variable resistor Vr are set so that the output value of the D converter or the value converted into a weight value) is equal to the weight of the weight (a certain number of counts for the weight of the weight or a value of the weight of the weight). You operate it to adjust the span of the scale.

尚、スパンの微調整は、可変抵抗器Vrで基準
電圧を変えることによつて行うことができるが、
その他にも、当該A/D変換器C1の入力電圧を
可変抵抗器で調整することによつても行うことが
できる。
Fine adjustment of the span can be done by changing the reference voltage with the variable resistor Vr.
In addition, this can also be done by adjusting the input voltage of the A/D converter C1 with a variable resistor.

<実施例の作用> 次に、第2図の実施例の主要部の動作を、第4
図のフローチヤートに基づいて説明する。
<Operation of the embodiment> Next, the operation of the main part of the embodiment shown in FIG.
The explanation will be based on the flowchart shown in the figure.

尚、ここでは説明を簡単にするため、ソフト・
タイマの動作時間をほぼ10000ステツプに相当す
る時間に調整すると、秤量相当の分銅を載荷した
時の前記A/D変換器の出力カウント数が、当該
分銅重量に相当する10000カウントとなるような
場合を例にとつて説明する。
In order to simplify the explanation, we will use the software here.
If the timer operating time is adjusted to approximately 10,000 steps, the output count number of the A/D converter when a weight equivalent to weighing is loaded becomes 10,000 counts, which corresponds to the weight of the weight. This will be explained using an example.

まずイニシヤル時には、アナログスイツチ1の
接点はc端子に接続されているものとする。
First, it is assumed that the contact of the analog switch 1 is connected to the c terminal at the initial time.

この状態でプログラムを走らすと、CPU5は
まず切り換え手段Dに設定された段数nを読み込
み、これをループカウンタにプリセツトする(ス
テツプ1)。そして、次のステツプ2でアナログ
スイツチ1の接点をc端子からa端子に切り換え
る指令Saを出力する。これにより未知入力電圧
に対する一次積分が開始される。
When the program is run in this state, the CPU 5 first reads the number of stages n set in the switching means D and presets this in the loop counter (step 1). Then, in the next step 2, a command Sa for switching the contact of the analog switch 1 from the c terminal to the a terminal is output. This starts the first-order integration for the unknown input voltage.

次にCPU5は、約8000ステツプに相当する処
理を実行する(ステツプ3)。これは切り換え手
段Dで調整できるソフト・タイマの動作時間に対
し、固定の動作時間となるものである。
Next, the CPU 5 executes processing corresponding to approximately 8000 steps (step 3). This is a fixed operating time in contrast to the operating time of the soft timer which can be adjusted by the switching means D.

このステツプ3の処理が終了すると、次に1回
のループ処理で250ステツプを要するループ処理
をn回繰り返す。即ち、ステツプ4で約248ステ
ツプの処理を実行し、次のステツプ5でnを−1
して、続くステツプ6でnが0であるか否かを判
断する。こうして1回のループ処理で250ステツ
プを費やしながら、nが0になるまで以上のルー
プ処理を繰り返す。
When the processing of step 3 is completed, next loop processing, which requires 250 steps in one loop processing, is repeated n times. That is, in step 4, approximately 248 steps of processing are executed, and in the next step 5, n is set to -1.
Then, in the following step 6, it is determined whether n is 0 or not. In this way, the above loop processing is repeated until n becomes 0, consuming 250 steps in one loop processing.

この場合、nが6と設定されていた時は、ソフ
ト・タイマの動作時間は総計 8000+6×250=9500ステツプ となる。そして、この時の当該A/D変換器の出
力カウント数は、第3図で示したように、秤量相
当の分銅を載荷した時のA/D変換器Cの入力電
圧と基準電圧とが等しい場合には、ほぼ9500カウ
ントとなる。したがつて、この時のスパン調整に
おいては、切り換え手段Dに設定した段数6を8
に訂正してやれば、当該A/D変換器の出力カウ
ント数をほぼ10000カウントに調整することがで
きる。そして、この切り換え手段Dでは調整でき
ない領域(1〜249カウントの領域)での調整は、
可変抵抗器Vrで行うのである。
In this case, when n is set to 6, the total operating time of the soft timer is 8000+6×250=9500 steps. The output count number of the A/D converter at this time is that the input voltage of the A/D converter C when a weight equivalent to weighing is loaded is equal to the reference voltage, as shown in Figure 3. In that case, it would be almost 9500 counts. Therefore, in the span adjustment at this time, the number of steps set in the switching means D is 6 to 8.
By correcting this, the output count number of the A/D converter can be adjusted to approximately 10,000 counts. Adjustment in the area (1 to 249 count area) that cannot be adjusted with this switching means D is as follows:
This is done using a variable resistor Vr.

しかして、以上のループ処理が終了すると、次
にアナログスイツチ1の接点をb端子に切り換え
る指令Saを出力し、そしてカウンタ4にリセツ
トとスタートを促す指令Scを出力する(ステツ
プ7)。これにより未知入力電圧の積分が終了す
ると同時に基準電圧による逆積分とカウンタ4に
よるカウント動作とが開始する。
When the above loop processing is completed, a command Sa for switching the contact of the analog switch 1 to the b terminal is outputted, and a command Sc for prompting the counter 4 to reset and start is outputted (step 7). As a result, at the same time as the integration of the unknown input voltage is completed, the inverse integration using the reference voltage and the counting operation by the counter 4 are started.

この逆積分(二次積分)の期間に入ると、
CPU5は、カウンタ4がフルカウントする周期
の半周期より短い周期で、当該カウンタ4の最上
位ビツト(以下MSBと称する)のハイ、ロウ
(以下H、Lと記す)をチエツクし、これによつ
て前述のカウンタ4のオーバーフロー回数を計数
する。即ち、まずステツプ8で一定ステツプ数か
らなる処理を実行して時間を稼ぎ、次のステツプ
9でカウンタ4のMSBのH、Lをチエツクする。
しかし、カウンタ4がフルカウントする周期の半
周期の間はMSBはLであるので、ここでのチエ
ツクの結果はLとなる。したがつて、当初におい
ては続くステツプ10でフラグをONにし、続いて
ステツプ11で比較器3のカウント・ストツプ信号
SbのH、Lをチエツクする。チエツクの結果、
Hであれば次のステツプ14に移行し、またLであ
れば再び元のステツプ8に戻る。こうしたループ
処理を繰り返すうち、カウンタ4がフルカウント
する周期の半周期が経過して、MSBがLからH
に切り換わると、今度はステツプ9からステツプ
12へ移行する。
When we enter this period of inverse integration (quadratic integration),
The CPU 5 checks whether the most significant bit (hereinafter referred to as MSB) of the counter 4 is high or low (hereinafter referred to as H or L) at a period shorter than a half period of the full count period of the counter 4, and thereby The number of overflows of the counter 4 mentioned above is counted. That is, first, in step 8, a process consisting of a fixed number of steps is executed to gain time, and in the next step 9, H and L of the MSB of the counter 4 are checked.
However, since the MSB is L during the half cycle of the full count period of the counter 4, the result of the check here is L. Therefore, initially, the flag is turned ON in the following step 10, and then the count stop signal of comparator 3 is turned on in step 11.
Check H and L of Sb. As a result of the check,
If it is H, the process moves to the next step 14, and if it is L, it returns to the original step 8. While repeating this loop process, half a cycle of the full count period of the counter 4 has passed, and the MSB changes from L to H.
When the screen changes to step 9, this time the steps start from step 9.
Move to 12.

ステツプ12では、前記フラグがONであるか否
かを判断する。この時、最初はONであるので、
続くステツプ13で当該フラグをOFFにするとと
もに、オーバーフロー回数を+1して、前記ステ
ツプ11に移行する。そして、再びステツプ8に戻
つてステツプ9からステツプ12に移行しても、こ
の時は、先のフラグはOFFになつているので、
MSBがHである半周期の間は、前記ステツプ13
をパスして再びステツプ11に移行する。
In step 12, it is determined whether the flag is ON. At this time, it is initially ON, so
In the following step 13, the flag is turned OFF, the number of overflows is incremented by 1, and the process proceeds to step 11. Then, even if you return to step 8 and move from step 9 to step 12, the previous flag will be OFF at this time, so
During the half cycle when the MSB is H, the step 13
Pass and move to step 11 again.

こうしてCPU5は、カウンタ4のオーバーフ
ロー回数を計数しながら比較器3のカウント・ス
トツプ信号SbのH、Lを監視する。そして、カ
ウント・ストツプ信号SbがHになつていれば、
基準電圧による逆積分と、上記接点のc端子への
切り換わりとが終了しているので、次のステツプ
14でカウンタ4のカウント数を入力し、これと計
数したオーバーフロー回数とからカウンタ4の総
出力カウント数を算出する。そして、算出した結
果をメインのCPUに出力する。
In this way, the CPU 5 monitors the H and L levels of the count stop signal Sb of the comparator 3 while counting the number of overflows of the counter 4. Then, if the count stop signal Sb becomes H,
Since the inverse integration using the reference voltage and the switching of the contact point to the c terminal have been completed, the next step is
In step 14, the count number of the counter 4 is input, and the total output count number of the counter 4 is calculated from this and the counted number of overflows. Then, the calculated results are output to the main CPU.

そして、次に一定ステツプ数からなる処理を実
行して、積分器2のオフセツト補正を行うための
時間を費やし(ステツプ15)、そして再びステツ
プ1の処理に戻る。
Then, a process consisting of a fixed number of steps is executed, and time is spent to correct the offset of the integrator 2 (step 15), and then the process returns to step 1 again.

<発明の効果> 以上説明したように、この発明は重量信号をデ
ジタル値に変換する二重積分型A/D変換器と、
当該A/D変換器の一次積分時間を制御するソフ
ト・タイマとを備えてなる電子秤において、当該
ソフト・タイマの動作時間を段階的に切り換えて
スパンの粗調整を行う切り換え手段と、上記A/
D変換器の基準電圧若しくは入力電圧を連続的に
加減してスパンの微調整を行う可変抵抗器とを備
えたので、重量センサAの出力電圧のばらつきを
上記切り換え手段で調整することができ、しかも
その切り換えをデイツプスイツチ等で行うことが
できる。したがつて、従来必要とした分圧抵抗の
取替と、取り替えた分圧抵抗の半田による取付作
業等を省略することができ、その作業能率の向上
と、製造コストの削減とを図ることができる。
<Effects of the Invention> As explained above, the present invention includes a double integral type A/D converter that converts a weight signal into a digital value,
An electronic balance comprising a soft timer that controls the primary integration time of the A/D converter, a switching means that changes the operation time of the soft timer in stages to roughly adjust the span; /
Since it is equipped with a variable resistor that finely adjusts the span by continuously adjusting the reference voltage or input voltage of the D converter, variations in the output voltage of the weight sensor A can be adjusted by the switching means, Moreover, the switching can be performed using a deep switch or the like. Therefore, it is possible to omit the work of replacing the voltage dividing resistor and attaching the replaced voltage dividing resistor by soldering, etc., which were required in the past, and it is possible to improve the work efficiency and reduce the manufacturing cost. can.

また、スパンの粗調整をデイツプスイツチ等で
行うことができるので、その操作が極めて簡単と
なる。さらには、秤のスパンをアナログ量ではな
く、デジタル量で調整することができるので、
A/D変換器の出力値を所定カウント数増すこと
ができる調整割合を簡単に把握することができ、
したがつて、経験や勘に頼らなくても、誰でも簡
単正確、且つ迅速にスパン調整することができ
る。
Further, since the span can be coarsely adjusted using a dip switch or the like, the operation is extremely simple. Furthermore, the span of the scale can be adjusted using digital quantities instead of analog quantities.
The adjustment ratio that can increase the output value of the A/D converter by a predetermined number of counts can be easily grasped.
Therefore, anyone can easily, accurately, and quickly adjust the span without relying on experience or intuition.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の電子秤におけるスパン調整回
路の主要部の一例を示すブロツク図、第2図は、
この発明の実施例の主要部の一例を示すブロツク
図、第3図は、二重積分型A/D変換器の動作特
性を説明するための説明図、第4図は、第2図の
実施例の動作の一例を表したフローチヤートであ
る。 A……重量センサ、B……アンプ回路、C1…
…二重積分型A/D変換器、5……CPU(ソフ
ト・タイマを内蔵)、D……切り換え手段、Vr…
…可変抵抗器。
Fig. 1 is a block diagram showing an example of the main part of the span adjustment circuit in a conventional electronic scale, and Fig. 2 shows the
A block diagram showing an example of the main part of an embodiment of the present invention, FIG. 3 is an explanatory diagram for explaining the operating characteristics of a double integration type A/D converter, and FIG. It is a flowchart showing an example of the operation of the example. A...Weight sensor, B...Amplifier circuit, C1...
...Double integral type A/D converter, 5...CPU (with built-in soft timer), D...Switching means, Vr...
...variable resistor.

Claims (1)

【特許請求の範囲】[Claims] 1 重量信号をデジタル値に変換する二重積分型
A/D変換器と、当該A/D変換器の一次積分時
間を制御するソフト・タイマとを備えてなる電子
秤において、当該ソフト・タイマの動作時間を段
階的に切り換えてスパンの粗調整を行う切り換え
手段と、上記A/D変換器の基準電圧若しくは入
力電圧を連続的に加減してスパンの微調整を行う
可変抵抗器とを備えたことを特徴とする電子秤。
1. In an electronic scale equipped with a double integration type A/D converter that converts a weight signal into a digital value and a soft timer that controls the primary integration time of the A/D converter, A switching means for coarsely adjusting the span by changing the operation time in stages, and a variable resistor for finely adjusting the span by continuously adjusting the reference voltage or input voltage of the A/D converter. An electronic scale characterized by:
JP12658583A 1983-07-07 1983-07-11 Electronic scale Granted JPS6018726A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP12658583A JPS6018726A (en) 1983-07-11 1983-07-11 Electronic scale
EP84304663A EP0131461B1 (en) 1983-07-07 1984-07-06 Span adjustment in electronic weighing apparatus
US06/628,305 US4545445A (en) 1983-07-07 1984-07-06 Span adjusting system of electronic weighing apparatus
DE8484304663T DE3480025D1 (en) 1983-07-07 1984-07-06 Span adjustment in electronic weighing apparatus
AU30347/84A AU564417B2 (en) 1983-07-07 1984-07-06 Weighing apparatus span adjusting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12658583A JPS6018726A (en) 1983-07-11 1983-07-11 Electronic scale

Publications (2)

Publication Number Publication Date
JPS6018726A JPS6018726A (en) 1985-01-30
JPH034096B2 true JPH034096B2 (en) 1991-01-22

Family

ID=14938817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12658583A Granted JPS6018726A (en) 1983-07-07 1983-07-11 Electronic scale

Country Status (1)

Country Link
JP (1) JPS6018726A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61189421A (en) * 1985-02-19 1986-08-23 Ishida Scales Mfg Co Ltd Zero point adjusting circuit
JPS6217078A (en) * 1985-07-16 1987-01-26 株式会社 北陸化成工業所 Cover temperature preserver of ladle for molten iron
JPS62195662A (en) * 1986-02-24 1987-08-28 Seiko Instr & Electronics Ltd Method and device for repairing mask
JP5696540B2 (en) * 2011-03-16 2015-04-08 株式会社リコー AD converter, dial input device, and resistance-voltage conversion circuit

Also Published As

Publication number Publication date
JPS6018726A (en) 1985-01-30

Similar Documents

Publication Publication Date Title
US4545445A (en) Span adjusting system of electronic weighing apparatus
US20040135567A1 (en) Switching regulator and slope correcting circuit
JP2001044770A (en) Amplifier circuit
JPH034096B2 (en)
JPH0761011B2 (en) Frequency divider device
US4052598A (en) Control system with fast response
US5412624A (en) Real-life timer interval adjustment
US4337509A (en) Method and apparatus for controlling firing phases of thyristors
US5298868A (en) Gain control amplifier
JPH0510613B2 (en)
JPH034094B2 (en)
JPH0612294B2 (en) Electronic scales
US6449020B1 (en) Chrominance signal amplitude regulation device
JPS60247189A (en) Timer for on/off control
JPH0237727B2 (en)
JP2671762B2 (en) Electronic timer
JP3225729B2 (en) D / A converter gain adjustment circuit
JPH0638507Y2 (en) Receiver
KR0185615B1 (en) Automatic adjustment circuit of design variable change according to chip embedded of voltage controlled oscillator and filter
JP3825565B2 (en) Integration type A / D conversion calibration method and integration type A / D converter
JPS60134628A (en) A/d converter
JPH05282053A (en) Reference voltage detecting circuit
JP2576281B2 (en) Range switching method
JPS63121320A (en) Da converter with error correcting circuit
JPH048017A (en) AD converter