JPH0342500B2 - - Google Patents
Info
- Publication number
- JPH0342500B2 JPH0342500B2 JP59177904A JP17790484A JPH0342500B2 JP H0342500 B2 JPH0342500 B2 JP H0342500B2 JP 59177904 A JP59177904 A JP 59177904A JP 17790484 A JP17790484 A JP 17790484A JP H0342500 B2 JPH0342500 B2 JP H0342500B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bbg
- semiconductor
- substrate bias
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/211—Design considerations for internal polarisation
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体ウエーハに関し、特に自己基板
バイアス発生回路（以下BBGと記す）を内蔵し
た半導体集積回路（以下ICと記す）が形成され
た。半導体記板に係り、特に、探針を用いて、ウ
エハー状態でのICの電気的特性測定の改善を可
能とした半導体ウエーハに関する。
バイアス発生回路（以下BBGと記す）を内蔵し
た半導体集積回路（以下ICと記す）が形成され
た。半導体記板に係り、特に、探針を用いて、ウ
エハー状態でのICの電気的特性測定の改善を可
能とした半導体ウエーハに関する。
（従来技術）
従来、BBGを内蔵したICが１主面に作製され
た半導体ウエーハで、ウエーハ上のICに探針を
接続し、ICの電気的特性測定を行う場合には、
ウエーハを吸着している金属チヤツクからも基板
電位を与える方法が採られていた。
た半導体ウエーハで、ウエーハ上のICに探針を
接続し、ICの電気的特性測定を行う場合には、
ウエーハを吸着している金属チヤツクからも基板
電位を与える方法が採られていた。
以下、第１図を参照して技術とその問題点につ
いて述べる。
いて述べる。
半導体ウエーハ２の一主面に作製されたBBG
内蔵のIC１に探針３が接続され、IC１の電気的
特性の測定を行う場合、IC１に電源電圧が加え
られれば、IC１に内蔵されたBBGが作動し、基
板バイアスが発生する。しかしながら、個々の
IC１に内蔵されたBBGは、IC１がチツプの状態
になつた時に回路動作が最適になるように設計さ
れており、ウエーハ状態ではウエーハ全体を同一
電位にする必要が生じBBGの負荷が大きくなり、
チツプ状態とIC１の特性が異つてしまう。
内蔵のIC１に探針３が接続され、IC１の電気的
特性の測定を行う場合、IC１に電源電圧が加え
られれば、IC１に内蔵されたBBGが作動し、基
板バイアスが発生する。しかしながら、個々の
IC１に内蔵されたBBGは、IC１がチツプの状態
になつた時に回路動作が最適になるように設計さ
れており、ウエーハ状態ではウエーハ全体を同一
電位にする必要が生じBBGの負荷が大きくなり、
チツプ状態とIC１の特性が異つてしまう。
その為、ウエーハ状態でBBG内蔵のIC１の電
気的特性を測定する際には、ウエーハ２を吸着し
ている金属チヤツク４からも基板バイアスをウエ
ーハ２に加えて測定を行う。しかしながら、この
ような測定を行うと、IC１のBBGから発生する
基板バイアスは、発振回路を用いて作られ、一定
の周波数で変動するのに対し、ウエーハ吸着チヤ
ツク４からのバイアスは、定電圧電源から供給さ
れるので、BBGのバイアスとの位相のズレ等に
より、回路特性が変動し、しばしば正確な測定が
できなくなるという問題を生じていた。
気的特性を測定する際には、ウエーハ２を吸着し
ている金属チヤツク４からも基板バイアスをウエ
ーハ２に加えて測定を行う。しかしながら、この
ような測定を行うと、IC１のBBGから発生する
基板バイアスは、発振回路を用いて作られ、一定
の周波数で変動するのに対し、ウエーハ吸着チヤ
ツク４からのバイアスは、定電圧電源から供給さ
れるので、BBGのバイアスとの位相のズレ等に
より、回路特性が変動し、しばしば正確な測定が
できなくなるという問題を生じていた。
（発明の目的）
本発明の半導体ウエーハは、BBG内蔵ICのウ
エーハ状態での回路特性測定を正確に行う方法を
提供することである。
エーハ状態での回路特性測定を正確に行う方法を
提供することである。
（発明の構成）
本発明の半導体ウエーハは、半導体基板の一主
面に自己基板バイアス発生回路を内蔵した半導体
集積回路素子が複数個形成された半導体ウエーハ
において、前記半導体集積回路素子が形成されて
いる同一主面上で該半導体集積回路が形成されて
いない領域に半導体集積回路素子に内蔵されてい
る自己基板バイアス発生回路と同一回路構成を有
する自己基板バイアス発生回路素子が複数個形成
され、半導体ウエーハ状態でこれに含まれる前記
半導体集積回路素子の電気特性測定時に前記複数
個の自己基板バイアス発生回路素子を同時に作動
せしめるようにしたことを特徴として構成され
る。
面に自己基板バイアス発生回路を内蔵した半導体
集積回路素子が複数個形成された半導体ウエーハ
において、前記半導体集積回路素子が形成されて
いる同一主面上で該半導体集積回路が形成されて
いない領域に半導体集積回路素子に内蔵されてい
る自己基板バイアス発生回路と同一回路構成を有
する自己基板バイアス発生回路素子が複数個形成
され、半導体ウエーハ状態でこれに含まれる前記
半導体集積回路素子の電気特性測定時に前記複数
個の自己基板バイアス発生回路素子を同時に作動
せしめるようにしたことを特徴として構成され
る。
（発明の作用）
本発明に依れば、複数個の能力の大きいBBG
を同時に動作させることにより、基板バイアスを
ウエハーに加える為、ウエハー全体が、個々の
ICのBBGと同一回路構成のBBGでバイアスされ
ることになり、個々のICのBBGの出力波形どう
りの基板バイアスにウエハーが固定され、安定し
た測定ができる。
を同時に動作させることにより、基板バイアスを
ウエハーに加える為、ウエハー全体が、個々の
ICのBBGと同一回路構成のBBGでバイアスされ
ることになり、個々のICのBBGの出力波形どう
りの基板バイアスにウエハーが固定され、安定し
た測定ができる。
（実施例）
以下、本発明の実施例について、図面を参照し
て説明する。
て説明する。
第１図ａ，ｂは本発明の一実施例の模式平面
図、および測定方法を説明するための模式断面図
である。第２図ａ，ｂに示すように、半導体基板
ウエーハ２上にBBG内蔵IC１を多数個形成する
と同時に、IC１に内蔵されているBBGと同一回
路構成を持ちかつ能力の大きいBBGのみのチツ
プ５をウエーハ２上に複数個作製する。そのよう
なウエーハ２の状態でIC１に探針３を接続して、
回路特性を測定する時に、該BBGペレツト５に
設けられた金属領域に別の探針６を接続し、バイ
アスを印加する。その金属チヤツク４を電気的に
絶縁された状態にしておけば、BBGチツプ５に
よつて作られた基板バイアス電圧により、ウエー
ハ２の電位が決定され、かつその電位波形はIC
１に内蔵されたBBGと同一になる為、IC１の特
性測定を、IC１が個々のペレツトに分離された
時と同一の状態で実施できる。
図、および測定方法を説明するための模式断面図
である。第２図ａ，ｂに示すように、半導体基板
ウエーハ２上にBBG内蔵IC１を多数個形成する
と同時に、IC１に内蔵されているBBGと同一回
路構成を持ちかつ能力の大きいBBGのみのチツ
プ５をウエーハ２上に複数個作製する。そのよう
なウエーハ２の状態でIC１に探針３を接続して、
回路特性を測定する時に、該BBGペレツト５に
設けられた金属領域に別の探針６を接続し、バイ
アスを印加する。その金属チヤツク４を電気的に
絶縁された状態にしておけば、BBGチツプ５に
よつて作られた基板バイアス電圧により、ウエー
ハ２の電位が決定され、かつその電位波形はIC
１に内蔵されたBBGと同一になる為、IC１の特
性測定を、IC１が個々のペレツトに分離された
時と同一の状態で実施できる。
尚、BBGチツプ５は極力ウエハー２の周辺部
に配置することが望ましいが、困難な場合には、
バイアス印加用金属領域のみを周辺部に配置し、
BBGペレツト本体をウエーハ内部に配置しても
よい。
に配置することが望ましいが、困難な場合には、
バイアス印加用金属領域のみを周辺部に配置し、
BBGペレツト本体をウエーハ内部に配置しても
よい。
（発明の効果）
本発明では、従来のような金属チヤツク４から
外部電位を与えるのではなく、ICチツプ１に内
蔵されたBBGと同一波形を持ち、ウエハー２全
体を均一な電位にするだけの能力のあるBBGペ
レツト５がウエハー上に形成され、IC１の特性
測定時に、該ペレツト５が基板に電位を与え、か
つその電位はIC１の持つBBGと同一位相となつ
ていることにより、IC１の特性測定が極めて安
定かつ正確に行なえる。
外部電位を与えるのではなく、ICチツプ１に内
蔵されたBBGと同一波形を持ち、ウエハー２全
体を均一な電位にするだけの能力のあるBBGペ
レツト５がウエハー上に形成され、IC１の特性
測定時に、該ペレツト５が基板に電位を与え、か
つその電位はIC１の持つBBGと同一位相となつ
ていることにより、IC１の特性測定が極めて安
定かつ正確に行なえる。
第１図ａ，ｂは本発明の一実施例の模式的平面
図および測定方法を説明するための模式的断面
図、第２図ａ，ｂは従来の自己基板バイアス発生
回路を内蔵したICを形成した半導体ウエーハの
模式的平面図および測定方法を説明するための模
式的断面図である。 １……半導体ウエハー上に作製されたICペレ
ツト、２……半導体ウエハー、３……ICの特性
測定用探針、４……ウエハー吸着用金属チヤツ
ク、５……BBG用ペレツト、６……BBGペレツ
トバイアス印加用探針。
図および測定方法を説明するための模式的断面
図、第２図ａ，ｂは従来の自己基板バイアス発生
回路を内蔵したICを形成した半導体ウエーハの
模式的平面図および測定方法を説明するための模
式的断面図である。 １……半導体ウエハー上に作製されたICペレ
ツト、２……半導体ウエハー、３……ICの特性
測定用探針、４……ウエハー吸着用金属チヤツ
ク、５……BBG用ペレツト、６……BBGペレツ
トバイアス印加用探針。
Claims (1)
- １ 半導体基板の一主面に自己基板バイアス発生
回路を内蔵した半導体集積回路素子が複数個形成
された半導体ウエーハにおいて、前記半導体集積
回路素子が形成されている同一主面上で該半導体
集積回路素子が形成されていない領域に半導体集
積回路素子に内蔵されている自己基板バイアス発
生回路と同一回路構成を有し、ウエーハ全体に均
一に電位を供給できる能力をもつ自己基板バイア
ス発生回路素子が複数個形成され、半導体ウエー
ハ状態でこれに含まれる前記半導体集積回路素子
の電気特性測定時に前記複数個の自己基板バイア
ス発生回路素子を同時に作動せしめるようにした
ことを特徴とする半導体ウエーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177904A JPS6155913A (ja) | 1984-08-27 | 1984-08-27 | 半導体ウエ−ハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177904A JPS6155913A (ja) | 1984-08-27 | 1984-08-27 | 半導体ウエ−ハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6155913A JPS6155913A (ja) | 1986-03-20 |
| JPH0342500B2 true JPH0342500B2 (ja) | 1991-06-27 |
Family
ID=16039091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59177904A Granted JPS6155913A (ja) | 1984-08-27 | 1984-08-27 | 半導体ウエ−ハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6155913A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4744830B2 (ja) * | 2004-09-09 | 2011-08-10 | 株式会社パウレック | フィルター |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5051267A (ja) * | 1973-09-07 | 1975-05-08 | ||
| JPS5853142U (ja) * | 1981-10-07 | 1983-04-11 | 株式会社日立製作所 | 半導体ウエ−ハの給電構造 |
-
1984
- 1984-08-27 JP JP59177904A patent/JPS6155913A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6155913A (ja) | 1986-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440241A (en) | Method for testing, burning-in, and manufacturing wafer scale integrated circuits and a packaged wafer assembly produced thereby | |
| JP3500105B2 (ja) | 導電性接触子用支持体及びコンタクトプローブユニット | |
| JP3056919B2 (ja) | 電子部品の一時的電気接続方法 | |
| US4223337A (en) | Semiconductor integrated circuit with electrode pad suited for a characteristic testing | |
| KR20040012987A (ko) | 지지체 어셈블리 | |
| JP4980232B2 (ja) | システムインパッケージ | |
| JPH0342500B2 (ja) | ||
| JP2657315B2 (ja) | プローブカード | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| KR100460471B1 (ko) | 웨이퍼 레벨 번-인 공정 및 시험 | |
| JPH065677A (ja) | 半導体装置 | |
| JPS618939A (ja) | 半導体装置 | |
| JPS6379337A (ja) | 半導体基板 | |
| JPS6128215B2 (ja) | ||
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JPH08330369A (ja) | プローバ用インターフェースカード | |
| JPH0566732B2 (ja) | ||
| JPH065674A (ja) | 半導体集積回路装置 | |
| JPH0989981A (ja) | チップキャリア | |
| JP2005085788A (ja) | 半導体装置のスクリーニング方法 | |
| JPS62298122A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04365344A (ja) | プローブカード | |
| KR0181100B1 (ko) | 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치 | |
| KR100460470B1 (ko) | 웨이퍼레벨번-인공정및시험 | |
| JPH0322456A (ja) | 半導体装置及びその検査方法 |