Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0345543B2 - - Google Patents
[go: Go Back, main page]

JPH0345543B2 - - Google Patents

Info

Publication number
JPH0345543B2
JPH0345543B2 JP57129099A JP12909982A JPH0345543B2 JP H0345543 B2 JPH0345543 B2 JP H0345543B2 JP 57129099 A JP57129099 A JP 57129099A JP 12909982 A JP12909982 A JP 12909982A JP H0345543 B2 JPH0345543 B2 JP H0345543B2
Authority
JP
Japan
Prior art keywords
leads
lead
enclosure
ridges
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57129099A
Other languages
Japanese (ja)
Other versions
JPS5827354A (en
Inventor
Daburyu Haitawaa Angusu
Daburyu Sumisu Reginarudo
Daburyu Ookatsuto Jon
Emu Haadein Richaado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS5827354A publication Critical patent/JPS5827354A/en
Publication of JPH0345543B2 publication Critical patent/JPH0345543B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は半導体装置に係り、特に集積回路用キ
ヤリアに関するものである。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a semiconductor device, and particularly to a carrier for an integrated circuit.

<従来の技術> 従来のヂユアル・イン・ライン・パツケージ
(以下DIPパツケージという)には、側面から連
続した面を持つた突条部を底面を越えて突出する
ように形成し、リードは、DIPパツケージの側面
から出てこの突条部の側面から突条部の下端に相
当する尾根部に沿つて延び、DIPパツケージの底
面に向けて延在するように形成したものがある。
この様に構成すれば、リードは突条部に支持され
拘束される。しかしながら、このようなDIPパツ
ケージをプリント回路板等に半田付けする場合、
DIPパツケージは突条部の尾根部を通るリード部
をプリント回路板上に半田付けすることになるの
で、その尾根部とプリント回路板との狭い間隙に
沿つて半田流れが生じやすくなり、リード間の短
絡事故が生ずることがある。
<Conventional technology> A conventional dual-in-line package (hereinafter referred to as a DIP package) has a protrusion with a continuous surface extending from the side surface beyond the bottom surface, and the leads are connected to the DIP package. Some are formed so as to come out from the side surface of the DIP package, extend from the side surface of the protrusion along a ridge corresponding to the lower end of the protrusion, and extend toward the bottom surface of the DIP package.
With this configuration, the leads are supported and restrained by the protrusions. However, when soldering such a DIP package to a printed circuit board, etc.,
In a DIP package, the leads that pass through the ridges of the protrusions are soldered onto the printed circuit board, so solder flow tends to occur along the narrow gap between the ridges and the printed circuit board, causing the gaps between the leads. A short circuit accident may occur.

<発明が解決しようとする課題> 本発明は、以上の点に鑑みなされたもので、半
田付けされるべきリード端部を拘束支持し、かつ
上記の様な半田流れを効果的に防止しうるように
した集積回路用キヤリアを提供するものである。
<Problems to be Solved by the Invention> The present invention has been made in view of the above points, and is capable of restraining and supporting the lead ends to be soldered and effectively preventing the solder flow as described above. The present invention provides a carrier for integrated circuits as described above.

<問題点を解決するための手段> 本発明によれば、本発明に係る集積回路用キヤ
リアは、頂面26と底面28と頂面から底面まで
延在している少なくとも一つの側面35とを有す
る包囲体、側面から底面を越えて延びており相互
にギヤツプをもつて分離された複数個の隆起部5
3、およびそれぞれ包囲体内に位置された一端
と、隆起部の一つに沿つて形成された部分とを有
する複数個のリード43を有している。
<Means for Solving the Problems> According to the present invention, the integrated circuit carrier according to the present invention has a top surface 26, a bottom surface 28, and at least one side surface 35 extending from the top surface to the bottom surface. a plurality of ridges 5 extending from the sides beyond the bottom and separated from each other by gaps;
3, and a plurality of leads 43 each having one end located within the enclosure and a portion formed along one of the ridges.

<作用および発明の効果> 本発明では、パツケージの底面に側面から延在
するように相互にギヤツプをもつて分離された複
数個の隆起部を形成し、各隆起部にリードが支持
されるように構成されているので、隆起部の頂部
をプリント回路板に突き合わせて半田リツピング
法等で半田付けする際に、その領域における半田
のウイキング(半田流れ)が小さくなり、かつ半
田のリフローによるリード間の半田のブリツジン
グが防止される。
<Operations and Effects of the Invention> In the present invention, a plurality of raised portions are formed on the bottom surface of the package cage and are separated from each other by a gap so as to extend from the side, and a lead is supported on each raised portion. Therefore, when the top of the raised part is butted against the printed circuit board and soldered using the solder ripping method, the wicking (solder flow) of the solder in that area is reduced, and the gap between the leads due to solder reflow is reduced. This prevents solder bridging.

また、パツケージの下面に隆起部を形成し、こ
れにリードを保持するようにしているので、プリ
ント回路板への取付け、ソケツトへの差込み、検
査、または一般の取扱いの際に、キヤリアが他の
物体と接触して力が加えられてもリードの変形が
最小限にとどめられる。
Additionally, a ridge on the underside of the package that retains the leads allows the carrier to be easily attached to other devices during printed circuit board installation, socket insertion, inspection, or general handling. Deformation of the lead is kept to a minimum even when force is applied by contact with an object.

<実施例> 第1図に示されているように、キヤリア20の
基本的な形は正方形である。キヤリア20は包囲
体22と複数個のリード24を有している。この
リードは例えば銅合金のような導電性材料でつく
ることができる。包囲体22は例えばエポキシの
ようなプラスチツクでつくることができる。キヤ
リア20は任意の適宜な形でよいが、第1図、第
2図、第3図に示されたように、頂面26と底面
28と4つの側面32〜35を有し、頂面26と
底面28は正方形であり、側面32〜35は長方
形である全体として偏平な箱形を有している。第
1図は、頂面26の一部を切欠いた図であつて、
複数個の細いボンデイングワイヤ40によつてリ
ード24に接続された集積回路29が示されてい
る。
<Example> As shown in FIG. 1, the basic shape of the carrier 20 is a square. The carrier 20 has an enclosure 22 and a plurality of leads 24. The leads can be made of a conductive material, such as a copper alloy. Enclosure 22 may be made of plastic, such as epoxy. Carrier 20 may be of any suitable shape, but as shown in FIGS. 1, 2, and 3, it has a top surface 26, a bottom surface 28, and four sides 32-35, with The bottom surface 28 is square, and the side surfaces 32 to 35 are rectangular, so that the overall shape is a flat box. FIG. 1 is a partially cutaway view of the top surface 26, and shows
Integrated circuit 29 is shown connected to leads 24 by a plurality of thin bonding wires 40 .

すべてのリード24は同一構成であるので、特
定のリード43について考察すれば十分であろ
う。リード43の一端は集積回路29に隣接して
位置され、1つのボンデイングワイヤ40によつ
て集積回路に接続される。リード43は、第3図
に示されているように、包囲体22の頂面26と
底面28との間の距離の略々中央の側面のところ
を貫通している。リード43は平らな側面47を
有している(第3図および第5図)。
Since all leads 24 have the same configuration, it will suffice to consider a particular lead 43. One end of lead 43 is located adjacent to integrated circuit 29 and is connected to the integrated circuit by one bonding wire 40 . The lead 43 passes through the side surface of the enclosure 22 at approximately the center of the distance between the top surface 26 and the bottom surface 28, as shown in FIG. Lead 43 has flat sides 47 (FIGS. 3 and 5).

側面32〜35を接続している隅は丸められた
形、とがつた形または面取された形等の適当な形
でよい。側面32と34は1対の側面を構成し、
これらの側面は平行であつて、ほぼ同じ大きさを
持つ。側面33と35についても同様である。
The corners connecting the sides 32-35 may be of any suitable shape, such as rounded, pointed or chamfered. Side surfaces 32 and 34 constitute a pair of side surfaces;
These sides are parallel and have approximately the same size. The same applies to side surfaces 33 and 35.

リード43は包囲体22の中にある一端45か
ら側面34の外(第3図参照)にまで延びてお
り、そしてさらに側面34に沿つて底面28に向
つて平らな面47をもつて延びている。すべての
リード24は頂面26と底面28の間の略々中央
で包囲体から外に出る。すべてのリードは平らな
面47を有している。底面28は複数個の凹所5
0を有している(第2図)。第2図に示されてい
るように、リード24の端は凹所50の中にあ
る。
The lead 43 extends from one end 45 within the enclosure 22 to the outside of the side surface 34 (see FIG. 3), and further extends along the side surface 34 toward the bottom surface 28 with a flat surface 47. There is. All leads 24 exit the enclosure approximately centrally between the top surface 26 and the bottom surface 28. All leads have a flat surface 47. The bottom surface 28 has a plurality of recesses 5
0 (Figure 2). As shown in FIG. 2, the ends of leads 24 are within recesses 50.

第3図および第4図に示されているように、個
個のリード24は複数個の隆起部53の1つを越
えて延びている。これら複数個の隆起部53は各
側面32〜35に沿つて底面28を越えた突出部
によつて形成する。隆起部は側面32〜35と共
通面の斜面を有している。各リードは関連した隆
起部を越えて1つの凹所50の中へ入る。従つ
て、各凹所50はそれぞれ関連した隆起部に対応
して設けられており、各隆起部は1つのリードに
関連づけられている。
As shown in FIGS. 3 and 4, each lead 24 extends over one of the plurality of ridges 53. As shown in FIGS. These plurality of raised portions 53 are formed by protrusions extending beyond the bottom surface 28 along each side surface 32-35. The raised portion has a slope that is coplanar with the side surfaces 32-35. Each lead passes into one recess 50 over the associated ridge. Accordingly, each recess 50 is provided with a respective associated ridge, and each ridge is associated with one lead.

第5図に示されているように、1つのリード4
3は関連した1つの隆起部58に対向した平らな
面47を持つていて、隆起部58を越えて延びて
いる。隆起部58は他の隆起部53と同形である
ので、1つの隆起部58を詳細に説明すれば十分
であろう。隆起部58の斜面60は側面34と共
通面にある。側面34はその中央部から底面28
と同一レベルまでの区間を小さな傾斜角(例えば
約3゜)の斜面にすることができる。隆起部58の
面は斜面60から丸められた頂部62を通つて延
び、丸められた頂部62から対応する1つの凹所
66の中まで延びている。第2斜面64の側面に
対する角度は約25゜である。斜面64は全体的に
側面34から遠ざかつて底面28に向つて延びる
と共に、反対側の側面32(第2図)に向つて延
びている。
As shown in Figure 5, one lead 4
3 has a flat surface 47 opposite one associated ridge 58 and extending beyond the ridge 58. Since the ridges 58 are identical in shape to the other ridges 53, it will be sufficient to describe one ridge 58 in detail. The slope 60 of the ridge 58 is coplanar with the side surface 34. The side surface 34 extends from its center to the bottom surface 28.
The section up to the same level can be made into a slope with a small inclination angle (for example, about 3 degrees). The surface of the ridge 58 extends from the ramp 60 through the rounded top 62 and from the rounded top 62 into a corresponding recess 66 . The angle of the second slope 64 with respect to the side surface is approximately 25 degrees. The ramp 64 extends generally away from the side surface 34 toward the bottom surface 28 and toward the opposite side surface 32 (FIG. 2).

第5図には、リード43の2つの位置が示され
ている。まずリード43は、点線で示されている
ように、丸められた頂部62のところで曲げら
れ、その後(点線で示された)パンチ68がリー
ドのこの曲げられた部分から先の部分に接触す
る。パンチ68はリードを変形させ、実線で示さ
れたように斜面64に隣接した第2位置まで角度
をもつて変位される。このようにして、リード4
3の端70は1つの凹所66内に配置される。端
70はリブ56のうちのリブ73および74(第
2図)によつて横方向への移動が防止される。リ
ブ、例えば、第2図のリブ74を得るために、底
面28の隅76も高くされる。
In FIG. 5, two positions of lead 43 are shown. The lead 43 is first bent at the rounded top 62, as shown in dotted lines, and then a punch 68 (shown in dotted lines) contacts the portion of the lead beyond this bent portion. Punch 68 deforms the lead and is angularly displaced to a second position adjacent ramp 64 as shown in solid line. In this way, lead 4
3 ends 70 are placed in one recess 66. End 70 is prevented from moving laterally by ribs 73 and 74 (FIG. 2) of ribs 56. The corners 76 of the bottom surface 28 are also raised to obtain ribs, such as ribs 74 in FIG.

斜面60および包囲体22の側面34からリー
ド43を引き離すような力が加えられても、リー
ド43の端70とその近くの部分が斜面64と接
触してそのような動きを防止する。パンチ68に
よる変形後は、リード端70が斜面64と接触す
るので、そのスプリングバツク作用によつて平ら
な側面47が斜面60から離隔されるということ
はない。
Even if a force is applied to pull the lead 43 away from the slope 60 and the side surface 34 of the enclosure 22, the end 70 of the lead 43 and a portion near it will contact the slope 64 to prevent such movement. After the deformation by the punch 68, the lead end 70 contacts the slope 64, so that the flat side surface 47 is not separated from the slope 60 due to its spring back action.

第5図に示されているように、パンチ68は右
側の点線で示された第1位置から実線で示された
第2位置に向つて移動する。このことにより、リ
ード43は丸められた頂部62に沿つて曲がり、
斜面64と接触するかまたは斜面に近接する。リ
ード43が変形されると、パンチ68が除去され
てリード43と接触しなくなつた後でも、端70
は斜面64に近接したままである。
As shown in FIG. 5, the punch 68 moves from a first position shown in dotted lines on the right side to a second position shown in solid lines. This causes the lead 43 to bend along the rounded top 62,
Contacting or proximate to the slope 64. When lead 43 is deformed, even after punch 68 is removed and no longer in contact with lead 43, end 70
remains close to slope 64.

包囲体22は面取りされたエツジ79および8
0(第1図)を有しており、これらのエツジは、
リードを例えばプリント回路板に正しく接続する
ために、キヤリアを整合させるのに有用である。
The enclosure 22 has chamfered edges 79 and 8.
0 (Fig. 1), and these edges are
It is useful for aligning the carrier in order to properly connect the leads to, for example, a printed circuit board.

第6図には、リード24のうち2つの隣接した
リード100および102が包囲体22から外に
延びているのが示されている。リード100およ
び102は、包囲体22から出た付近にそれぞれ
開口部または穴106および108を有してい
る。図示されている穴は長方形であるが、適当な
任意の形でよい。この穴によりリードの可撓性が
増す。リード100および102は下方に延びて
いて、それぞれ細い部分120および122に続
いている。リード100および102は細い部分
120および122との間にそれぞれテーパ状の
縁110,112および114,116を有して
いる。この細い部分120および122は、隆起
部130および132を越えて2つの凹所50
(第6図には示されていない)の中に延びている。
リード100および102は、それぞれの隆起部
の頂部の下部分136および138において、プ
リント回路板200に半田付けにより取付けるこ
とができる。
In FIG. 6, two adjacent leads 100 and 102 of leads 24 are shown extending out from enclosure 22. In FIG. Leads 100 and 102 have openings or holes 106 and 108, respectively, near where they exit enclosure 22. The holes shown are rectangular, but may be any suitable shape. This hole increases the flexibility of the lead. Leads 100 and 102 extend downwardly into narrow portions 120 and 122, respectively. Leads 100 and 102 have tapered edges 110, 112 and 114, 116 between narrow portions 120 and 122, respectively. The narrow portions 120 and 122 extend beyond the ridges 130 and 132 into the two recesses 50.
(not shown in FIG. 6).
Leads 100 and 102 can be soldered to printed circuit board 200 at the lower portions 136 and 138 of the top of their respective ridges.

リード100および102をプリント回路板2
00の接触パツド202および204に半田付け
する時、下部分136および138を接触パツド
202および204と接触させ、半田206を細
い部分120および122に付着させる(リード
102に接着された半田の一部分だけが図示され
ている)。半田はリードの下部分136および1
38の片面または両面につけられて、リードをプ
リント回路板200に接続する。半田付けはリフ
ロー法、リツピング法、ウエーブ法または他の適
当な方法によつて実施することができる。
Connect leads 100 and 102 to printed circuit board 2
When soldering to the 00 contact pads 202 and 204, the lower portions 136 and 138 are in contact with the contact pads 202 and 204, and the solder 206 is deposited on the narrow portions 120 and 122 (only a portion of the solder adhered to the lead 102). (Illustrated). The solder is applied to the lower portions of the leads 136 and 1.
38 to connect the leads to printed circuit board 200. Soldering can be performed by reflow, ripping, waving or other suitable methods.

プリント回路板に接続される時、または、他の
物体と接触する時(例えば輸送中に他のキヤリア
と接触する時)、あるいはソケツトへの挿入の際、
隆起部130,132はリード100,102を
保持する役割を果たす。包囲体22をソケツトへ
挿入すると、テーパ部60とソケツト入口部との
間に包囲体22の側面に沿つて延在しているリー
ド部がソケツト内の導体と接触する。隆起部13
0,132はまた、ウイツキング(半田流れ)作
用の結果リード100,102と包囲体22との
間に累積される半田の量を制限し、隣接するリー
ド100と102の間に半田206のブリツヂン
グができるのが防止される。
when connected to a printed circuit board or when coming into contact with other objects (e.g. when coming into contact with other carriers during transport) or when being inserted into a socket.
The raised portions 130, 132 serve to hold the leads 100, 102. When the enclosure 22 is inserted into the socket, the leads extending along the sides of the enclosure 22 between the tapered portion 60 and the socket entrance contact the conductors within the socket. Raised portion 13
0,132 also limits the amount of solder that can accumulate between leads 100, 102 and enclosure 22 as a result of wicking effects and prevents bridging of solder 206 between adjacent leads 100 and 102. What is possible is prevented.

穴106,108によりリード100,102
は可撓性をもつており、プリント回路板の寸法が
熱的影響で変化した場合にこれを補償できる。リ
ード100および102は領域140によつて隔
てられる。リード100とリード102の間にあ
る領域140の大きさはリード100の幅にほぼ
等しい。リード102はリード100と略々等し
い幅を有する。リードの幅はそれらの間の間隔、
すなわち、領域140の大きさよりも大きくても
よい。もしリード100と102が完全に平行で
ないならば、リードの幅はそれらの間の間隔より
も少し小さくされることもある。したがつて、領
域140の幅はリード100の幅よりもわずかに
大きいか、等しいか、またはわずかに小さくする
ことができる。これらの相対幅によつてリード間
の間隔を定めることにより、キヤリア20と類似
した他のキヤリア(図示されていない)のリード
が、リード100と102との間にかみ合う(は
まり込む)ことが防止される。そのようなかみ合
いが起こると、特に自動処理工程中にリードに損
傷を与えることになる。
Leads 100, 102 through holes 106, 108
is flexible and can compensate for changes in the dimensions of the printed circuit board due to thermal effects. Leads 100 and 102 are separated by region 140. The size of region 140 between lead 100 and lead 102 is approximately equal to the width of lead 100. Lead 102 has approximately the same width as lead 100. The width of the leads is the distance between them,
That is, it may be larger than the size of the area 140. If leads 100 and 102 are not perfectly parallel, the width of the leads may be made slightly less than the spacing between them. Thus, the width of region 140 can be slightly greater than, equal to, or slightly less than the width of lead 100. By spacing the leads by their relative widths, leads from other carriers (not shown) similar to carrier 20 are prevented from interlocking between leads 100 and 102. be done. Such engagement can result in damage to the leads, especially during automated processing steps.

本発明は図面に基づいて記述されたけれども、
前記記述で言及された変更以外の変更も本発明の
範囲内で可能であることは言うまでもない。
Although the present invention has been described based on drawings,
It goes without saying that modifications other than those mentioned in the above description are possible within the scope of the invention.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の集積回路キヤリアの平面図で
あつて、一部分が切欠きになつていて内部の詳細
構造(同一尺度ではない)が示されている。第2
図は底面図、第3図は側面図、第4図は第2図の
線4−4に沿つた断面図、第5図は第2図の線5
−5に沿つた拡大断面図、第6図は2つの隣接す
るリードの側面を示したキヤリアの部分図であ
る。 (符号の説明)、26……頂面、28……底面、
32〜35……側面、43……リード、53……
隆起部、60……斜面。
FIG. 1 is a plan view of the integrated circuit carrier of the present invention, with a portion cut away to show internal details (not to scale). Second
The figure is a bottom view, Figure 3 is a side view, Figure 4 is a sectional view taken along line 4--4 in Figure 2, and Figure 5 is a cross-sectional view along line 5 in Figure 2.
6 is a partial view of the carrier showing the sides of two adjacent leads; FIG. (Explanation of symbols), 26...Top surface, 28...Bottom surface,
32-35...Side, 43...Lead, 53...
Ridge, 60...slope.

Claims (1)

【特許請求の範囲】 1 頂面と、底面と、該頂面から該底面まで延在
している少なくとも一つの側面とを有する包囲
体、 前記側面から前記底面を越えて延びており、相
互にギヤツプをもつて分離された複数個の隆起
部、および、 それぞれ前記包囲体内に位置された一端と、前
記側面から突出し前記隆起部の一つに沿つて形成
された部分とを有する複数個のリード、 を備えた集積回路用キヤリア。 2 特許請求の範囲第1項に記載の集積回路用キ
ヤリアにおいて、前記包囲体はプラスチツクで形
成された集積回路用キヤリア。
[Scope of Claims] 1. An enclosure having a top surface, a bottom surface, and at least one side surface extending from the top surface to the bottom surface, extending from the side surface beyond the bottom surface and mutually extending from the side surface to the bottom surface. a plurality of ridges separated by a gap; and a plurality of leads each having one end located within the enclosure and a portion protruding from the side surface and formed along one of the ridges. , carrier for integrated circuits. 2. An integrated circuit carrier according to claim 1, wherein the enclosure is made of plastic.
JP57129099A 1981-07-27 1982-07-26 Carrier for integrated circuit Granted JPS5827354A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US28683381A 1981-07-27 1981-07-27
US286833 1981-07-27
US286910 1981-07-27
US286832 2001-04-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP63261306A Division JPH01132148A (en) 1981-07-27 1988-10-17 Integrated circuit carrier

Publications (2)

Publication Number Publication Date
JPS5827354A JPS5827354A (en) 1983-02-18
JPH0345543B2 true JPH0345543B2 (en) 1991-07-11

Family

ID=23100361

Family Applications (2)

Application Number Title Priority Date Filing Date
JP57129099A Granted JPS5827354A (en) 1981-07-27 1982-07-26 Carrier for integrated circuit
JP62134767A Granted JPS63114153A (en) 1981-07-27 1987-05-29 Integrated circuit carrier

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP62134767A Granted JPS63114153A (en) 1981-07-27 1987-05-29 Integrated circuit carrier

Country Status (1)

Country Link
JP (2) JPS5827354A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478616B1 (en) * 2014-04-21 2015-01-15 케이.엘.이.에스 주식회사 Reflection type metal insulator

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132148A (en) * 1981-07-27 1989-05-24 Texas Instr Inc <Ti> Integrated circuit carrier
JPS592152U (en) * 1982-06-28 1984-01-09 富士通株式会社 Chip carrier with lead
US4657172A (en) * 1985-10-31 1987-04-14 American Microsystems, Inc. Apparatus and method of solder coating integrated circuit leads
JPH0644806B2 (en) * 1987-02-18 1994-06-08 三洋電機株式会社 Autofocus circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478616B1 (en) * 2014-04-21 2015-01-15 케이.엘.이.에스 주식회사 Reflection type metal insulator

Also Published As

Publication number Publication date
JPS5827354A (en) 1983-02-18
JPH0453102B2 (en) 1992-08-25
JPS63114153A (en) 1988-05-19

Similar Documents

Publication Publication Date Title
US4465898A (en) Carrier for integrated circuit
US5386087A (en) Printed circuit board having U-shaped solder mask layer separating respective contacts
JPH0376582B2 (en)
US5177326A (en) Lead wire array for a leadless chip carrier
JPH06302347A (en) Ic socket and contact therefor
JPH0345543B2 (en)
US4530552A (en) Electrical connector for integrated circuit package
US4495376A (en) Carrier for integrated circuit
US5392932A (en) Boat transport for suporting semiconductor device assemblies
JPH10256318A (en) Semiconductor device, method of manufacturing the same, method of mounting the same, circuit board mounting the same, flexible substrate, and method of manufacturing the same
JPH06111869A (en) Surface mount terminal
JP2002246512A (en) BGA package structure and mounting board structure
KR100246360B1 (en) Microvisie Package
JPH0445987B2 (en)
US8105644B2 (en) Manufacturing method of printed circuit board
EP0526147A2 (en) Film-carrier type semiconductor device and process for fabricating the same
JPS635248Y2 (en)
JPH03248543A (en) Film carrier tape
JP2502535Y2 (en) PGA type ceramic package
JP2594365B2 (en) Wiring board and method of connecting wiring board
JPH025543Y2 (en)
JPS6223136A (en) Semiconductor device
JPH09321218A (en) Semiconductor device and manufacturing method thereof
JPH11261187A (en) Board mounted components and their mounting structure
JPH04243187A (en) Printed circuit board