JPH0348658B2 - - Google Patents
Info
- Publication number
- JPH0348658B2 JPH0348658B2 JP58203474A JP20347483A JPH0348658B2 JP H0348658 B2 JPH0348658 B2 JP H0348658B2 JP 58203474 A JP58203474 A JP 58203474A JP 20347483 A JP20347483 A JP 20347483A JP H0348658 B2 JPH0348658 B2 JP H0348658B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- silicon substrate
- silicon
- semiconductor device
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/191—Preparing SOI wafers using full isolation by porous oxide silicon [FIPOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、半導体装置の製法に関するもので
ある。
ある。
一般に、半導体装置では、素子形成領域の絶縁
分離を完全にすることが望まれている。この素子
形成領域の絶縁分離の方法としては、一般にPN
接合法が用いられている。しかしながら、素子形
成領域におけるPN接合の絶縁分離は簡便ではあ
るが、リーク電流や寄生素子の発生等の問題があ
る。これに対してフツ化水素酸陽極反応（以下
「フツ酸陽極反応」という）を用いて素子形成領
域を絶縁分離する方法がある。この方法は、第１
図に示すように、シリコン基板１と陰極電極２を
フツ酸溶液３中に入れ、シリコン基板１を直流電
源の陽極に接続するとともに、陰極電極２を直流
電源４の陰極に接続して陽極と陰極間に電流を流
すことにより行われる。その結果、シリコン基板
１の陰極電極２側の部分が反応によつて多孔質シ
リコンとなる。このようなフツ酸陽極化反応は、
シリコン基板１のＰ形部分にのみ選択的に作用
し、Ｎ形部分には作用しない。例えば、シリコン
基板の表面にＮ形領域がところどころ形成されて
いるものに対して、そのＮ形領域形成面を陰極電
極側に向けてフツ酸陽極反応を施すと、第２図に
示すようにＮ形領域５を残して他の陰極電極側の
部分が多孔質シリコン部６となる。つぎに、これ
を酸化処理すると、多孔質シリコン部６は、第３
図に示すように酸化されて二酸化シリコン部７と
なる。この二酸化シリコン部７は、電気的絶縁物
であるため、Ｎ形領域５はこの二酸化シリコン部
７により絶縁分離される。ところが、このように
してＮ形領域５を絶縁分離する際において、フツ
酸陽極化反応により形成された多孔質シリコン部
層（第２図参照）と、それ以外の部分とは密度お
よび熱膨張率が異なるため、これを酸化して多孔
質シリコン部６を二酸化シリコン化する際に、基
板１に歪みが生じやすい。また多孔質シリコン部
６の酸化によつて形成された二酸化シリコン部７
とそれ以外の部分とも、やはり密度および熱膨張
率が異なるため、これを後工程において写真蝕刻
を行う場合等に悪影響を与え、またそれを用いて
形成される素子にも悪影響を与えるため、これら
の点が問題となつていた。
分離を完全にすることが望まれている。この素子
形成領域の絶縁分離の方法としては、一般にPN
接合法が用いられている。しかしながら、素子形
成領域におけるPN接合の絶縁分離は簡便ではあ
るが、リーク電流や寄生素子の発生等の問題があ
る。これに対してフツ化水素酸陽極反応（以下
「フツ酸陽極反応」という）を用いて素子形成領
域を絶縁分離する方法がある。この方法は、第１
図に示すように、シリコン基板１と陰極電極２を
フツ酸溶液３中に入れ、シリコン基板１を直流電
源の陽極に接続するとともに、陰極電極２を直流
電源４の陰極に接続して陽極と陰極間に電流を流
すことにより行われる。その結果、シリコン基板
１の陰極電極２側の部分が反応によつて多孔質シ
リコンとなる。このようなフツ酸陽極化反応は、
シリコン基板１のＰ形部分にのみ選択的に作用
し、Ｎ形部分には作用しない。例えば、シリコン
基板の表面にＮ形領域がところどころ形成されて
いるものに対して、そのＮ形領域形成面を陰極電
極側に向けてフツ酸陽極反応を施すと、第２図に
示すようにＮ形領域５を残して他の陰極電極側の
部分が多孔質シリコン部６となる。つぎに、これ
を酸化処理すると、多孔質シリコン部６は、第３
図に示すように酸化されて二酸化シリコン部７と
なる。この二酸化シリコン部７は、電気的絶縁物
であるため、Ｎ形領域５はこの二酸化シリコン部
７により絶縁分離される。ところが、このように
してＮ形領域５を絶縁分離する際において、フツ
酸陽極化反応により形成された多孔質シリコン部
層（第２図参照）と、それ以外の部分とは密度お
よび熱膨張率が異なるため、これを酸化して多孔
質シリコン部６を二酸化シリコン化する際に、基
板１に歪みが生じやすい。また多孔質シリコン部
６の酸化によつて形成された二酸化シリコン部７
とそれ以外の部分とも、やはり密度および熱膨張
率が異なるため、これを後工程において写真蝕刻
を行う場合等に悪影響を与え、またそれを用いて
形成される素子にも悪影響を与えるため、これら
の点が問題となつていた。
この発明は、シリコン基板に対して歪みを生じ
させることなくＮ形領域を絶縁分離することを目
的とする。
させることなくＮ形領域を絶縁分離することを目
的とする。
この発明は、基板の両面のところどころにＮ形
領域が形成されているＰ形シリコン基板を準備
し、このＰ形シリコン基板の両面に対してフツ化
水素酸陽極反応を施してＰ形シリコン基板をその
両面からＮ形領域の形成深さを超える深さまで多
孔質シリコン化し、ついで酸化処理を施し多孔質
シリコン部を二酸化シリコン化することによりＮ
形領域を絶縁分離し、Ｐ形シリコン基板の両面に
二酸化シリコンの絶縁層が形成されていてその絶
縁層によつてＮ形領域が絶縁分離されている半導
体装置を得ることを特徴とする半導体装置の製法
をその要旨とするものである。
領域が形成されているＰ形シリコン基板を準備
し、このＰ形シリコン基板の両面に対してフツ化
水素酸陽極反応を施してＰ形シリコン基板をその
両面からＮ形領域の形成深さを超える深さまで多
孔質シリコン化し、ついで酸化処理を施し多孔質
シリコン部を二酸化シリコン化することによりＮ
形領域を絶縁分離し、Ｐ形シリコン基板の両面に
二酸化シリコンの絶縁層が形成されていてその絶
縁層によつてＮ形領域が絶縁分離されている半導
体装置を得ることを特徴とする半導体装置の製法
をその要旨とするものである。
すなわち、この発明は、Ｐ形シリコン基板の片
面に多孔質シリコン部を形成してそれを二酸化シ
リコン層とするのではなく両面に多孔質シリコン
部を形成して二酸化シリコン層とするため表面お
よび裏面の歪みが相殺され、シリコン基板に歪み
を生じさせることなくＮ形領域を絶縁分離しうる
ようになる。
面に多孔質シリコン部を形成してそれを二酸化シ
リコン層とするのではなく両面に多孔質シリコン
部を形成して二酸化シリコン層とするため表面お
よび裏面の歪みが相殺され、シリコン基板に歪み
を生じさせることなくＮ形領域を絶縁分離しうる
ようになる。
つぎに、この発明を実施例にもとづいて詳しく
説明する。
説明する。
第４図はこの発明に用いるＰ形シリコン基板の
構成図である。すなわち、このＰ形シリコン基板
１０には、内部にＮ形埋込層（エピタキシヤル成
長を利用して形成される）１１が形成されてい
る。このＮ形埋込層１１の形成位置は、後工程に
おいて形成されるＮ形領域とＮ形領域の間、およ
びシリコン基板の内部に形成される接続路の両側
に位置決めされる。つぎに、第５図に示すよう
に、シリコン基板１０の両面の素子形成部分にＮ
形拡散を行つてそれぞれＮ形領域１２を形成す
る。このＮ形領域１２は、前記のようにＰ形シリ
コン基板１０の内部に形成されたＮ形埋込層１１
と他のＮ形埋込層１１の間に位置決めされる。そ
して、このＮ形領域１２の表面と、シリコン基板
１０の内部の接続路となる部分１３の表面および
裏面とにシリコン窒化膜１４を形成する。つぎ
に、このシリコン基板１０を第６図に示すよう
に、フツ酸溶液１５が入つている容器１６の中に
入れてその両側に電極１７を対峙させる。１７ａ
はＯリングである。この場合、シリコン基板１０
の両面がそれぞれ陽極となり、電極１７が陰極と
なる。そしてシリコン基板１０と電極１７の間に
電流を流すことにより、シリコン基板１０の表面
および裏面層が多孔質シリコン部となる。これを
第７図に示す。第７図において、斜線部分１８は
多孔質シリコン部、１３は接続路として残つたＰ
形部分、１９はＮ形埋込層１１とＮ形埋込層１１
の間の部分であつて多孔質シリコン化が行われず
に残つたＰ形部分である。つぎに、上記のシリコ
ン窒化膜１４を除去したのち、熱酸化を施し、第
８図に示すように、多孔質シリコン化部１８を二
酸化シリコン部１８′化する。その結果、Ｎ形領
域１２が絶縁性の二酸化シリコン部１８′によつ
て絶縁分離されるとともに、Ｐ形部分からなる接
続路１３も二酸化シリコン部１８′によつて絶縁
分離される。
構成図である。すなわち、このＰ形シリコン基板
１０には、内部にＮ形埋込層（エピタキシヤル成
長を利用して形成される）１１が形成されてい
る。このＮ形埋込層１１の形成位置は、後工程に
おいて形成されるＮ形領域とＮ形領域の間、およ
びシリコン基板の内部に形成される接続路の両側
に位置決めされる。つぎに、第５図に示すよう
に、シリコン基板１０の両面の素子形成部分にＮ
形拡散を行つてそれぞれＮ形領域１２を形成す
る。このＮ形領域１２は、前記のようにＰ形シリ
コン基板１０の内部に形成されたＮ形埋込層１１
と他のＮ形埋込層１１の間に位置決めされる。そ
して、このＮ形領域１２の表面と、シリコン基板
１０の内部の接続路となる部分１３の表面および
裏面とにシリコン窒化膜１４を形成する。つぎ
に、このシリコン基板１０を第６図に示すよう
に、フツ酸溶液１５が入つている容器１６の中に
入れてその両側に電極１７を対峙させる。１７ａ
はＯリングである。この場合、シリコン基板１０
の両面がそれぞれ陽極となり、電極１７が陰極と
なる。そしてシリコン基板１０と電極１７の間に
電流を流すことにより、シリコン基板１０の表面
および裏面層が多孔質シリコン部となる。これを
第７図に示す。第７図において、斜線部分１８は
多孔質シリコン部、１３は接続路として残つたＰ
形部分、１９はＮ形埋込層１１とＮ形埋込層１１
の間の部分であつて多孔質シリコン化が行われず
に残つたＰ形部分である。つぎに、上記のシリコ
ン窒化膜１４を除去したのち、熱酸化を施し、第
８図に示すように、多孔質シリコン化部１８を二
酸化シリコン部１８′化する。その結果、Ｎ形領
域１２が絶縁性の二酸化シリコン部１８′によつ
て絶縁分離されるとともに、Ｐ形部分からなる接
続路１３も二酸化シリコン部１８′によつて絶縁
分離される。
このようにこの実施例によれば、シリコン基板
１０の両面に二酸化シリコン部１８′が形成され、
それによつてＮ形領域１２が絶縁分離されるた
め、シリコン基板１０の歪みが相殺されて生じな
い。またシリコン基板１０の片面だけでなく両面
に素子形成部分となるＮ形領域１２を設けている
ため、集積度の向上効果も得られるようになる。
また上記のようにＮ形埋込層１１をＰ形シリコン
基板１０の内部に設けておいて陽極酸化を行う
と、多孔質シリコン化がそのＮ形埋込層１１の部
分までしか達しなくなつて浅くなるため、それに
よつて浅い二酸化シリコン層が形成されるように
なり、その浅い二酸化シリコン層で広い面積のＮ
形領域１２の絶縁分離をなしうるようになる。ま
た上記のように、両面に素子形成部分となるＮ形
領域１２を形成している場合には、表面および裏
面の電気的接続が問題となるが、この実施例によ
れば基板内部に接続路１３を形成しているため、
外部接続が不要となり実装密度を高めることがで
きる。
１０の両面に二酸化シリコン部１８′が形成され、
それによつてＮ形領域１２が絶縁分離されるた
め、シリコン基板１０の歪みが相殺されて生じな
い。またシリコン基板１０の片面だけでなく両面
に素子形成部分となるＮ形領域１２を設けている
ため、集積度の向上効果も得られるようになる。
また上記のようにＮ形埋込層１１をＰ形シリコン
基板１０の内部に設けておいて陽極酸化を行う
と、多孔質シリコン化がそのＮ形埋込層１１の部
分までしか達しなくなつて浅くなるため、それに
よつて浅い二酸化シリコン層が形成されるように
なり、その浅い二酸化シリコン層で広い面積のＮ
形領域１２の絶縁分離をなしうるようになる。ま
た上記のように、両面に素子形成部分となるＮ形
領域１２を形成している場合には、表面および裏
面の電気的接続が問題となるが、この実施例によ
れば基板内部に接続路１３を形成しているため、
外部接続が不要となり実装密度を高めることがで
きる。
第９図はこの発明の他の実施例によつて得られ
た半導体装置の構成図である。図において、Ａは
モス形トランジスタ部分、Ｂは太陽電池部分、Ｃ
は配線部分である。すなわち、この半導体装置
は、シリコン基板１０の片面に、二酸化シリコン
部１８′で絶縁分離されたＮ形領域１２を利用し
てモス形トランジスタＡを形成しており、他の面
に、二酸化シリコン部１８′で絶縁分離されたＮ
形領域１２を利用して太陽電池Ｂを形成してい
る。３０はモス形トランジスタＡのＰ層、３１は
Ｎ層、３２はゲート電極、３３はドレイン電極、
３４はソース電極である。また太陽電池Ｂにおい
て、３５はＰ層、３６は陰極電極、３７は陽極電
極である。また配線部分Ｃにおいて、３８は配線
用の電極である。３９はSiO2膜である。それ以
外の部分は第８図の半導体装置と実質的に同じで
ある。このように、この半導体装置は基板１０の
片面を光検出部に形成し、他の面を論理回路もし
くは出力回路に形成しうるため、小面積で高密度
の半導体装置の実現が可能となる。また基板１０
の表面および裏面の接続は内部接続路で行われる
ため外部配線が不要となり実装密度の向上効果も
得られるようになる。特に、この場合、絶縁が二
酸化シリコンによつて完全に行われるため寄生素
子の発生やリーク素子の影響等が生じず設計どお
りの特性が得られるようになる。
た半導体装置の構成図である。図において、Ａは
モス形トランジスタ部分、Ｂは太陽電池部分、Ｃ
は配線部分である。すなわち、この半導体装置
は、シリコン基板１０の片面に、二酸化シリコン
部１８′で絶縁分離されたＮ形領域１２を利用し
てモス形トランジスタＡを形成しており、他の面
に、二酸化シリコン部１８′で絶縁分離されたＮ
形領域１２を利用して太陽電池Ｂを形成してい
る。３０はモス形トランジスタＡのＰ層、３１は
Ｎ層、３２はゲート電極、３３はドレイン電極、
３４はソース電極である。また太陽電池Ｂにおい
て、３５はＰ層、３６は陰極電極、３７は陽極電
極である。また配線部分Ｃにおいて、３８は配線
用の電極である。３９はSiO2膜である。それ以
外の部分は第８図の半導体装置と実質的に同じで
ある。このように、この半導体装置は基板１０の
片面を光検出部に形成し、他の面を論理回路もし
くは出力回路に形成しうるため、小面積で高密度
の半導体装置の実現が可能となる。また基板１０
の表面および裏面の接続は内部接続路で行われる
ため外部配線が不要となり実装密度の向上効果も
得られるようになる。特に、この場合、絶縁が二
酸化シリコンによつて完全に行われるため寄生素
子の発生やリーク素子の影響等が生じず設計どお
りの特性が得られるようになる。
以上のように、この発明は、基板の両面のとこ
ろどころにＮ形領域が形成されているＰ形シリコ
ン基板を準備し、このＰ形シリコン基板の両面に
対してフツ酸陽極反応を施してＰ形シリコン基板
をその両面からＮ形領域の形成深さを超える深さ
まで多孔質シリコン化し、ついで酸化処理を施し
多孔質シリコン部を二酸化シリコン化することに
よりＮ形領域を絶縁分離し、Ｐ形シリコン基板の
両面に二酸化シリコンの絶縁層が形成されていて
その絶縁層によつてＮ形領域が絶縁分離されてい
る半導体装置を得るため、基板に歪みを生じさせ
ることなく、素子形成部分となるＮ形領域を絶縁
分離しうるようになる。また基板の両面にＮ形領
域を形成し、これを素子形成部分として利用しう
るため高集積度を実現しうるようになる。
ろどころにＮ形領域が形成されているＰ形シリコ
ン基板を準備し、このＰ形シリコン基板の両面に
対してフツ酸陽極反応を施してＰ形シリコン基板
をその両面からＮ形領域の形成深さを超える深さ
まで多孔質シリコン化し、ついで酸化処理を施し
多孔質シリコン部を二酸化シリコン化することに
よりＮ形領域を絶縁分離し、Ｐ形シリコン基板の
両面に二酸化シリコンの絶縁層が形成されていて
その絶縁層によつてＮ形領域が絶縁分離されてい
る半導体装置を得るため、基板に歪みを生じさせ
ることなく、素子形成部分となるＮ形領域を絶縁
分離しうるようになる。また基板の両面にＮ形領
域を形成し、これを素子形成部分として利用しう
るため高集積度を実現しうるようになる。
第１図ないし第３図は従来例の説明図、第４図
ないし第８図はこの発明の一実施例の説明図、第
９図は他の実施例によつて得られた半導体装置の
構成図である。 １０……シリコン基板、１１……Ｎ形埋込層、
１２……Ｎ形領域、１３……接続路、１８′……
二酸化シリコン部。
ないし第８図はこの発明の一実施例の説明図、第
９図は他の実施例によつて得られた半導体装置の
構成図である。 １０……シリコン基板、１１……Ｎ形埋込層、
１２……Ｎ形領域、１３……接続路、１８′……
二酸化シリコン部。
Claims (1)
- 【特許請求の範囲】 １ 基板の両面のところどころにＮ形領域が形成
されているＰ形シリコン基板を準備し、このＰ形
シリコン基板の両面に対してフツ化水素酸陽極反
応を施してＰ形シリコン基板をその両面からＮ形
領域の形成深さを超える深さまで多孔質シリコン
化し、ついで酸化処理を施し多孔質シリコン部を
二酸化シリコン化することによりＮ形領域を絶縁
分離し、Ｐ形シリコン基板の両面に二酸化シリコ
ンの絶縁層が形成されていてその絶縁層によつて
Ｎ形領域が絶縁分離されている半導体装置を得る
ことを特徴とする半導体装置の製法。 ２ 多孔質シリコン部の形成深さが、Ｐ形シリコ
ン基板内に予めＮ形埋込層を形成しておくことに
より制御される特許請求の範囲第１項記載の半導
体装置の製法。 ３ Ｐ形シリコン基板の表面の所定の部分とこれ
に対応する裏面の一部をマスクした状態でフツ化
水素酸陽極反応を施し、そのマスクされた部分を
表面から裏面までＰ形領域のまま残して電気的接
続路に利用しうるようにした特許請求の範囲第１
項または第２項記載の半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203474A JPS6094737A (ja) | 1983-10-28 | 1983-10-28 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203474A JPS6094737A (ja) | 1983-10-28 | 1983-10-28 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6094737A JPS6094737A (ja) | 1985-05-27 |
| JPH0348658B2 true JPH0348658B2 (ja) | 1991-07-25 |
Family
ID=16474736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58203474A Granted JPS6094737A (ja) | 1983-10-28 | 1983-10-28 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094737A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3413090B2 (ja) | 1997-12-26 | 2003-06-03 | キヤノン株式会社 | 陽極化成装置及び陽極化成処理方法 |
| JP2000277478A (ja) | 1999-03-25 | 2000-10-06 | Canon Inc | 陽極化成装置、陽極化成システム、基板の処理装置及び処理方法、並びに基板の製造方法 |
| US6410436B2 (en) | 1999-03-26 | 2002-06-25 | Canon Kabushiki Kaisha | Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate |
| JP3677199B2 (ja) | 2000-07-31 | 2005-07-27 | 和泉電気株式会社 | 押しボタンスイッチ及びこれを備えた教示ペンダント |
| JP6369544B2 (ja) * | 2014-06-27 | 2018-08-08 | 株式会社村田製作所 | めっき装置 |
-
1983
- 1983-10-28 JP JP58203474A patent/JPS6094737A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6094737A (ja) | 1985-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2863813B2 (ja) | シリコン基板上に絶縁構造を形成する方法 | |
| JPH0671043B2 (ja) | シリコン結晶体構造の製造方法 | |
| US5356827A (en) | Method of manufacturing semiconductor device | |
| US5476809A (en) | Semiconductor device and method of manufacturing the same | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| US6331470B1 (en) | Process for manufacturing a semiconductor material wafer having power regions dielectrically insulated from circuitry regions | |
| JPH0348658B2 (ja) | ||
| JPH0793368B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6227744B2 (ja) | ||
| JP2839088B2 (ja) | 半導体装置 | |
| JPS62108539A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPH0530075B2 (ja) | ||
| JP3447592B2 (ja) | 半導体装置とその製造方法 | |
| JPS5825245A (ja) | 半導体集積回路およびその製法 | |
| KR19980084714A (ko) | 반도체소자의 분리영역 제조방법 | |
| JPS5879735A (ja) | 半導体集積回路 | |
| JPH0774239A (ja) | 半導体装置の製造方法 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| JPS5951745B2 (ja) | 半導体装置の製造方法 | |
| JPH0387059A (ja) | 半導体集積回路及びその製造方法 | |
| JP2000068368A (ja) | 半導体装置の製造方法 | |
| JPS5941851A (ja) | 半導体装置の製造方法 | |
| JPS63144541A (ja) | 半導体装置およびその製造方法 | |
| JPS61141178A (ja) | 半導体装置 |