JPH0351297B2 - - Google Patents
Info
- Publication number
- JPH0351297B2 JPH0351297B2 JP19816484A JP19816484A JPH0351297B2 JP H0351297 B2 JPH0351297 B2 JP H0351297B2 JP 19816484 A JP19816484 A JP 19816484A JP 19816484 A JP19816484 A JP 19816484A JP H0351297 B2 JPH0351297 B2 JP H0351297B2
- Authority
- JP
- Japan
- Prior art keywords
- cap
- electronic component
- electronic components
- present
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子部品用キヤツプに係り、さらに詳
しくは基板上に電子部品が直接搭載されワイヤー
ボンデイングにより基板回路と前記電子部品が電
気的に接続されており、前記電子部品用キヤツプ
が基板上に載置され、搭載された前記電子部品及
び電気的接続部が密封され、加熱により前記電子
部品用キヤツプと前記基板とが接合一体化されて
成る電子部品用キヤツプに関する。
しくは基板上に電子部品が直接搭載されワイヤー
ボンデイングにより基板回路と前記電子部品が電
気的に接続されており、前記電子部品用キヤツプ
が基板上に載置され、搭載された前記電子部品及
び電気的接続部が密封され、加熱により前記電子
部品用キヤツプと前記基板とが接合一体化されて
成る電子部品用キヤツプに関する。
本発明による電子部品用キヤツプはカメラや時
計のチツプオンボードとして用いられるばかりで
なく、チツプキヤリアやピングリツドアレーなど
のパツケージの封止用として用いられるものであ
る。
計のチツプオンボードとして用いられるばかりで
なく、チツプキヤリアやピングリツドアレーなど
のパツケージの封止用として用いられるものであ
る。
従来、第３図に示すようなセラミツクス製の電
子部品用キヤツプ５があり、セラミツクスの一部
を型に流し込んで凹部を成形したり、一枚の板を
金型を用いてしぼり加工することにより前記凹部
を形成し、前記キヤツプと基板との接合部６を
Au−Snで共晶することにより接合一体化する方
法が用いられている。
子部品用キヤツプ５があり、セラミツクスの一部
を型に流し込んで凹部を成形したり、一枚の板を
金型を用いてしぼり加工することにより前記凹部
を形成し、前記キヤツプと基板との接合部６を
Au−Snで共晶することにより接合一体化する方
法が用いられている。
しかしながら、上記従来方法によれば、セラミ
ツクスは高価であるばかりでなく、基板との接合
一体化をする際に、Au−Snで共晶するなど複雑
な工程を得るため時間がかかり、又高温下で作業
するため製造コストが極めて高くなる欠点を有し
ている。
ツクスは高価であるばかりでなく、基板との接合
一体化をする際に、Au−Snで共晶するなど複雑
な工程を得るため時間がかかり、又高温下で作業
するため製造コストが極めて高くなる欠点を有し
ている。
また、セラミツクス製の電子部品用キヤツプ
は、プリント配線板への接合がきわめて困難であ
つた。
は、プリント配線板への接合がきわめて困難であ
つた。
本発明はこのような従来のセラミツクス製のキ
ヤツプをプラスチツクス製又は金属製のキヤツプ
にすることにより、接着シートを介してプリント
配線基板上に簡易迅速に接合でき、しかも電子部
品等を外気の湿分や外部衝撃から完全に保護でき
る電子部品保護用のキヤツプ（以下電子部品用キ
ヤツプという）を提供することを目的とするもの
である。
ヤツプをプラスチツクス製又は金属製のキヤツプ
にすることにより、接着シートを介してプリント
配線基板上に簡易迅速に接合でき、しかも電子部
品等を外気の湿分や外部衝撃から完全に保護でき
る電子部品保護用のキヤツプ（以下電子部品用キ
ヤツプという）を提供することを目的とするもの
である。
すなわち、本発明は前記従来技術の欠点すべて
を除去改善することを目的とし、前記特許請求の
範囲各項に記載の電子部品用キヤツプを提供する
ことにより、その目的を達成できるものである。
を除去改善することを目的とし、前記特許請求の
範囲各項に記載の電子部品用キヤツプを提供する
ことにより、その目的を達成できるものである。
〔問題点を解決するための手段およびその作用〕
以下、本発明を図面に基づいて具体的に説明す
る。第１図のａは本発明の電子部品用キヤツプの
断面図であり、第１図のｂは板の片面に銅箔３が
ある点でａと異なり、キヤツプの縦方向の水の浸
入は防止でき耐水性の良いキヤツプ構造となつて
いる。第２図は本発明の電子部品用キヤツプの製
造工程を断面図で示している。板４の片面に接着
用被膜２を形成後、該接着用被膜面側にザグリ加
工により凹部を形成すると、第１図のａに示すよ
うな本発明の電子部品用キヤツプとなる。
る。第１図のａは本発明の電子部品用キヤツプの
断面図であり、第１図のｂは板の片面に銅箔３が
ある点でａと異なり、キヤツプの縦方向の水の浸
入は防止でき耐水性の良いキヤツプ構造となつて
いる。第２図は本発明の電子部品用キヤツプの製
造工程を断面図で示している。板４の片面に接着
用被膜２を形成後、該接着用被膜面側にザグリ加
工により凹部を形成すると、第１図のａに示すよ
うな本発明の電子部品用キヤツプとなる。
また、第２図のイ及びロの前記接着用被膜２は
イミド樹脂、エポキシ樹脂、アクリル樹脂、マレ
イミドトリアジン樹脂の１種又は２種以上から選
ばれた半硬化と状態にある接着シートであること
を特徴としている。第３図は従来のセラミツクス
製の電子部品用キヤツプの断面図であり、接合部
６をAu−Snで共晶することにより接合一体化さ
れる。第４図は回路形成されたプリント配線板７
上に、電子部品９を凹部８内に搭載しボンデイン
グワイヤー１０により電子部品と基板回路を電気
的に接続した後、前記特許請求の範囲第１項に記
載の電子部品用キヤツプを基板上に搭載し、加熱
により前記電子部品用キヤツプと前記基板とが接
合一体化された断面図である。
イミド樹脂、エポキシ樹脂、アクリル樹脂、マレ
イミドトリアジン樹脂の１種又は２種以上から選
ばれた半硬化と状態にある接着シートであること
を特徴としている。第３図は従来のセラミツクス
製の電子部品用キヤツプの断面図であり、接合部
６をAu−Snで共晶することにより接合一体化さ
れる。第４図は回路形成されたプリント配線板７
上に、電子部品９を凹部８内に搭載しボンデイン
グワイヤー１０により電子部品と基板回路を電気
的に接続した後、前記特許請求の範囲第１項に記
載の電子部品用キヤツプを基板上に搭載し、加熱
により前記電子部品用キヤツプと前記基板とが接
合一体化された断面図である。
以上のように、本発明によれば、凹部を有する
電子部品用キヤツプを用いることにより簡単にか
つ経済的に安価に電子部品が密封できる利点があ
る。また、本発明においては板の片面に接着用被
膜を形成した後、ザグリ加工により凹部を形成す
るので接着用シートがキヤツプからはみ出すこと
なく接着できる利点がある。
電子部品用キヤツプを用いることにより簡単にか
つ経済的に安価に電子部品が密封できる利点があ
る。また、本発明においては板の片面に接着用被
膜を形成した後、ザグリ加工により凹部を形成す
るので接着用シートがキヤツプからはみ出すこと
なく接着できる利点がある。
第１図ａ及びｂは本発明の電子部品用キヤツプ
の断面図であり、第２図イ及びロは本発明の電子
部品用キヤツプの製造工程を概略的に図示した断
面図である。第３図は従来のセラミツクス製の電
子部品用キヤツプの断面図である。第４図は本発
明の電子部品用キヤツプと回路形成された基板と
が接合一体化された断面図である。 これらの図面において、１……電子部品用キヤ
ツプ、２……接着用被膜、３……銅箔、４……
板、５……セラミツクス製の電子部品用キヤツ
プ、６……接合部、７……有機系樹脂素材からな
るプリント配線板、８……電子部品搭載用凹部、
９……電子部品、１０……ボンデイングワイヤ
ー。
の断面図であり、第２図イ及びロは本発明の電子
部品用キヤツプの製造工程を概略的に図示した断
面図である。第３図は従来のセラミツクス製の電
子部品用キヤツプの断面図である。第４図は本発
明の電子部品用キヤツプと回路形成された基板と
が接合一体化された断面図である。 これらの図面において、１……電子部品用キヤ
ツプ、２……接着用被膜、３……銅箔、４……
板、５……セラミツクス製の電子部品用キヤツ
プ、６……接合部、７……有機系樹脂素材からな
るプリント配線板、８……電子部品搭載用凹部、
９……電子部品、１０……ボンデイングワイヤ
ー。
Claims (1)
- 【特許請求の範囲】 １ 接着用被膜が形成された板の接着用被膜面側
に、ザクリ加工により形成された凹部を有する電
子部品用キヤツプ。 ２ 前記板は金属または有機系樹脂素材から成る
ことを特徴とする特許請求の範囲第１項記載の電
子部品用キヤツプ。 ３ 前記接着用被膜は有機系樹脂接着シートであ
ることを特徴とする特許請求の範囲第１項記載の
電子部品用キヤツプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198164A JPS61179557A (ja) | 1984-09-20 | 1984-09-20 | 電子部品用キヤツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198164A JPS61179557A (ja) | 1984-09-20 | 1984-09-20 | 電子部品用キヤツプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61179557A JPS61179557A (ja) | 1986-08-12 |
| JPH0351297B2 true JPH0351297B2 (ja) | 1991-08-06 |
Family
ID=16386527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59198164A Granted JPS61179557A (ja) | 1984-09-20 | 1984-09-20 | 電子部品用キヤツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61179557A (ja) |
-
1984
- 1984-09-20 JP JP59198164A patent/JPS61179557A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61179557A (ja) | 1986-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4750092A (en) | Interconnection package suitable for electronic devices and methods for producing same | |
| US5869889A (en) | Thin power tape ball grid array package | |
| US6649834B1 (en) | Injection molded image sensor and a method for manufacturing the same | |
| TWI907467B (zh) | 具有堆疊被動組件的多層半導體封裝及其形成方法 | |
| TW365035B (en) | Semiconductor device package having a board, manufacturing method thereof and stack package using the same | |
| JPH0351297B2 (ja) | ||
| JPH02126685A (ja) | 固体イメージセンサー | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JP2622862B2 (ja) | リード付電子部品搭載用基板 | |
| KR100221562B1 (ko) | 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법 | |
| JPS63213936A (ja) | 混成集積回路装置の製造方法 | |
| JPH0334909Y2 (ja) | ||
| JP3818219B2 (ja) | 電子部品封入パッケージ並びにその製造方法 | |
| JPH01225196A (ja) | 積層混成集積回路の製造方法 | |
| JPH01146376A (ja) | チップｌｅｄ | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| JPS63114152A (ja) | 混成集積回路 | |
| JPS6334281Y2 (ja) | ||
| JPH0456187A (ja) | プリント配線板の製造方法 | |
| JPH0142344Y2 (ja) | ||
| JPS6239036A (ja) | ハイブリツドｉｃ | |
| JP2700257B2 (ja) | 配線基板付きリードフレームとその製造方法 | |
| JPS61296743A (ja) | チツプキヤリア | |
| KR100641511B1 (ko) | 고집적 반도체 패키지 및 그 제조 방법 | |
| JPH02109356A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |