Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH035691B2 - - Google Patents
[go: Go Back, main page]

JPH035691B2 - - Google Patents

Info

Publication number
JPH035691B2
JPH035691B2 JP16464783A JP16464783A JPH035691B2 JP H035691 B2 JPH035691 B2 JP H035691B2 JP 16464783 A JP16464783 A JP 16464783A JP 16464783 A JP16464783 A JP 16464783A JP H035691 B2 JPH035691 B2 JP H035691B2
Authority
JP
Japan
Prior art keywords
thyristor
snubber
circuit
voltage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16464783A
Other languages
Japanese (ja)
Other versions
JPS6057720A (en
Inventor
Yutaka Kawamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP16464783A priority Critical patent/JPS6057720A/en
Publication of JPS6057720A publication Critical patent/JPS6057720A/en
Publication of JPH035691B2 publication Critical patent/JPH035691B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08144Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches

Landscapes

  • Thyristor Switches And Gates (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 本発明は静電誘導サイリスタを用いてなる直流
スイツチ回路に係り、特に静電誘導サイリスタに
適合して効用できる格別なスナバ回路装置の改良
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a DC switch circuit using an electrostatic induction thyristor, and more particularly to an improved snubber circuit device suitable for use with an electrostatic induction thyristor.

静電誘導サイリスタ(以下SIサイリスタと称
す)はゲートターンオフサイリスタ(GTOサイ
リスタ)と同じ自己消弧機能を有する自己消弧形
サイリスタの一種であるが、GTOサイリスタと
比べて種々の利点を備えるものとして注目されて
いるところである。すなわち、 (1) スイツチングの速度が速い。
A static induction thyristor (hereinafter referred to as an SI thyristor) is a type of self-extinguishing thyristor that has the same self-extinguishing function as a gate turn-off thyristor (GTO thyristor), but it has various advantages compared to a GTO thyristor. This is something that is attracting attention. That is, (1) the switching speed is fast.

(2) ターンオフ時に熱破壊し難い。(2) Resistant to thermal damage during turn-off.

(3) ターンオフ直後の順電圧上昇率(dV/dt)
の耐量が大きい。
(3) Forward voltage rise rate immediately after turn-off (dV/dt)
Has a large tolerance.

一方、代表的なスナバ回路装置として第1図に
示すものが知られている。
On the other hand, the one shown in FIG. 1 is known as a typical snubber circuit device.

第1図は公知のスナバ回路装置を具備してなる
GTOサイリスタ採用の直流スイツチ回路例の要
部構成を示すもので、1は直流電源、2はGTO
サイリスタ、3は負荷、4は主回路浮遊インダク
タンスである。また、図において5はスナバダイ
オード、6はスナバコンデンサ、7はスナバ抵抗
である。
FIG. 1 shows a device equipped with a known snubber circuit device.
This shows the main part configuration of a DC switch circuit example that uses a GTO thyristor. 1 is a DC power supply, 2 is a GTO
A thyristor, 3 is a load, and 4 is a main circuit floating inductance. Further, in the figure, 5 is a snubber diode, 6 is a snubber capacitor, and 7 is a snubber resistor.

さらに、第2図と第3図は第1図に示した直流
スイツチ回路でオフ動作する場合とオン動作する
場合の各部波形を示す説明図である。
Further, FIGS. 2 and 3 are explanatory diagrams showing waveforms of various parts when the DC switch circuit shown in FIG. 1 is in an OFF operation and in an ON operation.

すなわち、GTOサイリスタ2を使用してスイ
ツチ動作をさせる際のスナバ回路動作はつぎの如
くである。
That is, the operation of the snubber circuit when performing a switch operation using the GTO thyristor 2 is as follows.

まず、GTOサイリスタ2により負荷電流IL
しや断するときのアノード電流ITとアノード電圧
VAKの時間的推移を表す第2図においては、いま
時点TOFでGTOサイリスタ2にオフゲートパルス
を与えたものとするに、蓄積時間TS経過後下降
時間TFの間にアノード電流ITの大半は減衰して残
りの電流がテイル期間TT後に消滅する。さらに
は、この期間のGTOサイリスタ2のアノード電
圧VAKの変化は例示の如くになる。
First, the anode current I T and anode voltage when the load current I L is cut off by the GTO thyristor 2.
In Fig. 2, which shows the time course of V AK , it is assumed that an off-gate pulse is applied to the GTO thyristor 2 at the current time T OF , and the anode current I during the falling time T F after the accumulation time T S has elapsed. Most of T decays and the remaining current disappears after the tail period T T . Furthermore, the change in the anode voltage VAK of the GTO thyristor 2 during this period is as shown in the example.

そして、かかる動作におけるスナバコンデンサ
6の機能はつぎの三点にある。その第一点はテイ
ル期間TTにおける電力損失を、ターンオフ直後
のアノード電圧VAKを抑制して低減させることで
あり、第二点はアノード電圧VAKの上昇率を制限
してターンオフ直後のGTOサイリスタ2の誤点
弧を防ぐことであり、第三点は主回路のインダク
タンス成分に蓄えられたエネルギーを吸収するこ
とにより、アノード電圧VAKに生じるスパイク電
圧ΔVCを抑制することである。
The functions of the snubber capacitor 6 in this operation are as follows. The first point is to reduce the power loss during the tail period T T by suppressing the anode voltage V AK immediately after turn-off, and the second point is to limit the rate of increase in the anode voltage V AK to reduce the power loss during the tail period T T. The third point is to prevent erroneous firing of the thyristor 2, and the third point is to suppress the spike voltage ΔV C occurring in the anode voltage V AK by absorbing the energy stored in the inductance component of the main circuit.

つぎに、GTOサイリスタ2のターンオン時の
アノード電流ITおよびスナバコンデンサ6の電圧
VCの変化は第3図に示した如くになる。
Next, the anode current I T when GTO thyristor 2 is turned on and the voltage of snubber capacitor 6
The change in V C is as shown in Figure 3.

ここに、ITPはアノード電流ITのピーク値を示し
ている。すなわち、時点TONでオンゲートする際
スナバコンデンサ6に蓄えられた電荷がスナバ抵
抗7を通して放電されるものとなり、そのエネル
ギーは熱となつて消費される。このとき、スナバ
抵抗7に印加される電力WRは、スナバコンデン
サ6の容量をCS、動作周波数をFとするに、 WR=(1/2)・CS・(ES2・F ……(1) なる関係式で表わせる。よつて、スナバ抵抗7の
発熱は回路電圧と動作周波数が上昇するにつれて
著しく増大するものとなる。
Here, I TP indicates the peak value of the anode current IT . That is, when the gate is turned on at time T ON , the charge stored in the snubber capacitor 6 is discharged through the snubber resistor 7, and the energy is consumed as heat. At this time, the power W R applied to the snubber resistor 7 is as follows , where C S is the capacitance of the snubber capacitor 6, and F is the operating frequency . F...(1) It can be expressed by the following relational expression. Therefore, the heat generated by the snubber resistor 7 increases significantly as the circuit voltage and operating frequency increase.

さて、かような直流スイツチ回路において、い
まGTOサイリスタに代えてSIサイリスタを採用
するものとすれば、前述した如くターンオフ時に
熱破壊しにくくかつ(dV/dt)耐量が大きいこ
とから、スナバコンデンサ6の容量を小さくして
スナバ抵抗7の低減できる筈である。しかしなが
ら、第1図に示した回路構成におけるGTOサイ
リスタ2を単にSIサイリスタに置換することで
は、サイリスタしや断時に主回路浮遊インダクタ
ンス4に畜えられたエネルギーにより生じるスナ
バコンデンサの過充電電圧が大きく左右するもの
となつてしまう。
Now, if an SI thyristor were to be used in place of the GTO thyristor in such a DC switch circuit, the snubber capacitor 6 would be used because it is less likely to be thermally destroyed during turn-off and has a large (dV/dt) tolerance as described above. It should be possible to reduce the snubber resistance 7 by reducing the capacitance of the snubber resistor 7. However, simply replacing the GTO thyristor 2 with an SI thyristor in the circuit configuration shown in Figure 1 increases the overcharge voltage of the snubber capacitor caused by the energy stored in the main circuit stray inductance 4 when the thyristor is disconnected. It becomes something that influences us.

これは、スパイク電圧ΔVCは主回路浮遊インダ
クタンス4の値をLSとするに、 ΔVC≒IT・√(S S) ……(2) なる関係を示す。ただし、アノード電流ITはしや
断時の値である。このため、スナバコンデンサ6
の容量CSを小さくするとスパイク電圧ΔVCが極め
て大きくなり、したがつてSIサイリスタの許容順
電圧を越えるものとなる不具合を生じる。
This indicates that the spike voltage ΔV C has the following relationship, where LS is the value of the main circuit stray inductance 4, ΔV CIT ·√( S S )...(2). However, the anode current I T is the value when the anode current is cut off. For this reason, the snubber capacitor 6
If the capacitance C S is made small, the spike voltage ΔV C becomes extremely large, resulting in a problem in which it exceeds the allowable forward voltage of the SI thyristor.

本発明は上述したような点に着目しなされたも
ので、SIサイリスタを採用した直流スイツチ回路
にあつてSIサイリスタに適合し作用効果を奏する
簡便な構成のスナバ回路装置を提供するものであ
る。以下、本発明を図面に基づいて説明する。
The present invention has been made with attention to the above-mentioned points, and it is an object of the present invention to provide a snubber circuit device with a simple configuration that is compatible with the SI thyristor and exhibits effects in a DC switch circuit employing the SI thyristor. Hereinafter, the present invention will be explained based on the drawings.

第4図は本発明の一実施例の要部構成を示すも
ので、5′はスナバダイオード、6′はスナバコン
デンサ、7′はインピーダンス素子例のスナバ抵
抗、SはSIサイリスタである。図中、第1図と同
符号のものは同じ構成部分を示す。かようなもの
は、SIサイリスタのスナバ回路構成部について第
1図と対比すれば、スナバ抵抗7′がスナバダイ
オード5′、スナバコンデンサ6′からなる直列接
続体の2個間の接続点と直流電源1の正電極との
間に配されてなる相違点をもつものである。かか
る構成についてその各部の波形の時間推移を第2
図および第3図に類して表した第5図および第6
図を参照してつぎに詳細説明する。
FIG. 4 shows the configuration of essential parts of an embodiment of the present invention, in which 5' is a snubber diode, 6' is a snubber capacitor, 7' is a snubber resistor as an example of an impedance element, and S is an SI thyristor. In the figure, the same reference numerals as in FIG. 1 indicate the same components. In contrast to Fig. 1 for the snubber circuit component of an SI thyristor, the snubber resistor 7' connects to the connection point between the two series-connected bodies consisting of the snubber diode 5' and the snubber capacitor 6'. The difference is that it is placed between the positive electrode of the power source 1. Regarding this configuration, the time transition of the waveform of each part is
Figures 5 and 6 are similar to Figures 3 and 3.
A detailed explanation will be given below with reference to the drawings.

ここに、第5図は第4図回路におけるオフ動作
時のアノード電流IT′およびアノード電圧VAK′の
波形を示し、さらには第6図はオン動作時のアノ
ード電流IT′およびスナバコンデンサ6′の電圧
VC′を示している。
Here, FIG. 5 shows the waveforms of the anode current I T ′ and anode voltage V AK ′ during OFF operation in the circuit shown in FIG. 4, and FIG. 6' voltage
It shows V C ′.

すなわち、時点TOFでSIサイリスタ8にオフゲ
ートパルスを与えると、蓄積時間TS経過後下降
時間TFの間にアノード電流IT′の大半は減衰して
残りの電流がテイル期間TT後に消滅する。した
がつて、この変化は第2図に示したアノード電流
ITと同様であるが、アノード電圧VAK,VAK′特性
の両者は著しく異なるものとなる。これは、図示
の如くスナバコンデンサ6′が直流電源1に接続
されてなるスナバ抵抗7′により、スナバコンデ
ンサ6′はSIサイリスタ8の導通期間中に常に直
流電源1電圧ESに充電され、よつて、アノード電
圧VAK′はフオール期間終了後直ちに電源電圧値
以上を示すことになる。なお、このときのスパイ
ク電圧ΔVC′は前述の主回路のインダクタンス成
分に生じて式(2)で与えられる。さらに、SIサイリ
スタ8が時点TONでターンオンすると、アノード
電流IT′は図示の如くに増加するものとなつて、
スナバコンデンサ6′に蓄えられた電荷を放電す
る接続を有せずスナバ抵抗7′による電力損失が
生じない。
In other words, when an off-gate pulse is given to the SI thyristor 8 at time T OF , most of the anode current I T ' attenuates during the fall time T F after the accumulation time T S has elapsed, and the remaining current is reduced after the tail period T T. Disappear. Therefore, this change results in the anode current shown in Figure 2.
Although it is similar to IT , both the anode voltage V AK and V AK ' characteristics are significantly different. This is because the snubber capacitor 6' is always charged to the DC power supply 1 voltage E S during the conduction period of the SI thyristor 8 due to the snubber resistor 7' in which the snubber capacitor 6' is connected to the DC power supply 1 as shown in the figure. Therefore, the anode voltage V AK ' immediately exceeds the power supply voltage value after the fall period ends. Note that the spike voltage ΔV C ' at this time occurs in the inductance component of the above-mentioned main circuit and is given by equation (2). Furthermore, when the SI thyristor 8 is turned on at time T ON , the anode current I T ' increases as shown in the figure, so that
Since there is no connection for discharging the charge stored in the snubber capacitor 6', no power loss occurs due to the snubber resistor 7'.

かくの如く、本実施例はSIサイリスタ8をその
性能を十分に発揮せしめスナバ回路のインピーダ
ンス素子部分において電力損失を発生せず、回路
電圧、動作周波数ともに高く選定可能になるもの
であり、SIサイリスタ採用の直流スイツチ回路に
最適なスナバ回路装置を実現したものである。さ
らに、この点をより具体的に示すと、SIサイリス
タは熱破壊しにくく(dV/dt)耐量が大きいた
めターンオフ直後のアノード電圧の急上昇に耐え
られ、SIサイリスタのターンオフ時スナバコンデ
ンサの過充電電圧を低くすためにそのコンデンサ
容量を大きく選んでも、ターンオン時の電力喪失
に何ら支障をきたさないもとのすることができ
る。
As described above, this embodiment allows the SI thyristor 8 to fully demonstrate its performance, does not generate power loss in the impedance element part of the snubber circuit, and allows selection of a high circuit voltage and operating frequency. This is a snubber circuit device that is ideal for the DC switch circuit used. Furthermore, to illustrate this point more specifically, SI thyristors are less susceptible to thermal breakdown (dV/dt) and have a large withstand capacity, so they can withstand a sudden increase in anode voltage immediately after turn-off, and the overcharge voltage of the snubber capacitor at turn-off of the SI thyristor. Even if the capacitor capacity is selected to be large in order to lower the power, it is possible to do so without causing any problem in power loss at turn-on.

第7図は本発明の他の実施例の要部構成を示す
もので、5″はスナバダイオード、6″はスナバコ
ンデンサ、7″はスナバ抵抗、8′はSIサイリスタ
である。すなわち、第7図に示したものは、第4
図に示した直流スイツチ回路例、したがつてSIサ
イリスタ8を直流電源1の正極側より負荷3等を
介し、接続した直流電源1に通ずる系統に対し、
SIサイリスタ8′を負荷3の正電位側に配した例
である。なお、スナバダイオード5″、スナバコ
ンデンサ6″およびスナバ抵抗7″よりなるスナバ
回路構成も第4図に示したものと同様であること
明白である。よつて、第7図に示した装置は第4
図装置と同じ機能を有するものである。
FIG. 7 shows the main part configuration of another embodiment of the present invention, in which 5'' is a snubber diode, 6'' is a snubber capacitor, 7'' is a snubber resistor, and 8' is an SI thyristor. The one shown in the figure is the fourth
For the example of the DC switch circuit shown in the figure, the SI thyristor 8 is connected to the DC power supply 1 from the positive side of the DC power supply 1 via the load 3 etc.
This is an example in which the SI thyristor 8' is placed on the positive potential side of the load 3. It is clear that the configuration of the snubber circuit consisting of the snubber diode 5'', the snubber capacitor 6'' and the snubber resistor 7'' is the same as that shown in FIG. 4. Therefore, the device shown in FIG. 4
It has the same function as the figure device.

第8図は第4図装置の一変形例を示すもので、
図中第1図および第4図と同符号のものは同じ構
成部分を示している。すなわち、第8図に示した
ものは、第1図装置に具備された公知のスナバ回
路部分を第4図装置に併設する如く構成した一例
である。したがつて、かかる一例もまた第4図装
置と同様の効果が得られることは明らかである。
FIG. 8 shows a modification of the device shown in FIG.
In the drawings, the same reference numerals as in FIGS. 1 and 4 indicate the same components. That is, what is shown in FIG. 8 is an example of a configuration in which the known snubber circuit portion provided in the device shown in FIG. 1 is installed in conjunction with the device shown in FIG. Therefore, it is clear that this example also provides the same effect as the device shown in FIG. 4.

以上説明したように本発明によれば、SIサイリ
スタ採用の直流スイツチ回路に有用かつ格別な装
置を提供できる。
As explained above, according to the present invention, it is possible to provide a special and useful device for a DC switch circuit employing an SI thyristor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図と第2図および第3図は公知のスナバ回
路装置を備えたGTOサイリスタ採用の直流スイ
ツチ回路例を示す回路図とその各部波形の時間推
移をそれぞれ表す説明図、第4図と第5図および
第6図は本発明の一実施例を示す回路図とその各
部波形の時間推移をそれぞれ表す説明図、第7図
は本発明の他の実施例を示す回路図、第8図は第
4図装置の一変形例を示す回路図である。 3……負荷、4……主回路浮遊インダクタン
ス、5,5′,5″……スナバダイオード、6,
6′,6″……スナバコンデンサ、7,7′,7″…
…スナバ抵抗、8,8′,8″……静電誘導サイリ
スタ(SIサイリスタ)。
1, 2, and 3 are circuit diagrams showing an example of a DC switch circuit employing a GTO thyristor equipped with a known snubber circuit device, and explanatory diagrams showing the time course of the waveforms of each part, respectively. 5 and 6 are circuit diagrams showing one embodiment of the present invention and explanatory diagrams showing time transitions of waveforms of each part, respectively. FIG. 7 is a circuit diagram showing another embodiment of the present invention, and FIG. FIG. 4 is a circuit diagram showing a modified example of the device. 3...Load, 4...Main circuit floating inductance, 5, 5', 5''...Snubber diode, 6,
6', 6''... Snubber capacitor, 7, 7', 7''...
...Snubber resistor, 8,8',8''...Static induction thyristor (SI thyristor).

Claims (1)

【特許請求の範囲】[Claims] 1 直流電源と負荷と静電誘導サイリスタを少な
くとも備えてなる直流スイツチ回路において、ダ
イオードに直列にコンデンサを接続した直列接続
体を前記静電誘導サイリスタに並列接続し、該ダ
イオードとコンデンサの接続点にインピーダンス
素子の一端を接続するとともに、該インピーダン
ス素子の他端を、静電誘導サイリスタの導通期間
中前記コンデンサを充電する如く前記直流電源に
接続したことを特徴とする静電誘導サイリスタの
スナバ回路装置。
1. In a DC switch circuit comprising at least a DC power source, a load, and an electrostatic induction thyristor, a series connection body consisting of a diode and a capacitor connected in series is connected in parallel to the electrostatic induction thyristor, and a connection point between the diode and the capacitor is connected in parallel to the electrostatic induction thyristor. A snubber circuit device for a static induction thyristor, characterized in that one end of an impedance element is connected, and the other end of the impedance element is connected to the DC power supply so as to charge the capacitor during the conduction period of the static induction thyristor. .
JP16464783A 1983-09-07 1983-09-07 Snubber circuit device of electrostatic induction thyristor Granted JPS6057720A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16464783A JPS6057720A (en) 1983-09-07 1983-09-07 Snubber circuit device of electrostatic induction thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16464783A JPS6057720A (en) 1983-09-07 1983-09-07 Snubber circuit device of electrostatic induction thyristor

Publications (2)

Publication Number Publication Date
JPS6057720A JPS6057720A (en) 1985-04-03
JPH035691B2 true JPH035691B2 (en) 1991-01-28

Family

ID=15797150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16464783A Granted JPS6057720A (en) 1983-09-07 1983-09-07 Snubber circuit device of electrostatic induction thyristor

Country Status (1)

Country Link
JP (1) JPS6057720A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734657B2 (en) * 1985-04-30 1995-04-12 三菱電機株式会社 GTO thyristor snubber circuit
JP3191653B2 (en) * 1996-01-17 2001-07-23 三菱電機株式会社 Semiconductor switching equipment for power devices

Also Published As

Publication number Publication date
JPS6057720A (en) 1985-04-03

Similar Documents

Publication Publication Date Title
JP3811681B2 (en) High voltage pulse generator
CN108141209B (en) Circuit for isolating load from source
US5663672A (en) Transistor gate drive circuit providing dielectric isolation and protection
CN109889028B (en) A kind of absorption capacitor precharge circuit and peak voltage absorption circuit
CN110138360B (en) A high-efficiency pulse power generation circuit of demagnetization switch based on RSD
WO2019062262A1 (en) DC SEMICONDUCTOR RELAY
JP3016860B2 (en) GTO thyristor circuit
JPH035691B2 (en)
JPH10174424A (en) Power converter
JP4321491B2 (en) Voltage-driven semiconductor device driving apparatus
CN104795991A (en) DC/DC converter and output circuit, and power transmission method
JP2002530823A (en) Protection system in power modulator to protect connected load
JP2682019B2 (en) Snubber circuit
JPH03198618A (en) Snubber circuit for power converter
JPH07143733A (en) Snubber circuit
JPH0134524Y2 (en)
JPS6019211B2 (en) Surge absorption circuit
KR200205089Y1 (en) Control circuit for voltage overshooting in the snubber circuit
JPS6325859Y2 (en)
JP3667927B2 (en) Simultaneous ON prevention means
GB2050738A (en) Switching inductive loads
JPS6244064A (en) Overvoltage suppressor
JPS5914356A (en) Gate controller for gate turn-off thyristor
JP2022181238A (en) Active clamp circuit
JPS60106371A (en) Protecting circuit of turn off thyristor