JPH0359570B2 - - Google Patents
Info
- Publication number
- JPH0359570B2 JPH0359570B2 JP57113858A JP11385882A JPH0359570B2 JP H0359570 B2 JPH0359570 B2 JP H0359570B2 JP 57113858 A JP57113858 A JP 57113858A JP 11385882 A JP11385882 A JP 11385882A JP H0359570 B2 JPH0359570 B2 JP H0359570B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- deposited
- present
- insb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3422—Antimonides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Physical Vapour Deposition (AREA)
- Hall/Mr Elements (AREA)
Description
本発明は半導体として各種用途に有用なインジ
ウム−ガリウム−アンチモン系化合物薄膜の製造
方法、さらに詳しくいえば、インジウムとガリウ
ムの組成比を広い範囲にわたつて任意の割合に調
整しうる実用性の優れたインジウム−ガリウム−
アンチモン系化合物薄膜の製造方法に関するもの
である。 式In1-yGaySb（ただしｙは原子比を示す１未満
の数）で示されるインジウム−ガリウム−アンチ
モン系化合物は、InSbに比較してホール係数が
大きいので、磁電変換素子として用いた場合、感
度が大きく最大磁束密度感度も大きくなるという
利点を有する。したがつて、In1-yGaySbは半導
体素子材料として極めて有用な物質ということが
できるが、この物質を単相として得る場合には、
バルク結晶の際にも、その製造が困難であるとい
う欠点がある。 一方、この半導体材料を用いて、例えば磁電変
換素子や薄膜電界効果型トランジスターなどの半
導体装置とする場合には、これを薄膜状にする必
要がある。 従来、このような薄膜を形成させる方法とし
て、バルク結晶を切り出して研磨する方法が知ら
れている。しかしながら、この方法で得られた薄
膜は優れた特性を有するものの、このような単結
晶の切り出しや研磨は多量のロスを生じ、工業的
方法としては必ずしも適当ではない。 また極めて簡単な薄膜形成法として、組成元素
であるIn、Ga、Sbを蒸着する一段形成法が挙げ
られるが、この方法においては単相のIn1-y
GaySbは形成しにくく、たとえ形成されたとし
てもその特性は極めて悪く、その上蒸着生成物の
InとGaとSbの組成比をコートロールすることが
極めて困難であつて、所望の組成比の結晶蒸着膜
が得にくいという欠点がある。 本発明者らは、このような欠点を改善すべく鋭
意研究を重ねた結果、アンチモンとインジウム
を、アンチモンとインジウムの膜中の組成比があ
る一定の範囲になるように加熱基板上に蒸着さ
せ、次いでその上にガリウム単独又はガリウムと
アンチモンを蒸着させることにより、極めて容易
にかつ任意のGaの原子比（ｙ）のIn1-yGaySb薄
膜を得ることができることを見出し、この知見に
基づいて本発明を完成するに至つた。 すなわち、本発明は、アンチモンとインジウム
をアンチモンとインジウムの膜中の組成比
（FSb／FIo）が0.65〜0.95になるように加熱基板上
に蒸着させ、次いでその上にガリウム単独又はガ
リウムとアンチモンとを同時に蒸着させることを
特徴とする一般式 In1-yGaySb （式中のｙはガリウムの原子比を示す１未満の数
である） で表わされるインジウム−ガリウム−アンチモン
系化合物薄膜の製造方法を提供するものである。 本発明方法においては、まずアンチモン（Sb）
とインジウム（In）を、その膜中の組成比
（FSb／FIoが0.65〜0.95の範囲になるように加熱基
板上に蒸着させて薄膜を形成させる。この際、
FSb／FIoは、基板面への原子到達速度の比（アラ
イバルレートレーシヨ）ASb／AIoと基板加熱の程
度によつてほぼ知ることができる。すなわち
FSb／FIoとASb／AIoとの間に、一般にはFSb／FIo
≦ASb／AIoの関係式が成り立ち、ASb／AIoが0.85
以下の時にはASb／AIoとFSb／FIoが等しくなるの
で一義的にFSb／FIoが決まる。また蒸着初期の基
板温度が、例えば10-5torrの真空下で420℃以上
と高く、かつASb／AIoが0.85よりも大きいときに
はFSb／FIo＜ASb／AIoになるので所望の組成比に
合わせて若干多くのSbを蒸着させる。 このように、まずアンチモンとインジウムの組
成比（FSb／FIo）が0.65〜0.95の範囲になるよう
に加熱基板上に薄膜を形成させておき、次いでガ
リウム（Ga）単独又はガリウムとアンチモンと
を同時に蒸着させる。この際、In1-yGaySb薄膜
中のGa組成の原子比ｙは、次の式 ｙ＝AGa／ΣASb （式中のAGa／ΣASbはGaとSbの基板面への原子
到達速度の比であり、ΣASbは最初にInとともに
蒸着した時のSbの基板面への到達速度と、Gaと
同時に蒸着させる時のSbの基板面への到達速度
の和である） でほぼ与えられる。 すなわち、本発明方法においては、ｙの一義的
なコントロールを原子到達速度比によつて行うこ
とができる。ちなみにこの量は薄膜形成を行う
際、あらかじめコントロールしうる量である。 このようなｙの一義的なコントロールの可能性
は、最初のInSb薄膜の形成時の条件によつて左
右され、例えばFSb／FIoが0.95より大きい条件で
InSb薄膜を形成させた場合には、ｙは決まらず、
２相あるいは３層の薄膜が得られるが、これらは
極めて特性が劣る。また、FSb／FIoが0.65より小
さい条件でInSb薄膜を形成させた場合には、得
られた膜は透明になつて極めて特性が劣るように
なる。 すなわち、本発明に従い、FSb／FIoが0.65〜
0.95の範囲になるように、適当量のIn過剰のInSb
薄膜を形成させることが、単相のIn1-yGaySbを
得る上で不可決であり、この場合にのみｙは蒸着
条件により一義的に決まることになる。 本発明の方法における初めのInSbの蒸着は、
InSbを蒸発源としてもよいが、ASb／AIoを容易
にコントロールするには、InとSbを別個の蒸発
源とすることが好ましい。この場合もSb源とし
てSb単体を用いてよいことはもちろんであるが、
GaSb、InSbなどの化合物を使用することができ
る。蒸発源として、一般に高純度のものを使用す
ることが好ましいが、本発明の方法においては、
スリーナイン程度のものを用いても得られる半導
体素子の特性は実質的に変わらない。したがつて
本発明の方法は、このような比較的純度の低いも
のを蒸着源として使用できるという利点を有す
る。 本発明の方法における次の蒸着においては、
Gaのみを蒸着させるか又はGaとSbとを同時に蒸
着させるかは、所望するｙ値により適宜選択さ
れ、例えばｙが0.3以下の場合にはどちらの方法
でもよいが、0.3を超える場合には後者の方法が
好ましい。これは、前者の方法を用いると、Sb
に対するInとGaの和の割合が多くなりすぎるた
め良質の膜が形成されにくいからである。この際
のGaの供給源としては、Ga単体のほか、GaSb
も使用しうる。 本発明の方法に用いられる蒸着用基板には、特
に制限はなく、一般に慣用されているものが有利
に用いられる。そのような基板としては、例えば
サフアイア、CaF2、NaCl、雲母、ガラス、Cr−
ドーブのGaAsなどを挙げることができる。特に
好ましいのは結晶性基板類である。 本発明の方法において、蒸着工程中、上記基板
は最初のInSb蒸着では、InSbの融点である約530
℃以下の温度に保たれるならば特に制限されな
い。通常基板は530℃以下の適当な温度に設定さ
れるが、蒸着中に温度を上昇させたり下降させる
など、また、ゆるやかにあるいは急速に変動させ
ることもできる。また、次の蒸着工程では、基板
の温度は、通常InSb蒸着形成における終点時の
温度に保たれるが、より高い又はより低い温度に
変更設定してもよいし、蒸着中に徐々にあるいは
急激に昇温又は降温させることもできる。 また、本発明の方法において、金属を蒸着させ
るときの真空度は、一般に用いられている
10-3Torr以上が好都合に採用される。その最低
の限界は、InとSbとAsのミーンフリーパス
（mean free path）から決定され、それより高い
適当な真空度が用いられる。また、蒸着装置（ベ
ルジヤー）内をN2、Arなどで置換してから所望
の真空度に減圧することもできる。 本発明の方法で得られる蒸着製品は、半導体素
子としての用途、さらにその所望特性などに応
じ、その特性が保たれる範囲内の任意の厚さに形
成させることができる。通常、数100Åから数
10μｍまでの範囲が工業的に有利に採用される。 本発明の方法を実施する手段ないし装置類は、
前記の本発明の技術概念を逸脱しない限り、なん
ら制限を受けない。例えば、蒸着にはヒーター加
熱又はEB加熱などの加熱手段やフラツシユ蒸着
などの極めて通常の手段を採用してもよいし、
MBE、イオンビーム法などを適用することもで
きる。 さらに、本発明の方法による薄膜の蒸着形成速
度は、例えば0.1〜1000Å／secの広い範囲が採用
できるが、到達速度比のコントロールの容易さか
ら、１〜100Å／sec程度の膜厚形成速度が好まし
い。 次に実施例によつて本発明をさらに詳細に説明
する。 実施例 １ 基板として雲母を用い、６枚のウエハーが設置
できる同心円周上に回転する基板ホルダーを有す
る蒸着装置を使用した。 原料In、Sb、Gaはフルウチ化学社製６−Ｎの
ものを用いた。 真空度を５×10-6Torrにし、基板温度を400℃
に設定した。次にASb／AIoが0.94になるようにし
て、基板温度を500℃まで上昇しつつSbとInを30
分間蒸着した。次いで基板温度を540℃に上昇さ
せながらGaをAGa／ASbが0.20になるように４分
間蒸着した。 得られた薄膜をＸ線回折で調べたところｙが
0.2の単相の三元系結晶In0.8Ga0.2Sbが得られてい
ることがわかつた。 ６枚のウエハーの特性をパウ法で測定したとこ
ろ、移動度は25000〜26500cm2／Ｖ・secであり、
ホール係数は850〜900cm3／ｃであつた。 ちなみに、InSbの形成段階までで止める別の
蒸着により得られた膜の移動度は22000〜23000
cm2／Ｖ・secで、ホール係数は300〜320cm3／ｃで
あつた。 比較例 １ 実施例１における最初のInSb形成時のASb／
AIoを1.2にする以外は、実施例１とまつたく同様
な操作を行い、Gaを後で蒸着したところ、得ら
れた膜の移動度は4000〜5000cm2／Ｖ・sec、ホー
ル係数は100〜130cm3／ｃであつた。 比較例 ２ 実施例１と同じ条件でIn、Sb、Gaを同時に蒸
着させたところ、得られた膜の移動度は3000〜
4000cm2／Ｖ・sec、ホール係数は150〜200cm3／ｃ
であつた。 実施例 ２ Ga単独に代えてGaとSbを蒸着する以外は実施
例１と同一の条件で、次のようにしてIn0.8Ga0.2
Sb薄膜を形成させた。 まず、ASb／AIoを0.83にして蒸着し、引き続い
てΣASb／AIoが0.94になるようにSbを、また
AGa／ΣASbが0.2になるようにGaを同時に蒸着し
た。得られた薄膜のＸ線回折パターンより計算し
たｙは0.20になつていて、しかもその特性は実験
誤差内で実施例１と同様であつた。 実施例 ３〜５ 第１表に示すような各種到達速度比を用い、実
施例１と同様な蒸着条件で各種薄膜を形成し、そ
れぞれについてｙと特性を求めた。その結果を第
１表に示す。
ウム−ガリウム−アンチモン系化合物薄膜の製造
方法、さらに詳しくいえば、インジウムとガリウ
ムの組成比を広い範囲にわたつて任意の割合に調
整しうる実用性の優れたインジウム−ガリウム−
アンチモン系化合物薄膜の製造方法に関するもの
である。 式In1-yGaySb（ただしｙは原子比を示す１未満
の数）で示されるインジウム−ガリウム−アンチ
モン系化合物は、InSbに比較してホール係数が
大きいので、磁電変換素子として用いた場合、感
度が大きく最大磁束密度感度も大きくなるという
利点を有する。したがつて、In1-yGaySbは半導
体素子材料として極めて有用な物質ということが
できるが、この物質を単相として得る場合には、
バルク結晶の際にも、その製造が困難であるとい
う欠点がある。 一方、この半導体材料を用いて、例えば磁電変
換素子や薄膜電界効果型トランジスターなどの半
導体装置とする場合には、これを薄膜状にする必
要がある。 従来、このような薄膜を形成させる方法とし
て、バルク結晶を切り出して研磨する方法が知ら
れている。しかしながら、この方法で得られた薄
膜は優れた特性を有するものの、このような単結
晶の切り出しや研磨は多量のロスを生じ、工業的
方法としては必ずしも適当ではない。 また極めて簡単な薄膜形成法として、組成元素
であるIn、Ga、Sbを蒸着する一段形成法が挙げ
られるが、この方法においては単相のIn1-y
GaySbは形成しにくく、たとえ形成されたとし
てもその特性は極めて悪く、その上蒸着生成物の
InとGaとSbの組成比をコートロールすることが
極めて困難であつて、所望の組成比の結晶蒸着膜
が得にくいという欠点がある。 本発明者らは、このような欠点を改善すべく鋭
意研究を重ねた結果、アンチモンとインジウム
を、アンチモンとインジウムの膜中の組成比があ
る一定の範囲になるように加熱基板上に蒸着さ
せ、次いでその上にガリウム単独又はガリウムと
アンチモンを蒸着させることにより、極めて容易
にかつ任意のGaの原子比（ｙ）のIn1-yGaySb薄
膜を得ることができることを見出し、この知見に
基づいて本発明を完成するに至つた。 すなわち、本発明は、アンチモンとインジウム
をアンチモンとインジウムの膜中の組成比
（FSb／FIo）が0.65〜0.95になるように加熱基板上
に蒸着させ、次いでその上にガリウム単独又はガ
リウムとアンチモンとを同時に蒸着させることを
特徴とする一般式 In1-yGaySb （式中のｙはガリウムの原子比を示す１未満の数
である） で表わされるインジウム−ガリウム−アンチモン
系化合物薄膜の製造方法を提供するものである。 本発明方法においては、まずアンチモン（Sb）
とインジウム（In）を、その膜中の組成比
（FSb／FIoが0.65〜0.95の範囲になるように加熱基
板上に蒸着させて薄膜を形成させる。この際、
FSb／FIoは、基板面への原子到達速度の比（アラ
イバルレートレーシヨ）ASb／AIoと基板加熱の程
度によつてほぼ知ることができる。すなわち
FSb／FIoとASb／AIoとの間に、一般にはFSb／FIo
≦ASb／AIoの関係式が成り立ち、ASb／AIoが0.85
以下の時にはASb／AIoとFSb／FIoが等しくなるの
で一義的にFSb／FIoが決まる。また蒸着初期の基
板温度が、例えば10-5torrの真空下で420℃以上
と高く、かつASb／AIoが0.85よりも大きいときに
はFSb／FIo＜ASb／AIoになるので所望の組成比に
合わせて若干多くのSbを蒸着させる。 このように、まずアンチモンとインジウムの組
成比（FSb／FIo）が0.65〜0.95の範囲になるよう
に加熱基板上に薄膜を形成させておき、次いでガ
リウム（Ga）単独又はガリウムとアンチモンと
を同時に蒸着させる。この際、In1-yGaySb薄膜
中のGa組成の原子比ｙは、次の式 ｙ＝AGa／ΣASb （式中のAGa／ΣASbはGaとSbの基板面への原子
到達速度の比であり、ΣASbは最初にInとともに
蒸着した時のSbの基板面への到達速度と、Gaと
同時に蒸着させる時のSbの基板面への到達速度
の和である） でほぼ与えられる。 すなわち、本発明方法においては、ｙの一義的
なコントロールを原子到達速度比によつて行うこ
とができる。ちなみにこの量は薄膜形成を行う
際、あらかじめコントロールしうる量である。 このようなｙの一義的なコントロールの可能性
は、最初のInSb薄膜の形成時の条件によつて左
右され、例えばFSb／FIoが0.95より大きい条件で
InSb薄膜を形成させた場合には、ｙは決まらず、
２相あるいは３層の薄膜が得られるが、これらは
極めて特性が劣る。また、FSb／FIoが0.65より小
さい条件でInSb薄膜を形成させた場合には、得
られた膜は透明になつて極めて特性が劣るように
なる。 すなわち、本発明に従い、FSb／FIoが0.65〜
0.95の範囲になるように、適当量のIn過剰のInSb
薄膜を形成させることが、単相のIn1-yGaySbを
得る上で不可決であり、この場合にのみｙは蒸着
条件により一義的に決まることになる。 本発明の方法における初めのInSbの蒸着は、
InSbを蒸発源としてもよいが、ASb／AIoを容易
にコントロールするには、InとSbを別個の蒸発
源とすることが好ましい。この場合もSb源とし
てSb単体を用いてよいことはもちろんであるが、
GaSb、InSbなどの化合物を使用することができ
る。蒸発源として、一般に高純度のものを使用す
ることが好ましいが、本発明の方法においては、
スリーナイン程度のものを用いても得られる半導
体素子の特性は実質的に変わらない。したがつて
本発明の方法は、このような比較的純度の低いも
のを蒸着源として使用できるという利点を有す
る。 本発明の方法における次の蒸着においては、
Gaのみを蒸着させるか又はGaとSbとを同時に蒸
着させるかは、所望するｙ値により適宜選択さ
れ、例えばｙが0.3以下の場合にはどちらの方法
でもよいが、0.3を超える場合には後者の方法が
好ましい。これは、前者の方法を用いると、Sb
に対するInとGaの和の割合が多くなりすぎるた
め良質の膜が形成されにくいからである。この際
のGaの供給源としては、Ga単体のほか、GaSb
も使用しうる。 本発明の方法に用いられる蒸着用基板には、特
に制限はなく、一般に慣用されているものが有利
に用いられる。そのような基板としては、例えば
サフアイア、CaF2、NaCl、雲母、ガラス、Cr−
ドーブのGaAsなどを挙げることができる。特に
好ましいのは結晶性基板類である。 本発明の方法において、蒸着工程中、上記基板
は最初のInSb蒸着では、InSbの融点である約530
℃以下の温度に保たれるならば特に制限されな
い。通常基板は530℃以下の適当な温度に設定さ
れるが、蒸着中に温度を上昇させたり下降させる
など、また、ゆるやかにあるいは急速に変動させ
ることもできる。また、次の蒸着工程では、基板
の温度は、通常InSb蒸着形成における終点時の
温度に保たれるが、より高い又はより低い温度に
変更設定してもよいし、蒸着中に徐々にあるいは
急激に昇温又は降温させることもできる。 また、本発明の方法において、金属を蒸着させ
るときの真空度は、一般に用いられている
10-3Torr以上が好都合に採用される。その最低
の限界は、InとSbとAsのミーンフリーパス
（mean free path）から決定され、それより高い
適当な真空度が用いられる。また、蒸着装置（ベ
ルジヤー）内をN2、Arなどで置換してから所望
の真空度に減圧することもできる。 本発明の方法で得られる蒸着製品は、半導体素
子としての用途、さらにその所望特性などに応
じ、その特性が保たれる範囲内の任意の厚さに形
成させることができる。通常、数100Åから数
10μｍまでの範囲が工業的に有利に採用される。 本発明の方法を実施する手段ないし装置類は、
前記の本発明の技術概念を逸脱しない限り、なん
ら制限を受けない。例えば、蒸着にはヒーター加
熱又はEB加熱などの加熱手段やフラツシユ蒸着
などの極めて通常の手段を採用してもよいし、
MBE、イオンビーム法などを適用することもで
きる。 さらに、本発明の方法による薄膜の蒸着形成速
度は、例えば0.1〜1000Å／secの広い範囲が採用
できるが、到達速度比のコントロールの容易さか
ら、１〜100Å／sec程度の膜厚形成速度が好まし
い。 次に実施例によつて本発明をさらに詳細に説明
する。 実施例 １ 基板として雲母を用い、６枚のウエハーが設置
できる同心円周上に回転する基板ホルダーを有す
る蒸着装置を使用した。 原料In、Sb、Gaはフルウチ化学社製６−Ｎの
ものを用いた。 真空度を５×10-6Torrにし、基板温度を400℃
に設定した。次にASb／AIoが0.94になるようにし
て、基板温度を500℃まで上昇しつつSbとInを30
分間蒸着した。次いで基板温度を540℃に上昇さ
せながらGaをAGa／ASbが0.20になるように４分
間蒸着した。 得られた薄膜をＸ線回折で調べたところｙが
0.2の単相の三元系結晶In0.8Ga0.2Sbが得られてい
ることがわかつた。 ６枚のウエハーの特性をパウ法で測定したとこ
ろ、移動度は25000〜26500cm2／Ｖ・secであり、
ホール係数は850〜900cm3／ｃであつた。 ちなみに、InSbの形成段階までで止める別の
蒸着により得られた膜の移動度は22000〜23000
cm2／Ｖ・secで、ホール係数は300〜320cm3／ｃで
あつた。 比較例 １ 実施例１における最初のInSb形成時のASb／
AIoを1.2にする以外は、実施例１とまつたく同様
な操作を行い、Gaを後で蒸着したところ、得ら
れた膜の移動度は4000〜5000cm2／Ｖ・sec、ホー
ル係数は100〜130cm3／ｃであつた。 比較例 ２ 実施例１と同じ条件でIn、Sb、Gaを同時に蒸
着させたところ、得られた膜の移動度は3000〜
4000cm2／Ｖ・sec、ホール係数は150〜200cm3／ｃ
であつた。 実施例 ２ Ga単独に代えてGaとSbを蒸着する以外は実施
例１と同一の条件で、次のようにしてIn0.8Ga0.2
Sb薄膜を形成させた。 まず、ASb／AIoを0.83にして蒸着し、引き続い
てΣASb／AIoが0.94になるようにSbを、また
AGa／ΣASbが0.2になるようにGaを同時に蒸着し
た。得られた薄膜のＸ線回折パターンより計算し
たｙは0.20になつていて、しかもその特性は実験
誤差内で実施例１と同様であつた。 実施例 ３〜５ 第１表に示すような各種到達速度比を用い、実
施例１と同様な蒸着条件で各種薄膜を形成し、そ
れぞれについてｙと特性を求めた。その結果を第
１表に示す。
【表】
なお、実施例３〜５におけるASb／AIoの条件で
形成されたInSbのみの薄膜は、それらの中で最
も良い特性でも移動度25000cm2／Ｖ・sec、ホール
係数320cm3／Ｃであり、したがつて、第１表か分
るように、本発明方法により特にホール係数の点
で大きく改善された薄膜が得られた。 比較例 ３〜５ 実施例３〜５におけるASb／AIoをほとんど変え
ずに、ASb／AIoを１以上として、実施例１と同様
な蒸着条件で各種薄膜を形成し、それぞれについ
て特性を求め、その結果を第２表に示した。
形成されたInSbのみの薄膜は、それらの中で最
も良い特性でも移動度25000cm2／Ｖ・sec、ホール
係数320cm3／Ｃであり、したがつて、第１表か分
るように、本発明方法により特にホール係数の点
で大きく改善された薄膜が得られた。 比較例 ３〜５ 実施例３〜５におけるASb／AIoをほとんど変え
ずに、ASb／AIoを１以上として、実施例１と同様
な蒸着条件で各種薄膜を形成し、それぞれについ
て特性を求め、その結果を第２表に示した。
【表】
この場合、いずれにおいてもｙは決まらず、２
相又は３相になつた。 実施例 ６ 実施例１における装置、基板、原料と同様のも
のを用い、まずASb／AIoを0.79にして蒸着し、引
き続いてΣASb／AIoが0.91になるようにSbを、ま
たAGa／ΣASbが0.4になるようにGaを同時に蒸着
した。得られた薄膜のｙは0.38になつていて、ホ
ール係数は1450cm3／Ｃ、移動度は12000cm2／Ｖ・
Ｓであり、特に大きなホール係数を有していた。 実施例 ７ 初期基板温度を430℃に設定し、真空度を７×
10-5Torrで、最初Sbを多く蒸着させ、平均の
ASb／AIoが0.94になるようにして、基板温度500
℃まで上昇しつつInとSbを30分間蒸着した。次
いで基板温度を540℃に上昇させながらAGa／ASb
が0.2になるようにGaを４分間蒸着した。 得られた薄膜をＸ線回折で調べたところ、ｙが
0.23であり、また原子吸光でInとSbの組成比を調
べたところ、FSb／FIoは0.85であつた。また移動
度は46000〜49000cm2／Ｖ・sec、ホール係数は950
〜970cm3／Ｃであつた。 実施例 ８ 実施例１における雲母基板の代りにスライド基
板を用い、実施例１と同様にしてIn0.8Ga0.2Sbを
つくつた。この移動度は6500cm2／Ｖ・sec、ホー
ル係数は300cm3／Ｃであつた。 なお、InSbのみの場合には移動度は6000cm2／
Ｖ・sec、ホール係数は150cm3／Ｃであつた。
相又は３相になつた。 実施例 ６ 実施例１における装置、基板、原料と同様のも
のを用い、まずASb／AIoを0.79にして蒸着し、引
き続いてΣASb／AIoが0.91になるようにSbを、ま
たAGa／ΣASbが0.4になるようにGaを同時に蒸着
した。得られた薄膜のｙは0.38になつていて、ホ
ール係数は1450cm3／Ｃ、移動度は12000cm2／Ｖ・
Ｓであり、特に大きなホール係数を有していた。 実施例 ７ 初期基板温度を430℃に設定し、真空度を７×
10-5Torrで、最初Sbを多く蒸着させ、平均の
ASb／AIoが0.94になるようにして、基板温度500
℃まで上昇しつつInとSbを30分間蒸着した。次
いで基板温度を540℃に上昇させながらAGa／ASb
が0.2になるようにGaを４分間蒸着した。 得られた薄膜をＸ線回折で調べたところ、ｙが
0.23であり、また原子吸光でInとSbの組成比を調
べたところ、FSb／FIoは0.85であつた。また移動
度は46000〜49000cm2／Ｖ・sec、ホール係数は950
〜970cm3／Ｃであつた。 実施例 ８ 実施例１における雲母基板の代りにスライド基
板を用い、実施例１と同様にしてIn0.8Ga0.2Sbを
つくつた。この移動度は6500cm2／Ｖ・sec、ホー
ル係数は300cm3／Ｃであつた。 なお、InSbのみの場合には移動度は6000cm2／
Ｖ・sec、ホール係数は150cm3／Ｃであつた。
Claims (1)
- 【特許請求の範囲】 １ アンチモンとインジウムをアンチモンとイン
ジウムの膜中の組成比（FSb／FIo）が0.65〜0.95
になるように加熱基板上に蒸着させ、次いでその
上にガリウム単独又はガリウムとアンチモンとを
同時に蒸着させることを特徴とする一般式 In1-yGaySb （式中のｙはガリウムの原子比を示す１未満の数
である） で表わされるインジウム−ガリウム−アンチモン
系化合物薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113858A JPS595620A (ja) | 1982-07-02 | 1982-07-02 | インジウム−ガリウム−アンチモン系化合物薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113858A JPS595620A (ja) | 1982-07-02 | 1982-07-02 | インジウム−ガリウム−アンチモン系化合物薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595620A JPS595620A (ja) | 1984-01-12 |
| JPH0359570B2 true JPH0359570B2 (ja) | 1991-09-11 |
Family
ID=14622837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113858A Granted JPS595620A (ja) | 1982-07-02 | 1982-07-02 | インジウム−ガリウム−アンチモン系化合物薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595620A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210882A (ja) * | 1988-06-29 | 1990-01-16 | Matsushita Electric Ind Co Ltd | 半導体薄膜磁気抵抗素子およびその製造方法 |
-
1982
- 1982-07-02 JP JP57113858A patent/JPS595620A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS595620A (ja) | 1984-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4046618A (en) | Method for preparing large single crystal thin films | |
| US8946692B2 (en) | Graphene (multilayer) boron nitride heteroepitaxy for electronic device applications | |
| JPS5983997A (ja) | エピタキシヤル多成分材料を含むヘテロ構造の形成方法 | |
| JPS59211216A (ja) | 半導体装置の製造方法 | |
| Saito et al. | Orientation in Ag2Se polymorphic films produced by the reaction of silver films with selenium | |
| US3674549A (en) | Manufacturing process for an insb thin film semiconductor element | |
| JP5055554B2 (ja) | 超伝導硼化マグネシウム薄膜の製造方法 | |
| JPH0359570B2 (ja) | ||
| JP2522617B2 (ja) | 炭素合金化立方晶窒化ホウ素膜 | |
| JPH0247850B2 (ja) | ||
| JPS6121311B2 (ja) | ||
| JPH0359572B2 (ja) | ||
| JPH0476217B2 (ja) | ||
| JPS5878418A (ja) | インジウム−アンチモン系複合結晶薄膜の製造法 | |
| TWI923051B (zh) | 硫族化物類化合物薄膜的製備方法 | |
| JPH0425718B2 (ja) | ||
| JPH05171417A (ja) | タンタル金属薄膜の製造方法 | |
| TW202540474A (zh) | 硫族化物類化合物薄膜的製備方法 | |
| JP2522618B2 (ja) | リン合金化立方晶窒化ホウ素膜 | |
| CN1096548A (zh) | 金刚石单晶薄膜的制造方法 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JPH02180715A (ja) | １ ３ ６族化合物の製造方法 | |
| JP2003026497A (ja) | 鉄シリサイド結晶の製造方法 | |
| JP2511457B2 (ja) | 半導体結晶基板 | |
| JPH0230700A (ja) | Ｆｅ↓１↓６Ｎ↓２膜の作製法 |