JPH0359572B2 - - Google Patents
Info
- Publication number
- JPH0359572B2 JPH0359572B2 JP57135460A JP13546082A JPH0359572B2 JP H0359572 B2 JPH0359572 B2 JP H0359572B2 JP 57135460 A JP57135460 A JP 57135460A JP 13546082 A JP13546082 A JP 13546082A JP H0359572 B2 JPH0359572 B2 JP H0359572B2
- Authority
- JP
- Japan
- Prior art keywords
- insb
- thin film
- substrate temperature
- indium
- antimony
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3422—Antimonides
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Physical Vapour Deposition (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
本発明は、半導体として各種用途に有用なイン
ジウム−アンチモン−ヒ素系（InSbAs）系化合
物半導体薄膜の製造方法、さらに詳しくいえば、
極めて高い移動度を有するInSbAs系化合物半導
体薄膜の製造方法に関するものである。
ジウム−アンチモン−ヒ素系（InSbAs）系化合
物半導体薄膜の製造方法、さらに詳しくいえば、
極めて高い移動度を有するInSbAs系化合物半導
体薄膜の製造方法に関するものである。
式 InSb1-xAsx（ただしｘはヒ素の原子比を示
す１未満の数で）示されるInSbAs系化合物は、
インジウム−アンチモン（InSb）系化合物に比
較して抵抗の温度依存性が小さいので、その原子
はInSb原子に必要とされる温度補償を不要、若
しくは極めて容易にしうる利点を有する。したが
つてInSb1-xAsxは半導体素子材料として極めて
有用な物質ということができるが、この物質はパ
ルク結晶として得る場合でも、その製造が困難で
あるという欠点がある。
す１未満の数で）示されるInSbAs系化合物は、
インジウム−アンチモン（InSb）系化合物に比
較して抵抗の温度依存性が小さいので、その原子
はInSb原子に必要とされる温度補償を不要、若
しくは極めて容易にしうる利点を有する。したが
つてInSb1-xAsxは半導体素子材料として極めて
有用な物質ということができるが、この物質はパ
ルク結晶として得る場合でも、その製造が困難で
あるという欠点がある。
一方、この半導体材料を用いて、例えば電磁変
換素子や薄膜電界効果型トランジスターなどの半
導体装置とする場合には、これを薄膜状にする必
要があり、従来、このような薄膜を形成させる方
法として、バルク結晶を切り出して研磨する方法
が知られている。この方法で得られた薄膜は優れ
た特性を有するが、このような単結晶の切り出し
や研磨は多量のロスを生じ、工業的方法としては
必ずしも適当ではない。
換素子や薄膜電界効果型トランジスターなどの半
導体装置とする場合には、これを薄膜状にする必
要があり、従来、このような薄膜を形成させる方
法として、バルク結晶を切り出して研磨する方法
が知られている。この方法で得られた薄膜は優れ
た特性を有するが、このような単結晶の切り出し
や研磨は多量のロスを生じ、工業的方法としては
必ずしも適当ではない。
ところで、InSb1-xAsxの薄膜を製造するため
の簡便な方法として、InSbとAsとを蒸着用材料
として、両者を同時に基板上に蒸着させて薄膜素
子を得る方法が提案されている（西ドイツ公開特
許第2252197号公報）。しかしこの方法によれば、
ｘのコントロールが困難なため、本発明者らは先
にSbとInをその原子到達速度比（アライバル・
レート・レーシヨン）ASb／AIoを１以下で蒸着基
板上に蒸着させてInSb系複合結晶薄膜を形成さ
せたのち、その上にAsとInを蒸着させる方法を
提案した。
の簡便な方法として、InSbとAsとを蒸着用材料
として、両者を同時に基板上に蒸着させて薄膜素
子を得る方法が提案されている（西ドイツ公開特
許第2252197号公報）。しかしこの方法によれば、
ｘのコントロールが困難なため、本発明者らは先
にSbとInをその原子到達速度比（アライバル・
レート・レーシヨン）ASb／AIoを１以下で蒸着基
板上に蒸着させてInSb系複合結晶薄膜を形成さ
せたのち、その上にAsとInを蒸着させる方法を
提案した。
この方法では確かにヒ素の原子比ｘのコントロ
ールは容易となつたが、特性的にはバルク結晶か
ら得られるものの半分程度が値しか得られない。
そこで本発明者らは更に実験検討を繰り返した結
果InSb系複合結晶薄膜段階での蒸着条件に細か
な制限を加えることにより、InSbAs系化合物半
導体薄膜の特性が極めて優れたものになることを
見出し、本発明を完成するに至つた。
ールは容易となつたが、特性的にはバルク結晶か
ら得られるものの半分程度が値しか得られない。
そこで本発明者らは更に実験検討を繰り返した結
果InSb系複合結晶薄膜段階での蒸着条件に細か
な制限を加えることにより、InSbAs系化合物半
導体薄膜の特性が極めて優れたものになることを
見出し、本発明を完成するに至つた。
すなわち、本発明は蒸着初期におけるインジウ
ム原子に対するアンチモン原子の到達速度比
（ASb／AIo）を1.0以上、かつ基板温度（絶対温
度）Ｔを、式 １／Tc＝1.29×10-3−3.84×10-5logP 〔ここに、Tcは環境の基板温度（絶対温度）、Ｐ
は蒸着中の真空度（Torr）である〕 で与えられる環境の基板温度Tcとしたとき、 Tc≦Ｔ≦Tc＋30 の範囲内になるように選択した条件下でインジウ
ムとアンチモンとを基板上に蒸着させ、次いで上
記到達速度比（ASb／AIo）を1.0よりも小さくし
てインジウムに対するアンチモンの組成比
（FSb／FIo）が0.65〜0.95のインジウム−アンチモ
ン系薄膜を形成させたのち、さらにその上にヒ素
単独又はヒ素とインジウムとを同時に蒸着させる
ことを特徴とする、一般式 InSb1-xAsx （式中のｘはヒ素の原子比を示す１未満の数であ
る） で表わされるインジウム−アンチモン−ヒ素系化
合物半導体薄膜の製造方法を提供するものであ
る。
ム原子に対するアンチモン原子の到達速度比
（ASb／AIo）を1.0以上、かつ基板温度（絶対温
度）Ｔを、式 １／Tc＝1.29×10-3−3.84×10-5logP 〔ここに、Tcは環境の基板温度（絶対温度）、Ｐ
は蒸着中の真空度（Torr）である〕 で与えられる環境の基板温度Tcとしたとき、 Tc≦Ｔ≦Tc＋30 の範囲内になるように選択した条件下でインジウ
ムとアンチモンとを基板上に蒸着させ、次いで上
記到達速度比（ASb／AIo）を1.0よりも小さくし
てインジウムに対するアンチモンの組成比
（FSb／FIo）が0.65〜0.95のインジウム−アンチモ
ン系薄膜を形成させたのち、さらにその上にヒ素
単独又はヒ素とインジウムとを同時に蒸着させる
ことを特徴とする、一般式 InSb1-xAsx （式中のｘはヒ素の原子比を示す１未満の数であ
る） で表わされるインジウム−アンチモン−ヒ素系化
合物半導体薄膜の製造方法を提供するものであ
る。
本発明の方法においては、基板に対し、まずイ
ンジウム（In）とアンチモン（Sb）とを蒸着さ
せるが、その蒸着初期においてはインジウムとア
ンチモンを両原子の到達速度比ASb／AIoが1.0以
上となるように基板に蒸着させるとともに、蒸着
系の真空度Ｐ（Torr）の関数として与えられる境
界の基板温度（絶対温度）Tc以上、そのTcより
30℃高い温度以下の範囲内に基板温度（絶対温
度）を保つて蒸着させることが重要である。この
InSb系薄膜形成段階における蒸着初期のInSb核
形成後は、上記両原子の基板への到達速度比
ASb／AIoを1.0よりも小さくなるようにコントロ
ールして蒸着させインジウムに対するアンチモン
の組成比（FSb／FIo）が0.65〜0.95の範囲内にあ
るInSb系薄膜を形成させることが必要であり、
さらにこのように形成させた高移動度のInSb系
薄膜の上にヒ素（As）単独又はAsとInとを同時
に蒸着させ、その際Inの膜中の又はAsと蒸着さ
せるものとの合計の原子数（FIo）に対し、Sbの
膜中の原子数（FSb）とAsの到達原子数との合計
が1.0よりも大きくなるようにAsを蒸着させるこ
とにより効果的にInSb1-xAsx薄膜を製造するこ
とができる。
ンジウム（In）とアンチモン（Sb）とを蒸着さ
せるが、その蒸着初期においてはインジウムとア
ンチモンを両原子の到達速度比ASb／AIoが1.0以
上となるように基板に蒸着させるとともに、蒸着
系の真空度Ｐ（Torr）の関数として与えられる境
界の基板温度（絶対温度）Tc以上、そのTcより
30℃高い温度以下の範囲内に基板温度（絶対温
度）を保つて蒸着させることが重要である。この
InSb系薄膜形成段階における蒸着初期のInSb核
形成後は、上記両原子の基板への到達速度比
ASb／AIoを1.0よりも小さくなるようにコントロ
ールして蒸着させインジウムに対するアンチモン
の組成比（FSb／FIo）が0.65〜0.95の範囲内にあ
るInSb系薄膜を形成させることが必要であり、
さらにこのように形成させた高移動度のInSb系
薄膜の上にヒ素（As）単独又はAsとInとを同時
に蒸着させ、その際Inの膜中の又はAsと蒸着さ
せるものとの合計の原子数（FIo）に対し、Sbの
膜中の原子数（FSb）とAsの到達原子数との合計
が1.0よりも大きくなるようにAsを蒸着させるこ
とにより効果的にInSb1-xAsx薄膜を製造するこ
とができる。
以下、本発明の方法を技術的にさらに詳細に説
明する。
明する。
本発明において前半のInSb系薄膜形成段階で
は、蒸着初期の基板温度Ｔは、例えば５×
10-6Torrの真空下で蒸着する場合 670≦Ｔ700（〓） の範囲に設定し、同時にASb／AIoを1.0以上とし
て蒸着を開始する。そして500〜3000Å程度の
InSb核が形成された段階でASb／AIoを徐々に低
下させて、最終的なFSb／FIoが0.65〜0.95となる
ように蒸着を行う。このようにして形成された
InSb系複合結晶薄膜は、大きなInSb結晶と大き
なIn結晶とから成り、40000〜60000cm2／V.Sとい
う高移動度特性を示す。
は、蒸着初期の基板温度Ｔは、例えば５×
10-6Torrの真空下で蒸着する場合 670≦Ｔ700（〓） の範囲に設定し、同時にASb／AIoを1.0以上とし
て蒸着を開始する。そして500〜3000Å程度の
InSb核が形成された段階でASb／AIoを徐々に低
下させて、最終的なFSb／FIoが0.65〜0.95となる
ように蒸着を行う。このようにして形成された
InSb系複合結晶薄膜は、大きなInSb結晶と大き
なIn結晶とから成り、40000〜60000cm2／V.Sとい
う高移動度特性を示す。
蒸着初期の基板温度を与える境界の基板温度
Tcは、真空度が特に10-6〜10-3Torrの領域にお
けるSbの平衡蒸気圧と密接な関係がある。事実
Tc以上の温度に基板温度を設定する限り、Sbを
蒸着により基板上に付着させることはできなかつ
た。このように本発明の方法においては、初期に
基板に付着しないSbが存在するから ∫t pASb／AIodtFSb／FIo （） という関係が成り立つ。ただし∫t pdtは蒸着の全時
間にわたつて積分を意味する。実験誤差内で等号
が成立するのは、初期のASb／AIoが割合に1.0に
近い場合である。したがつて本発明者らのInSb
系薄膜形成段階において意図するところはFSb／
FIoが0.65〜0.95の薄膜を形成させることにあるた
め、必ずしもASb／AIoの積分値をこの範囲に収め
る必要はない。しかし、こFSb／FIoのコントロー
ルまで含めて考えると上記式（）の等号が成立
するように操作するのが好ましい。
Tcは、真空度が特に10-6〜10-3Torrの領域にお
けるSbの平衡蒸気圧と密接な関係がある。事実
Tc以上の温度に基板温度を設定する限り、Sbを
蒸着により基板上に付着させることはできなかつ
た。このように本発明の方法においては、初期に
基板に付着しないSbが存在するから ∫t pASb／AIodtFSb／FIo （） という関係が成り立つ。ただし∫t pdtは蒸着の全時
間にわたつて積分を意味する。実験誤差内で等号
が成立するのは、初期のASb／AIoが割合に1.0に
近い場合である。したがつて本発明者らのInSb
系薄膜形成段階において意図するところはFSb／
FIoが0.65〜0.95の薄膜を形成させることにあるた
め、必ずしもASb／AIoの積分値をこの範囲に収め
る必要はない。しかし、こFSb／FIoのコントロー
ルまで含めて考えると上記式（）の等号が成立
するように操作するのが好ましい。
また本発明において、蒸着初期とはInSb結晶
の成長の核が生成するに必要な時間帯であつて、
これは、蒸着開始から膜厚が約500〜3000Å程度
になる時間帯に相当するが、最終的に所望する膜
厚や初期の蒸着条件及び全体の蒸着時間等によ
り、この初期に形成される膜厚や時間は明確に規
定することは困難である。
の成長の核が生成するに必要な時間帯であつて、
これは、蒸着開始から膜厚が約500〜3000Å程度
になる時間帯に相当するが、最終的に所望する膜
厚や初期の蒸着条件及び全体の蒸着時間等によ
り、この初期に形成される膜厚や時間は明確に規
定することは困難である。
ASb／AIoを1.0以上で蒸着させる必要があるの
はこの蒸着初期の時間のみである。もし、InSb
系薄膜形成段階における残りの時間も1.0以上の
ASb／AIoで蒸着を行うときは結晶性が悪く移動度
の低い薄膜か、あるいはぼろぼろの膜しか得られ
ない。すなわち、この時間帯ではASb／AIoを１よ
り小さい比、特に0.95以下の到達速度比で蒸着す
ることが必要である。
はこの蒸着初期の時間のみである。もし、InSb
系薄膜形成段階における残りの時間も1.0以上の
ASb／AIoで蒸着を行うときは結晶性が悪く移動度
の低い薄膜か、あるいはぼろぼろの膜しか得られ
ない。すなわち、この時間帯ではASb／AIoを１よ
り小さい比、特に0.95以下の到達速度比で蒸着す
ることが必要である。
本発明において後半のInSb1-xAsx化の段階で
はAs単独又はAsとInとを同時に蒸着させるが、
ｘが0.35以下の場合にはAs単独で蒸着させ、ｘ
が0.35をこえる場合にはAsとInとを同時に蒸着さ
せるのが好ましい。この際生成する結晶は大部分
がInSb1-xAsxであり、他は微量のInAs及びInで
ある。この場合ｘは ｘ＝１−FSb／FIo （） であつて、前半の段階で形成されたInSb系薄膜
の組成比FSb／FIoからほぼ自動的に決定される。
ここでｘはまたFAs／FIoに等しく、過剰のAsは
基板に付着しないためFAsAAsであるから(B)式と
考え合わせてFSb＋AAs／FIo＞1.0となるようにAs
を蒸着させる必要がある。AsとInとを同時に蒸
着させる場合にも、InSb系薄膜形成段階と
InSb1-xAsxにする段階において蒸着された合計
のInの膜中原子数をΣFIoで表わすとき AAs＞FAs＝ΣFIoFSb （） となる程度にAsを蒸着させる必要がある。この
式（）から明らかなように、Asを十分過剰に
蒸着させておけば、InとSbのコントロールによ
り、InSb1-xAsxの組成を容易にコントロールす
ることができる。しかし（）式が成立するのは
前半に形成されるInSb系薄膜FSb／FIoが0.65〜
0.95のときであつて、このFSb／FIoが0.95より大
きい時は２相になつたり、InSbが多くできたり
するので好ましくない。また0.65より小さいとき
はピンホールの多い不均一な膜となるので好まし
くない。
はAs単独又はAsとInとを同時に蒸着させるが、
ｘが0.35以下の場合にはAs単独で蒸着させ、ｘ
が0.35をこえる場合にはAsとInとを同時に蒸着さ
せるのが好ましい。この際生成する結晶は大部分
がInSb1-xAsxであり、他は微量のInAs及びInで
ある。この場合ｘは ｘ＝１−FSb／FIo （） であつて、前半の段階で形成されたInSb系薄膜
の組成比FSb／FIoからほぼ自動的に決定される。
ここでｘはまたFAs／FIoに等しく、過剰のAsは
基板に付着しないためFAsAAsであるから(B)式と
考え合わせてFSb＋AAs／FIo＞1.0となるようにAs
を蒸着させる必要がある。AsとInとを同時に蒸
着させる場合にも、InSb系薄膜形成段階と
InSb1-xAsxにする段階において蒸着された合計
のInの膜中原子数をΣFIoで表わすとき AAs＞FAs＝ΣFIoFSb （） となる程度にAsを蒸着させる必要がある。この
式（）から明らかなように、Asを十分過剰に
蒸着させておけば、InとSbのコントロールによ
り、InSb1-xAsxの組成を容易にコントロールす
ることができる。しかし（）式が成立するのは
前半に形成されるInSb系薄膜FSb／FIoが0.65〜
0.95のときであつて、このFSb／FIoが0.95より大
きい時は２相になつたり、InSbが多くできたり
するので好ましくない。また0.65より小さいとき
はピンホールの多い不均一な膜となるので好まし
くない。
このようにして製造されたInSb1-xAsx薄膜の
特性は極めて優れたもので、例えばｘが0.30にお
いて、ホール移動度は37000cm2／V.Sであり、し
かも50℃における抵抗の温度依存性は0.95％／
dog程度にすぎず、微量のInAs及びInが特性上大
きな影響を与えることは実質的にない。
特性は極めて優れたもので、例えばｘが0.30にお
いて、ホール移動度は37000cm2／V.Sであり、し
かも50℃における抵抗の温度依存性は0.95％／
dog程度にすぎず、微量のInAs及びInが特性上大
きな影響を与えることは実質的にない。
一方、蒸着の初期においてASb／AIoを1.0より
も小さく設定した場合は、形成される膜の状態に
不都合はないが、もはや高移動度のInSb1-xAsx
薄膜を得ることはできない。また蒸着初期の基板
温度が境界の基板温度Tcより低い温度で蒸着を
開始すると、帯青色のくすんだ膜となるばかり
か、特性もはなはだ悪くなるし、（Tc＋30）℃よ
り高すぎるとはらつきが大きくなつたり、ピンホ
ールが増えたりして歩どまりが低下し、工業的に
大変不利となるので好ましくない。
も小さく設定した場合は、形成される膜の状態に
不都合はないが、もはや高移動度のInSb1-xAsx
薄膜を得ることはできない。また蒸着初期の基板
温度が境界の基板温度Tcより低い温度で蒸着を
開始すると、帯青色のくすんだ膜となるばかり
か、特性もはなはだ悪くなるし、（Tc＋30）℃よ
り高すぎるとはらつきが大きくなつたり、ピンホ
ールが増えたりして歩どまりが低下し、工業的に
大変不利となるので好ましくない。
本発明の方法において、初期以外の蒸着時間帯
においては、特に基板温度に制限はないが、基板
温度を上昇させながら蒸着する方が好ましい。
においては、特に基板温度に制限はないが、基板
温度を上昇させながら蒸着する方が好ましい。
しかし、前半のInSb系薄膜形成段階では、
InSbの融点である530℃よりは低く、また、後半
はInSb1-xAsxの融点（ｘにより異なるが800℃前
後）よりは低くする設定する必要があることは言
うまでもない。
InSbの融点である530℃よりは低く、また、後半
はInSb1-xAsxの融点（ｘにより異なるが800℃前
後）よりは低くする設定する必要があることは言
うまでもない。
蒸着中の真空度は一般に用いられている
10-3Torr以上の減圧度か用いられるが、基板の
所望温度との関連において、Tcとの関係式に照
らして適当な真空度が選択される。その場合、蒸
着系に各種のガスを導入したり、排気速度をコン
トロールして真空度を変更することにより境界の
基板温度を変えることもできる。このような場合
は、例えば窒素ガスを用いて所望の真空度を設定
することが好ましい。
10-3Torr以上の減圧度か用いられるが、基板の
所望温度との関連において、Tcとの関係式に照
らして適当な真空度が選択される。その場合、蒸
着系に各種のガスを導入したり、排気速度をコン
トロールして真空度を変更することにより境界の
基板温度を変えることもできる。このような場合
は、例えば窒素ガスを用いて所望の真空度を設定
することが好ましい。
また、本発明において、前半のInSb系薄膜形
成段階と後半のInSb1-xAsx化段階は、連続的に
蒸着してもよいし、全く別個に、例えば別の真空
蒸着装置を用いて行つてもよい。
成段階と後半のInSb1-xAsx化段階は、連続的に
蒸着してもよいし、全く別個に、例えば別の真空
蒸着装置を用いて行つてもよい。
本発明の方法において、蒸着源としては単体の
In，Sb及びAsを用いるのが好ましいが、Sbとし
てInSb，GaSb等の化合物を用いてもよいし、ま
たAs源としてInSb，GaAs等の化合物を用いるこ
ともできる。
In，Sb及びAsを用いるのが好ましいが、Sbとし
てInSb，GaSb等の化合物を用いてもよいし、ま
たAs源としてInSb，GaAs等の化合物を用いるこ
ともできる。
蒸着原料に化合物を用いるときは、Sbにしろ
Asにしろ、原子到達速度のコントロールを考慮
すれば、化合物を形成する他の金属の単体の蒸気
圧がSb又はAsの蒸気圧よりもできるだけ小さい
金属との化合物類を使用することが好ましい。
Asにしろ、原子到達速度のコントロールを考慮
すれば、化合物を形成する他の金属の単体の蒸気
圧がSb又はAsの蒸気圧よりもできるだけ小さい
金属との化合物類を使用することが好ましい。
本発明の方法に用いられる蒸着用基板には、特
に制限はなく、一般に慣用されているものが有利
に用いられる。そのような基板としては、例えば
サフアイア、CaF2、NaCl、雲母、ガラス、Cr−
ドーブのGaAs等を挙げることができる。特に好
ましいのは結晶性基板類である。
に制限はなく、一般に慣用されているものが有利
に用いられる。そのような基板としては、例えば
サフアイア、CaF2、NaCl、雲母、ガラス、Cr−
ドーブのGaAs等を挙げることができる。特に好
ましいのは結晶性基板類である。
本発明の方法で得られる蒸着薄膜は、半導体素
子としての用途、さらにその所望特性などに応
じ、その特性が保たれる範囲内の任意の厚さに形
成される。通常、数1000Åから10μｍまでの範囲
が工業的に有利に採用される。
子としての用途、さらにその所望特性などに応
じ、その特性が保たれる範囲内の任意の厚さに形
成される。通常、数1000Åから10μｍまでの範囲
が工業的に有利に採用される。
本発明の方法を実施する手段ないし装置類は、
前記の本発明の技術概念を逸脱しない限り、なん
ら制限を受けない。例えば、蒸着にはヒーター加
熱又はEB加熱などの加熱手段やフラツシユ蒸着
などの極めて通常の手段を採用してもよいし、
MBE、イオンビーム法等を適用することもでき
る。
前記の本発明の技術概念を逸脱しない限り、なん
ら制限を受けない。例えば、蒸着にはヒーター加
熱又はEB加熱などの加熱手段やフラツシユ蒸着
などの極めて通常の手段を採用してもよいし、
MBE、イオンビーム法等を適用することもでき
る。
さらに、本発明の方法による薄膜の蒸着形成速
度は、例えば0.1〜1000Å／secの広い範囲が採用
できるが、到達速度比のコントロールの容易さか
ら、１〜100Å／sec程度の膜厚形成速度が好まし
い。
度は、例えば0.1〜1000Å／secの広い範囲が採用
できるが、到達速度比のコントロールの容易さか
ら、１〜100Å／sec程度の膜厚形成速度が好まし
い。
次に、実施例により本発明をさらに詳細に説明
する。
する。
実施例 １
装置として６枚のウエハーが設置でき、同心円
周上に回転する基板ホルダーと、２つのボートを
有する真空蒸着装置を使用した。基板温度はウエ
ハー上法10mmの位置に、３箇所にPt−Rdサーモ
カツプルを設け、各表示温度の最大値と最小値の
差が５℃以内になるようにコントロールした。真
空度はベルジヤーから排気系へ至るパイプの途
中、本引バルブの直後においてＢ−Ａゲージを用
いて測定した。
周上に回転する基板ホルダーと、２つのボートを
有する真空蒸着装置を使用した。基板温度はウエ
ハー上法10mmの位置に、３箇所にPt−Rdサーモ
カツプルを設け、各表示温度の最大値と最小値の
差が５℃以内になるようにコントロールした。真
空度はベルジヤーから排気系へ至るパイプの途
中、本引バルブの直後においてＢ−Ａゲージを用
いて測定した。
基板としては雲母を、原料としてはフルウチ化
学社製の半導体用６−ＮのInとSbとを用いた。
まず、真空度を５×10-6Torr（境界の基板温度Tc
は390℃）とし、基板温度を420℃に設定した。次
にASb／AIoが最初の５分間だけ1.1に、残り時間
は0.63となるようにInとSbのボートのパワーをそ
れぞれコントロールし、基板温度を上昇させなが
ら膜厚が0.8μｍになるまで25分間蒸着させた。こ
のときの基板温度は500℃であつた。
学社製の半導体用６−ＮのInとSbとを用いた。
まず、真空度を５×10-6Torr（境界の基板温度Tc
は390℃）とし、基板温度を420℃に設定した。次
にASb／AIoが最初の５分間だけ1.1に、残り時間
は0.63となるようにInとSbのボートのパワーをそ
れぞれコントロールし、基板温度を上昇させなが
ら膜厚が0.8μｍになるまで25分間蒸着させた。こ
のときの基板温度は500℃であつた。
次いで、基板温度を550℃に上昇させながら
AAs／AAs＋ASbが0.35になるようにAsを５分間蒸
着した。
AAs／AAs＋ASbが0.35になるようにAsを５分間蒸
着した。
得られた薄膜をｘ線回折で調べたところ、As
の原子比ｘは0.34で、かつInとcInAsはごく微量
しか検知できなかつた。
の原子比ｘは0.34で、かつInとcInAsはごく微量
しか検知できなかつた。
６枚のウエーハーの特性をパウ法で測定したと
ころ、移動度は30000〜32000cm2／Ｖ・Ｓであつ
た。また、このうち３枚の膜について抵抗の温度
依存性を調べたところ、50℃で−0.95％／degで
あり、InSb系薄膜の−1.5％／degに比べてはるか
に小さかつた。
ころ、移動度は30000〜32000cm2／Ｖ・Ｓであつ
た。また、このうち３枚の膜について抵抗の温度
依存性を調べたところ、50℃で−0.95％／degで
あり、InSb系薄膜の−1.5％／degに比べてはるか
に小さかつた。
比較例 １
InSb系薄膜形成階段において、蒸着の全時間
帯でASb／AIoが0.66となるようにボードのパワー
をコントロールする以外は実施例１と同様の蒸着
を行つた。
帯でASb／AIoが0.66となるようにボードのパワー
をコントロールする以外は実施例１と同様の蒸着
を行つた。
得られた薄膜は、Asの原子比ｘが0.34、ホー
ル移動度20000〜21500cm2／Ｖ・Ｓ、抵抗の温度依
存性−0.94％／degであつた。
ル移動度20000〜21500cm2／Ｖ・Ｓ、抵抗の温度依
存性−0.94％／degであつた。
実施例 ２
基板、原料、装置は実施例１と同様のものを用
いた。まず真空度を２×10-6Torrとし、次いで
ニードルバルブにより４−Ｎの窒素を導入して５
×10-5Torr（Tcは414℃）とし、ニードルバルブ
を固定した。次に基板温度を430℃に設定し、
ASb／AIoが最初の６分間は1.0以上となるように、
残りの時間は0.84となるように２つのボートのパ
ワーコントロールを行つて基板温度を上昇させな
がら30分間で1.0μｍの膜厚になるまで蒸着した。
その時点の基板温度は510℃であつた。
いた。まず真空度を２×10-6Torrとし、次いで
ニードルバルブにより４−Ｎの窒素を導入して５
×10-5Torr（Tcは414℃）とし、ニードルバルブ
を固定した。次に基板温度を430℃に設定し、
ASb／AIoが最初の６分間は1.0以上となるように、
残りの時間は0.84となるように２つのボートのパ
ワーコントロールを行つて基板温度を上昇させな
がら30分間で1.0μｍの膜厚になるまで蒸着した。
その時点の基板温度は510℃であつた。
次いでAsを大量に蒸着しながら、基板温度を
550℃まで上昇させ、1.1μｍ厚のInSbAs系薄膜を
得た。
550℃まで上昇させ、1.1μｍ厚のInSbAs系薄膜を
得た。
得られた薄膜をＸ線回折によつて調べたとこ
ろ、ｘ＝0.14であり、若干のInAsとInとが検出さ
れた。
ろ、ｘ＝0.14であり、若干のInAsとInとが検出さ
れた。
この膜のホール移動度とEoo（ポール係数の温
度依存性より計算した０〓のハンドギヤツプ）を
調べたところ、それぞれ45000cm2／Ｖ・Ｓ、
0.21eVであつた。
度依存性より計算した０〓のハンドギヤツプ）を
調べたところ、それぞれ45000cm2／Ｖ・Ｓ、
0.21eVであつた。
比較例 ２
初期の基板温度を410℃とする以外は実施例２
と同様とした。
と同様とした。
得られた薄膜は、ｘ＝0.08であり、InAsも若干
多く検知された。また外観的にはくすんだ色をし
ており、ホール移動度も7000cm2／Ｖ・Ｓと低かつ
た。
多く検知された。また外観的にはくすんだ色をし
ており、ホール移動度も7000cm2／Ｖ・Ｓと低かつ
た。
比較例 ３
InSb系薄膜形成階段において、蒸着の全時間
帯でASb／AIoが1.0以上となるようにボートのパ
ワーをコントロールする以外は実施例２と同様の
蒸着を行つた。
帯でASb／AIoが1.0以上となるようにボートのパ
ワーをコントロールする以外は実施例２と同様の
蒸着を行つた。
得られた薄膜のｘはＸ軸回折では検知できない
ほど小さく、Asは結晶中にほとんど入つていな
かつた。
ほど小さく、Asは結晶中にほとんど入つていな
かつた。
比較例 ４
初期の基板温度を450℃とする以外は実施例２
と同様の条件で蒸着を行つた。
と同様の条件で蒸着を行つた。
得られた薄膜には透明な部分が多くみられ、ｘ
＝0.21で、６枚の膜はAsの付着量がばらついて
いた。この６枚のホール移動度を測定したとこ
ろ、16300〜32500cm2／Ｖ・Ｓであつた。
＝0.21で、６枚の膜はAsの付着量がばらついて
いた。この６枚のホール移動度を測定したとこ
ろ、16300〜32500cm2／Ｖ・Ｓであつた。
実施例 ３
基板、原料、装置は実施例１と同様とし、４−
Ｎの窒素を用いて真空度を８×10-5Torr（Tcは
418℃）とした。次に基板温度を435℃とし、
ASb／AIoを最初の５分間は1.0で、残りの時間は
0.7となるようにボートのパワーをコントロール
して、基板温度を515℃まで上昇させながら30分
間蒸着した。次いで10分間、基板温度を570℃ま
で上昇させながら、AAs／AAs＋ASbが0.5となるよ
うにAsを蒸着した。
Ｎの窒素を用いて真空度を８×10-5Torr（Tcは
418℃）とした。次に基板温度を435℃とし、
ASb／AIoを最初の５分間は1.0で、残りの時間は
0.7となるようにボートのパワーをコントロール
して、基板温度を515℃まで上昇させながら30分
間蒸着した。次いで10分間、基板温度を570℃ま
で上昇させながら、AAs／AAs＋ASbが0.5となるよ
うにAsを蒸着した。
復られた薄膜はｘ＝0.30であり、帯青色の銀光
沢を有するもので、光の反射の具合から大きな結
晶であることが認められた。
沢を有するもので、光の反射の具合から大きな結
晶であることが認められた。
この膜のホール移動度と50℃における抵抗の温
度依存性を調べたところ、それぞれ37000cm2／
Ｘ・Ｓ，−0.95％／degであり、磁電変換素子の素
材として大変すぐれたものであつた。
度依存性を調べたところ、それぞれ37000cm2／
Ｘ・Ｓ，−0.95％／degであり、磁電変換素子の素
材として大変すぐれたものであつた。
Claims (1)
- 【特許請求の範囲】 １ 蒸着初期におけるインジウム原子に対するア
ンチモン原子の到達速度比を1.0以上、かつ基板
温度（絶対温度）Ｔを、式 １／Tc＝1.29×10-3−3.84×10-5logP 〔ここに、Tcは境界の基板温度（絶対温度）、Ｐ
は蒸着中の真空度（Torr）である〕 で与えられる境界の基板温度Tcとしたとき、 Tc≦Ｔ≦Tc＋30 の範囲内になるように選択した条件下でインジウ
ムとアンチモンとを基板上に蒸着させ、次いで上
記到達速度比を1.0よりも小さくしてインジウム
に対するアンチモンの組成比（FSb／FIo）が0.65
〜0.95のインジウム−アンチモン系薄膜を形成さ
せたのち、さらにその上にヒ素単独又はヒ素とイ
ンジウムとを同時に蒸着させることを特徴とする
一般式 InSb1-xAsx （式中のｘはヒ素の原子比を示す１未満の数であ
る） で表わされるインジウム−アンチモン−ヒ素系化
合物半導体薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135460A JPS5927519A (ja) | 1982-08-03 | 1982-08-03 | インジウム−アンチモン−ヒ素系化合物半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135460A JPS5927519A (ja) | 1982-08-03 | 1982-08-03 | インジウム−アンチモン−ヒ素系化合物半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5927519A JPS5927519A (ja) | 1984-02-14 |
| JPH0359572B2 true JPH0359572B2 (ja) | 1991-09-11 |
Family
ID=15152225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57135460A Granted JPS5927519A (ja) | 1982-08-03 | 1982-08-03 | インジウム−アンチモン−ヒ素系化合物半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927519A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4761300A (en) * | 1983-06-29 | 1988-08-02 | Stauffer Chemical Company | Method of vacuum depostion of pnictide films on a substrate using a pnictide bubbler and a sputterer |
| JP2669757B2 (ja) * | 1992-12-03 | 1997-10-29 | 日精樹脂工業株式会社 | 粉砕機及びそのクリーニング方法 |
| JP6088281B2 (ja) * | 2013-02-18 | 2017-03-01 | 旭化成株式会社 | 化合物半導体積層体及びその製造方法 |
-
1982
- 1982-08-03 JP JP57135460A patent/JPS5927519A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5927519A (ja) | 1984-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Noro et al. | The thermoelectric properties and crystallography of Bi‐Sb‐Te‐Se thin films grown by ion beam sputtering | |
| Iriarte et al. | Synthesis of c-axis oriented AlN thin films on different substrates: A review | |
| US4046618A (en) | Method for preparing large single crystal thin films | |
| Wang et al. | Effect of substrate temperature and bias voltage on the properties in DC magnetron sputtered AlN films on glass substrates | |
| JPS59211216A (ja) | 半導体装置の製造方法 | |
| JPH0359572B2 (ja) | ||
| JP5055554B2 (ja) | 超伝導硼化マグネシウム薄膜の製造方法 | |
| JPS6121311B2 (ja) | ||
| JPH07187883A (ja) | 炭素合金化立方晶窒化ホウ素膜 | |
| JP2741814B2 (ja) | タンタル金属薄膜の製造方法 | |
| Shahahmadi et al. | Properties of a-SiGe thin films on glass by co-sputtering for photovoltaic absorber application | |
| Abduev et al. | Preferred oriented ZnO films growth on nonoriented substrates by CVD | |
| Chao et al. | Effects of substrate temperature on the orientation of ultrahigh vacuum evaporate Si and Ge films | |
| JPH0359570B2 (ja) | ||
| JPS5878418A (ja) | インジウム−アンチモン系複合結晶薄膜の製造法 | |
| JPH0247850B2 (ja) | ||
| KR860000161B1 (ko) | 인듐 안티몬계 복합 결정반도체 및 그 제조방법 | |
| JPH0359571B2 (ja) | ||
| JPH0425718B2 (ja) | ||
| Gardes et al. | Epitaxial growth of thin films of V2VI3 semiconductors | |
| Poppa et al. | Summary of in situ epitaxial nucleation and growth measurements | |
| JPS59202674A (ja) | インジウム−アンチモン系薄膜の製造方法 | |
| JPS6143413A (ja) | 化合物半導体単結晶薄膜の形成方法 | |
| Cuniot-Ponsard et al. | RF Magnetron Sputtering Deposition of Hetero-Epitaxial Sr x Ba 1− x Nb 2 O 6 Thin Films: The Role of Temperature | |
| Doubinina et al. | Reproducible growth of Highly Oriented (OO1) YSZ Films on Amorphous AiO2 Substrates by MOCVD |