JPH036466B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、ひずみ率の測定や特定の高調波成分
の大きさを測定するための測定装置であつて、装
置の一部にデジタル処理回路を介挿したひずみ率
測定装置に関するものである。

ひずみ率を測定するためには、一般には第１図
に示すように回路を構成し、入力端Ｉから入力さ
れる入力信号を可変減衰器１、緩衝増幅器２を経
て、スイツチS₁，S₂により、例えばウイーンブリ
ツジ回路から成る基本波を除去する帯域除波器３
を介し、或いは直接に可変減衰器４、増幅器５を
経て、レベル計６に入力するようにしている。そ
の測定は先ずスイツチS₁，S₂を１側に倒し、入力
信号の基本波レベルを測定し、次いでスイツチ
S₁，S₂を２側に切換え、帯域除波器３により入力
信号の基本波成分のみを取り除いた信号のレベル
を測定し、これらの比からひずみ率を求めるわけ
である。

然しながらこの従来のひずみ率測定装置では、
入力信号の周波数に合わせて帯域除波器３の同調
が必要となり、帯域除波器３の構造が複雑となる
と共にその操作には時間と熟練を要し、測定の精
度に影響を与える極めて重要なものである。この
問題点は帯域除波器の代りに帯域濾波器を用いた
調波分析の場合も同様である。

本発明者はこの帯域除波器等から成るフイルタ
の同調操作を必要とせず、然も帯域除波器等の構
造が簡単で済み、極まて扱い易くかつ高精度でひ
ずみ率の測定や特定の高調波の分析が可能なひず
み率の測定装置を実現するために、アナログ量か
ら成る入力信号を、デジタル処理回路及び該回路
の後段に接続され所定の周波数に同調されている
フイルタに通してその出力におけるレベル値を求
め、入力信号レベルを基準としてその比からひず
み率を測定する装置であつて、前記デジタル処理
回路は、前記入力信号の周波数を逓倍する逓倍回
路と、該逓倍回路から出力される出力信号を受信
するごとにそのときの入力信号レベルを抽出して
デジタル量に変換するアナログ・デジタル変換回
路と、該変換されたデジタル量を記憶する記憶回
路と、該記憶回路に記憶されているデジタル量を
前記フイルタの同調周波数によつて定まる一定周
期で連続して読出してアナログ量に変換し出力す
るデジタル・アナログ変換回路とを備え、このデ
ジタル・アナログ変換回路からは前記一定周期で
定まる固定周波数のアナログ信号を得るひずみ率
測定装置を開発した。

第２図はこのようなひずみ率測定装置の基本的
なブロツク回路構成図で示すものであり、可変減
衰器１、緩衝増幅器２、可変減衰器４、増幅器
５、レベル計６は第１図の従来装置と同様であつ
て、帯域除波器３ａは同調周波数を固定としたも
のであり、点線で囲まれた部分が従来装置に付加
されるデジタル処理回路１０である。このデジタ
ル処理回路１０はスイツチS₁と帯域除波器３ａの
間に挿入され、基本波レベルを測定する場合に
は、入力信号はスイツチS₁の２側を経てこのデジ
タル処理回路１０を介してスイツチS₂の１′側か
らレベル計６に入力される。又、基本波を除去す
る場合には、デジタル処理回路１０からの出力は
帯域除波器３ａを通りスイツチS₂の２側からレベ
ル計６に入力することになる。勿論、基本波レベ
ルを測定する場合は、スイツチS₁，S₂を共に１側
にして測定してもよいが、基本波を除去する場合
と測定の条件を一致させるためには、デジタル処
理回路１０を経由するほうが好ましい。

このデジタル処理回路１０に於いては、緩衝増
幅器２からの出力は２岐に分岐され、一方はスイ
ツチS₁を介してアナログ・デジタル変換回路（以
下Ａ／Ｄ・Ｃという）１１に入力し、他方は入力
信号の周波数をＮ倍に逓倍する逓倍回路１２に入
力される。逓倍回路１２の出力はＡ／Ｄ・Ｃ１１
の抽出指令となり、この逓倍回路１２の信号に従
い入力信号の瞬時値がＡ／Ｄ・Ｃ１１に於いてデ
ジタル量に変換され、順次に記憶回路に記憶され
る。そして、この記憶回路１３に記憶されたデジ
タル量は一定の周波数を発振するクロツクパルス
発生回路１４からの信号に従つて順次読出され、
量子化雑音を除去する低域濾波器を含むデジタ
ル・アナログ変換回路（以下Ｄ／Ａ・Ｃという）
１５によりアナログ量に変換されてデジタル処理
回路１０から出力されることになる。又、これら
の動作の制御は制御回路１６によつてなされ、
Ａ／Ｄ・Ｃ１１からの変換終了信号を受けて記憶
回路１３への書込みが指令され、クロツクパルス
発生回路１４からのクロツクパルス信号を受けて
読出し指令がえられるようになつている。

このデジタル処理回路１０の動作を、第３図に
示す更に詳細な構成図及び第４図のタイムチヤー
ト図に従つて述べる。入力信号は周波数₀の正弦
波状信号としてＡ／Ｄ・Ｃ１１と逓倍回路１２に
入力されるわけであるが、逓倍回路１２に於いて
は、先ず整形回路１２１で矩形波に整形され、次
いで位相比較回路１２２を介して電圧制御発振回
路１２３に入力され、ここで第４図イに示すよう
に入力信号の周波数₀のＮ倍（Ｎは正の整数）の
周波数が造り出される。更に第４図ロに示すC₁、
C₂…Ck段の分周回路１２４に於いて、１／Ｎ倍
に分周されて位相比較回路１２２に入力するよう
になつている。位相比較回路１２２に於いて、第
４図ニに示す整形回路１２１からの出力と分周回
路１２４のCk段の出力との位相差Δθに比例した
出力電圧が得られ、位相差Δθが常に一定値とな
るように、換言すれば入力周波数₀のＮ倍の周波
数が正しく得られるように電圧制御発振回路１２
３への入力が制御されている。

又、電圧制御発振回路１２３の出力はＡ／Ｄ・
Ｃ１１に制御信号として与えられ、このタイミン
グによつて前述したようにＡ／Ｄ・Ｃ１１に於い
ては、入力信号がデジタル量に変換され順次記憶
回路１３に書込まれる。記憶回路１３としては所
謂RAMと称されるランダムアクセスメモリの採
用が好適であるが、その他にもシフトレジスタな
どが使用できる。この記憶回路１３への書込みに
当つては、分周回路１２４から切換回路１７を介
してアドレスが指定されるようになつている。即
ち、第４図ホに示すように入力信号は、電圧制御
発振回路１２３の出力に対応してデジタル量に変
換された値、A_o-1、A₀，A₁，A₂…が分周回路１
２４で出力される第４図ハに示すアドレスとなる
計数値と対応付けられて、記憶回路１３に第５図
に示すように格納される。

クロツクパルス発生回路１４からの出力は、分
周回路１８及び制御回路１６に出力され、当該ク
ロツクパルスは分周回路１２４と同じ回路構成か
ら成る分周回路１８に於いて同様に計数され、そ
の計数値は切換回路１７を介してアドレス指定信
号として記憶回路１３に入力される。そして、ク
ロツクパルス発生回路１４からのパルスを受信す
る度に記憶回路１３の前記指定アドレスからデー
タを読出し、Ｄ／Ａ・Ｃ１５によつてその読出さ
れたデータをアナログ量に変換するように構成さ
れている。分周回路１２４からの出力と分周回路
１８からの出力は、共に切換回路１７を介してア
ドレス指定信号として記憶回路１３に入力される
が、これらの出力が同時に切換回路１７に入力し
た場合には、制御回路１６からの指令により、例
えばクロツクパルス発生回路１４からの入力が優
先、即ち読出しを優先し、書込みを一時的に遅延
させるようになつている。

このようなデジタル処理回路１０を装置内に介
挿することにより、入力信号はその１周期当りＮ
個のデータのデジタル量に変換され、記憶回路１
３に格納されることになるが、記憶回路１３に貯
えられたデータは、クロツクパルス発生回路１４
からのクロツク周波数に応じて読出されるので、
入力信号の周波数とは無関係にＤ／Ａ・Ｃ１５か
らは一定周期の出力が得られることになる。つま
り、Ｄ／Ａ・Ｃ１５から得られるアナログ信号
は、上記一定周期のＮ倍を周期とする固定周波数
となつている。従つて、帯域除波器３ａの特性
は、クロツク周波数を１／Ｎに逓減した固定周波
数に対応した設計のものでよく、入力信号の周波
数によりその都度同調する必要は全くない。

上述したひずみ率測定装置は、比較的周波数の
低い入力信号に対しては好適であるが、入力信号
の周波数が高くなるとＡ／Ｄ・Ｃ１１の変換時間
が抽出周期に追従できなくなる虞れが十分にあ
る。実際には高分解能で高速のＡ／Ｄ・Ｃも存在
するが、これは極めて高価である。

本発明の目的は、入力周波数が高い場合でも適
正に動作し、然も高価なＡ／Ｄ変換回路を用いる
ことなく、安価に構成することができるひずみ率
測定装置を提供しようとするものである。

このような目的を達成するための本発明のひず
み率測定装置は、入力信号のＬ周期間に一定位相
間隔でＮ点の割合で入力信号の瞬時値を遂時抽出
して、デジタル値に変換し、これをＮ個のアドレ
スを持つ記憶回路に順次記憶すると共に、この記
憶されたデータを一定周期で入力信号の位相順に
読出してアナログ量に変換することによつて、上
記読出し周期のＮ倍を周期とする固定周波数のア
ナログ信号を得るものである。

第６図は本発明に係るひずみ率測定装置のデジ
タル処理回路２０を示すものであり、第３図に示
す回路に比較して、逓倍回路１２に１／Ｌ分周回
路１２５、分周回路１８の後段にアドレス変換用
記憶回路２１、Ａ／Ｄ・Ｃ１１の前段にサンプル
ホールド回路２２が追加されている。１／Ｌ分周
回路１２５は入力信号のＬ周期で一連のデータの
取込みが完了するようにするための回路であり、
アドレス変換用記憶回路２１は例えば所謂ROM
と称されるリードオンリーメモリから成り、Ａ／
Ｄ・Ｃ１１による変換が位相順に実施できないた
めに、読出しの際に位相順にデータを読出すよう
にするための回路である。又、サンプルホールド
回路２２はアナログ・デジタル変換中の入力信号
の瞬時値を把え、変換動作中はＡ／Ｄ・Ｃ１１へ
の入力電圧を一定に保持するための回路である。

これらの回路を追加し、例えばＬを３とすると
３周期で一連のデータが取込まれることになり、
第７図ａに示すように本来Ａ，Ｂ，Ｃ，Ｄ，Ｅ，
Ｆ，Ｇ，Ｈ，A′の順でアナログ・デジタル変換
されるべきデータが、ｂに示すようにＡ，Ｄ，
Ｇ，Ｂ，Ｅ，Ｈ，Ｃ，Ｆ，A′のように位相角の
順にアナログ・デジタル変換され、第８図に示す
ようにアドレスと対応付けられて記憶回路１３に
書込まれる。従つて読出時においては、これを本
来のＡ，Ｂ，Ｃ，Ｄ，…の順に読出さなければな
らないために、アドレス変換用記憶回路２１によ
つて０、３，６，１，４，７，２，５のアドレス
順に、即ちＡ，Ｂ，Ｃ，Ｄ…の順番に従つて読出
され、Ｄ／Ａ・Ｃ１５によりアナログ量に変換さ
れることになる。又、アドレス変換用記憶回路２
１を分周回路１２４の出力側に介挿し、書込みに
際して書込アドレスが抽出点の位相に対応するよ
うにして、読出しはアドレス順にしてもよく、ま
たマイクロプロセツサ等を使用して演算し、対応
するアナログを求ることができる。

第９図に示すブロツク回路図は雑音低減回路３
０を示しており、全帯域に渡り雑音を軽減して入
力信号のレベルが低い場合や、低ひずみ率の場合
でもひずみ率を正確に測定する一方法を例示する
ものである。この雑音低減回路３０は記憶回路１
３の周囲に介挿されており、Ａ／Ｄ・Ｃ１１から
出力されたデジタル信号は第１のデジタル演算回
路３１により（１−Ｋ）倍される。但し、Ｋは０
＜Ｋ＜１の定数である。一方、記憶回路１３から
は新しいデータを書込むべきアドレスに記憶され
ている数値情報が読出され、これが第２のデジタ
ル演算回路３２でＫ倍される。この第１及び第２
のデジタル演算回路３１及び３２の出力は、加算
器３３によつてデジタル的に加算され、その結果
は記憶回路１３に最新のデータとしてそれまで記
憶されていた数値に代つて記憶される。入力信号
の同位相の点のデータは、記憶回路１３の同一ア
ドレスに書込まれるから記憶回路１３の特定のア
ドレスに注目すると、そこへ入力するデータは入
力信号成分に関しては同一値であるから、入力信
号が印加されると入力信号成分は逐次加算されて
最終値に達する。この過程に於いて雑音成分はラ
ンダムに現れるので、雑音は徐々に打ち消されて
減少されることになる。この雑音が軽減される割
合はＫの値によつて決まり、 10log₁₀（１＋Ｋ）／（１−Ｋ）（dB）によつて
表される改善率が得られる。

帯域除波器３ａは第２高調波以上つまり固定周
波数の２倍以上の周波数成分を通過させ、固定周
波数以下の周波数成分を阻止する高域濾波器に置
換するともできる。このようにすると基本波より
低い周波数の雑音が除去できるので、ハムやフリ
ツカノイズ等による測定誤差の介入を防止するこ
とができる。更には、帯域除波器３ａの後段に基
本波成分とその高調波成分のみを抽出するくし型
フイルタを挿入すると、入力信号中或いは回路に
於いて発生した雑音を消去することもできる。

又、帯域除波器３ａの代りに、同調周波数が第
２高調波、第３高調波等の所要の高調波つまり固
定周波数の整数倍に同調した帯域濾波器を用いる
と、特定の高調波成分の大きさの測定、即ち調波
分析を行うことができる。従来の技術で調波分析
を行うためには、入力周波数に応じて濾波器の通
過周波数を調整しなけばならないため、濾波器の
構造が複雑となり、技術的に困難となる。このた
め、調波分析を行うにはスペクトラムアナライザ
などの高度の技術を必要とされてきたが、本発明
のようにデジタル処理回路１０，２０を用いるこ
とにより、濾波器の同調周波数を入力信号の周波
数に同調させることが不要となり、容易に実現が
可能となる。又、帯域濾波器を電圧制御型とすれ
ば、制御電圧を順次変えて各高調波のレベルを順
次読取ることも容易である。尚、帯域濾波器の濾
波特性が尖鋭でないときは、濾波器に基本波除去
濾波器を組合わせてもよい。

以上説明したように本発明に係るひずみ率測定
装置は、デジタル処理回路を用いて帯域除波器等
への入力信号をデジタル量に変換して一旦記憶装
置に格納し、一定周波数のクロツクパルスに基づ
いて読出し、アナログ量に変換するものであるか
ら、帯域除波器等のフイルタの同調操作を全く必
要とせず、フイルタの構造が極めて簡単なものと
なると同時に、同調操作の煩わしさがなく、同調
操作の不正確さによる測定誤差の介入がなくな
り、正確なひずみ率測定が可能となると共に、入
力信号のＬ周期に渡つて徐々にサンプリングを行
つて記憶回路に記憶し、記憶回路から１周期分の
信号として読出すようにしたため、入力周波数が
高い場合にも十分正確にひずみ率を測定すること
ができ、しかも高速のＡ／Ｄ変換回路を用いる必
要がないため安価に構成することができる。更に
は、高調波ひずみの測定だけではなく、特定の高
調波の分析も容易に実施し得ることになる。

【図面の簡単な説明】

第１図は従来のひずみ率測定装置のブロツク回
路構成図、第２図は基本的なブロツク回路構成
図、第３図はデジタル処理回路のブロツク回路構
成図、第４図はその動作説明図、第５図は記憶回
路へのデータ格納状態の説明図、第６図は本発明
に係係るひずみ率測定装置のデジタル処理回路の
ブロツク回路構成図、第７図はその動作説明図、
第８図は記憶回路のデータ格納状態の説明図、第
９図は雑音低減回路のブロツク回路構成図であ
る。 符号３ａは帯域除波器、１０，２０はデジタル
処理回路、１１はアナログ・デジタル変換回路、
１２は逓倍回路、１２２は位相比較回路、１２４
は１／Ｎ分周回路、１２５は１／Ｌ分周回路、１
３は記憶回路、１４はクロツクパルス発生回路、
１５はデジタル・アナログ変換回路、１６は制御
回路、１７は切換回路、１８は分周回路、２１は
アドレス変換用記憶回路、２２はサンプルホール
ド回路、３０は雑音低減回路である。

Claims (1)

1. 【特許請求の範囲】 １ アナログ量から成る入力信号をデジタル処理
   回路及び該回路の後段に接続され所定の周波数に
   同調されているフイルタに通し、該フイルタの出
   力に於けるレベル値を求め、入力信号レベルを基
   準としてその比からひずみ率を測定する装置であ
   つて、前記デジタル処理回路は、前記入力信号の
   周波数をＮ／Ｌ（Ｎ、Ｌは正の整数）倍し、入力
   信号をそのＬ周期間にＮ個の割合で一定の位相間
   隔で抽出するための信号を出力する逓倍回路と、
   該逓倍回路から出力される出力信号を受信するご
   とにそのときの入力信号の瞬時値をサンプルホー
   ルドするサンプルホールド回路と、該サンプルホ
   ールドされた入力信号の瞬時値をデジタル量に変
   換するアナログ・デジタル変換回路と、該変換さ
   れたデジタル量をＮ個のアドレスに記憶する記憶
   回路と、該記憶回路に記憶されているＮ個のデジ
   タル量を前記フイルタの同調周波数によつて定ま
   る一定周期で入力信号の位相順に連続して読出す
   記憶データの読出回路と、該読出されたデジタル
   値をアナログ量に変換し出力するデジタル・アナ
   ログ変換回路とを備え、前記記憶回路に記憶され
   ている入力信号の１周期分のデジタル量を、前記
   一定周期で読出すことにより該一定周期のＮ倍を
   周期とする固定周波数のアナログ信号を得ること
   を特徴とするひずみ率測定装置。 ２ 前記フイルタを、前記固定周波数の成分を除
   去する帯域除波器としてひずみ率を測定するよう
   にした特許請求の範囲第１項に記載のひずみ率測
   定装置。 ３ 前記フイルタを、前記固定周波数の２倍以上
   の周波数成分を通過させ、固定周波数以下の周波
   数成分を阻止する高域濾波器としてひずみ率を測
   定するようにした特許請求の範囲第１項に記載の
   ひずみ率測定装置。 ４ 前記フイルタを、前記固定周波数の整数倍に
   同調させた帯域濾波器として高調波成分を測定す
   るようにした特許請求の範囲第１項に記載のひず
   み率測定装置。