JPH0370887B2 - - Google Patents
Info
- Publication number
- JPH0370887B2 JPH0370887B2 JP25906585A JP25906585A JPH0370887B2 JP H0370887 B2 JPH0370887 B2 JP H0370887B2 JP 25906585 A JP25906585 A JP 25906585A JP 25906585 A JP25906585 A JP 25906585A JP H0370887 B2 JPH0370887 B2 JP H0370887B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductive material
- pilot hole
- reference unit
- fired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【発明の詳細な説明】
〔概要〕
積層チツプインダクタの製造方法であつて、非
導電材上に多数の同形コイル導体パターンを形成
して、それぞれ90゜回転して積重ね、切断、焼成
して側面に形成したスルーホールを接続して積層
チツプインダクタの量産を可能にした。
導電材上に多数の同形コイル導体パターンを形成
して、それぞれ90゜回転して積重ね、切断、焼成
して側面に形成したスルーホールを接続して積層
チツプインダクタの量産を可能にした。
本発明は、混成集積回路等に用いる積層チツプ
インダクタの製造方法に係り、とくに量産を可能
にした積層チツプインダクタの製造方法に関す
る。
インダクタの製造方法に係り、とくに量産を可能
にした積層チツプインダクタの製造方法に関す
る。
近年、電子機器は電子部品の小形化に伴なつ
て、ユニツト化された回路基板上に搭載するチツ
プ形部品たとえば、セラミツク基板等に形成した
チツプ形インダクタが出現しているが、このチツ
プ形インダクタはセラミツク基板上にスパイラル
となつているので、スペースフアクタが悪く高密
度実装に適さないので、スペースフアクタが良好
で高密度実装に適する積層チツプインダクタの製
造方法の開発が強く要望されている。
て、ユニツト化された回路基板上に搭載するチツ
プ形部品たとえば、セラミツク基板等に形成した
チツプ形インダクタが出現しているが、このチツ
プ形インダクタはセラミツク基板上にスパイラル
となつているので、スペースフアクタが悪く高密
度実装に適さないので、スペースフアクタが良好
で高密度実装に適する積層チツプインダクタの製
造方法の開発が強く要望されている。
従来のチツプインダクタは、リング状の磁性材
に導体からなるコイルを巻回するか、または誘電
体たとえばセラミツク等からなる基板上に導体パ
ターンをスパイラルに形成した構造である。
に導体からなるコイルを巻回するか、または誘電
体たとえばセラミツク等からなる基板上に導体パ
ターンをスパイラルに形成した構造である。
上記従来のインダクタにあつては、いずれも平
面的構成のためスペースフアクタが悪く、高密度
実装を阻害し量産が困難で高価になる等の問題点
があつた。
面的構成のためスペースフアクタが悪く、高密度
実装を阻害し量産が困難で高価になる等の問題点
があつた。
本発明は、上記の問題点を解決してスペースフ
アクタが良好で高密度実装に適する積層チツプイ
ンダクタの製造方法を提供するものである。
アクタが良好で高密度実装に適する積層チツプイ
ンダクタの製造方法を提供するものである。
すなわち、４個を基準単位Ａとし、縦、横同数
の基準単位Ａの複数個＋１／２基準単位Ａの寸法
の非導電材上に、該基準単位Ａを４等分する十字
状の切断線の４分線の中央にスルーホールの下孔
を穿設し、前記基準単位Ａの１個の中心に環状の
一部を除き、その両端に連なるパターンが前記下
孔に達する導体パターンを形成した前記非導電材
それぞれ90゜回転して複数枚積み重ね、さらに上
面にダミー非導電材を重ね、切断線に沿つて切断
し焼成したるのち、全面に導体を塗布後切断面を
前記スルーホールの下孔の１／２以下に研磨し焼
成したことことによつて解決される。
の基準単位Ａの複数個＋１／２基準単位Ａの寸法
の非導電材上に、該基準単位Ａを４等分する十字
状の切断線の４分線の中央にスルーホールの下孔
を穿設し、前記基準単位Ａの１個の中心に環状の
一部を除き、その両端に連なるパターンが前記下
孔に達する導体パターンを形成した前記非導電材
それぞれ90゜回転して複数枚積み重ね、さらに上
面にダミー非導電材を重ね、切断線に沿つて切断
し焼成したるのち、全面に導体を塗布後切断面を
前記スルーホールの下孔の１／２以下に研磨し焼
成したことことによつて解決される。
上記積層チツプインダクタの製造方法は、同一
磁性材からなる板上に４個を基準単位とした複数
個＋１／２基準単位を縦、横同数（完成時の数は
奇数）とし、しかも基準単位に同心で同形の導体
パターンを形成し、それぞれを90゜回転して積重
ねてこれを切断し焼成して製造するので量産化に
適する。
磁性材からなる板上に４個を基準単位とした複数
個＋１／２基準単位を縦、横同数（完成時の数は
奇数）とし、しかも基準単位に同心で同形の導体
パターンを形成し、それぞれを90゜回転して積重
ねてこれを切断し焼成して製造するので量産化に
適する。
第１図は、本発明の一実施例を説明する導体パ
ターンを形成した斜視図である。
ターンを形成した斜視図である。
図において、磁性材等からなる非導電材１上
に、４個で基準単位Ａを形成する。そして縦、横
同数（図面では各3.5枚）の基準単位Ａの複数個
＋1/2基準単位Ａの大きさの非導電材１上に、基
準単位Ａを４等分する十字状の切断線９の４分線
の中央にスルーホール２の下孔２１を穿設する。
そして基準単位Ａの１個の中心に環状の一部を除
き、その両端に連なるパターンが前記下孔２１に
達する導体パターン５を形成したものである。
に、４個で基準単位Ａを形成する。そして縦、横
同数（図面では各3.5枚）の基準単位Ａの複数個
＋1/2基準単位Ａの大きさの非導電材１上に、基
準単位Ａを４等分する十字状の切断線９の４分線
の中央にスルーホール２の下孔２１を穿設する。
そして基準単位Ａの１個の中心に環状の一部を除
き、その両端に連なるパターンが前記下孔２１に
達する導体パターン５を形成したものである。
第２図は、本発明の一実施例を説明する図で、
同図ａは分解斜視図、ｂは組立斜視図で、ｃは回
路表示図で、第１図と同等の部分については同一
符合を付している。
同図ａは分解斜視図、ｂは組立斜視図で、ｃは回
路表示図で、第１図と同等の部分については同一
符合を付している。
図において、第１図で説明した磁性材等からな
る非導電材１をそれぞれ90゜回転して積み重ね、
第１枚目の磁性材１の導体パターン５の一方の半
円のスルーホール２が、第２枚目の90゜異なつた
半円のスルーホール２と合致し、そして第２枚目
の半円のスルーホール２は第３枚目の90゜異なつ
た半円のスルーホール２と合致する。このように
して所用枚数の非導電材１を積重ねたのち、さら
に上面にダミー非導電材６を積重ね切断線９に沿
つて個々に切断し焼成したるのち、全面に導体を
塗布後切断面を前記スルーホール２の下孔２１の
１／２以下に研磨し焼成すれば第２図ｂの如き積
層チツプインダクタとなる。そしてこの積層チツ
プインダクタを回路表示で示したものが第２図ｃ
である。
る非導電材１をそれぞれ90゜回転して積み重ね、
第１枚目の磁性材１の導体パターン５の一方の半
円のスルーホール２が、第２枚目の90゜異なつた
半円のスルーホール２と合致し、そして第２枚目
の半円のスルーホール２は第３枚目の90゜異なつ
た半円のスルーホール２と合致する。このように
して所用枚数の非導電材１を積重ねたのち、さら
に上面にダミー非導電材６を積重ね切断線９に沿
つて個々に切断し焼成したるのち、全面に導体を
塗布後切断面を前記スルーホール２の下孔２１の
１／２以下に研磨し焼成すれば第２図ｂの如き積
層チツプインダクタとなる。そしてこの積層チツ
プインダクタを回路表示で示したものが第２図ｃ
である。
なお、本実施例では非導電材に基準単位Ａを
縦、横3.5個について説明したが、完成時の数は
奇数となれば良く1.5，2.5，3.5，4.5・・・100.5
個等であつても良い。また、導体パターンは円状
について説明したが、円状に限らず三角、四角等
の多角形であつても構わない。さらに導体パター
ンを形成する非導電材を磁性材について説明した
が、磁性材に限らず絶縁材であつても構わない。
縦、横3.5個について説明したが、完成時の数は
奇数となれば良く1.5，2.5，3.5，4.5・・・100.5
個等であつても良い。また、導体パターンは円状
について説明したが、円状に限らず三角、四角等
の多角形であつても構わない。さらに導体パター
ンを形成する非導電材を磁性材について説明した
が、磁性材に限らず絶縁材であつても構わない。
以上の説明から明らかよように、本発明によれ
ば積層チツプインダクタの量産が可能となり、コ
ストダウンが期待できるとともに搭載部品の高密
度実装に極めて有効である。
ば積層チツプインダクタの量産が可能となり、コ
ストダウンが期待できるとともに搭載部品の高密
度実装に極めて有効である。
第１図は、本発明の一実施例を説明する導体パ
ターンを形成した斜視図、第２図は、本発明の一
実施例を説明する図で、同図ａは分解斜視図、ｂ
は組立斜視図で、ｃは回路表示図である。 図において、１は非導電材、２はスルーホー
ル、５は導体パターン、６はダミー非導電材、７
は積層間の導通部、９は切断線、２１は下孔、を
それぞれ示す。
ターンを形成した斜視図、第２図は、本発明の一
実施例を説明する図で、同図ａは分解斜視図、ｂ
は組立斜視図で、ｃは回路表示図である。 図において、１は非導電材、２はスルーホー
ル、５は導体パターン、６はダミー非導電材、７
は積層間の導通部、９は切断線、２１は下孔、を
それぞれ示す。
Claims (1)
- １ ４個を基準単位Ａとし、縦、横同数の基準単
位Ａの複数個＋１／２基準単位Ａの寸法の非導電
材１上に、該基準単位Ａを４等分する十字状の切
断線９の４分線の中央にスルーホール２の下孔２
１を穿設し、前記基準単位Ａの１個の中心に環状
の一部を除き、その両端に連なるパターンが前記
下孔２１に達する導体パターン５を形成した前記
非導電材１をそれぞれ90゜回転して複数枚を積み
重ね、さらに上面にダミー非導電材６を積重ね、
切断線９に沿つて切断し焼成したるのち、全面に
導体を塗布後切断面を前記スルーホール２の下孔
２１の１／２以下に研磨し焼成したことを特徴と
する積層チツプインダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25906585A JPS62118505A (ja) | 1985-11-18 | 1985-11-18 | 積層チツプインダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25906585A JPS62118505A (ja) | 1985-11-18 | 1985-11-18 | 積層チツプインダクタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62118505A JPS62118505A (ja) | 1987-05-29 |
| JPH0370887B2 true JPH0370887B2 (ja) | 1991-11-11 |
Family
ID=17328832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25906585A Granted JPS62118505A (ja) | 1985-11-18 | 1985-11-18 | 積層チツプインダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62118505A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH071821B2 (ja) * | 1989-12-11 | 1995-01-11 | サンケン電気株式会社 | 配線基板 |
| JPH04118910A (ja) * | 1990-02-23 | 1992-04-20 | Taiyo Yuden Co Ltd | 積層チップインダクタの製造方法 |
| CA2158784A1 (en) * | 1994-11-09 | 1996-05-10 | Jeffrey T. Adelman | Electronic thick film component termination and method of making the same |
| US8056199B2 (en) | 2008-10-21 | 2011-11-15 | Tdk Corporation | Methods of producing multilayer capacitor |
| JP4816708B2 (ja) * | 2008-10-21 | 2011-11-16 | Ｔｄｋ株式会社 | 積層コンデンサの製造方法 |
| US10269481B2 (en) | 2016-05-27 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked coil for wireless charging structure on InFO package |
| CN112687462B (zh) * | 2020-12-11 | 2022-06-07 | 全南群英达电子有限公司 | 一种磁头磁芯冲切和铆压一体机 |
-
1985
- 1985-11-18 JP JP25906585A patent/JPS62118505A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62118505A (ja) | 1987-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778058B1 (en) | Embedded 3D coil inductors in a low temperature, co-fired ceramic substrate | |
| US6169470B1 (en) | Coiled component and its production method | |
| US5515022A (en) | Multilayered inductor | |
| JP2004127976A (ja) | インダクティブ素子とその製造方法 | |
| KR100370670B1 (ko) | 인덕터 소자 및 그 제조방법 | |
| JP2004235584A (ja) | インダクタンス素子と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 | |
| TW201837938A (zh) | 積層陶瓷電子零件 | |
| KR100304792B1 (ko) | 다층코일및그제조방법 | |
| JP2021532597A (ja) | 誘導素子を製造するための方法及び誘導素子 | |
| JPH11176691A (ja) | 積層チップ電子部品の製造方法 | |
| JPH0370887B2 (ja) | ||
| US6476690B1 (en) | Laminated LC component with rotationally symmetric capacitor electrodes | |
| JPS6050331B2 (ja) | インダクタンス素子とその製造方法 | |
| JP3319449B2 (ja) | 積層インダクタ及びその製造方法 | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JPS59132604A (ja) | 積層型インダクタ | |
| JPH08264320A (ja) | チップインダクタ・アレイ | |
| KR20010067263A (ko) | 기판 장착된 공통 모드 초크 코일 및 그것의 제조 방법 | |
| JP3642462B2 (ja) | 積層部品の製造方法 | |
| JPH02256214A (ja) | チップインダクタおよびその製造方法 | |
| JPH07320939A (ja) | インダクタンス部品およびその製造方法 | |
| JP2003338410A (ja) | 積層インダクタ | |
| JPH03225905A (ja) | 積層複合部品とその製造方法 | |
| JP2001244119A (ja) | インダクタアレイ | |
| JPS62257709A (ja) | 積層トランス |