JPH0370925B2 - - Google Patents
Info
- Publication number
- JPH0370925B2 JPH0370925B2 JP58046164A JP4616483A JPH0370925B2 JP H0370925 B2 JPH0370925 B2 JP H0370925B2 JP 58046164 A JP58046164 A JP 58046164A JP 4616483 A JP4616483 A JP 4616483A JP H0370925 B2 JPH0370925 B2 JP H0370925B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- base
- signal
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は一対の増幅器を含んで構成される複
合増幅器に係り、例えば、テープレコーダの再生
信号系統の前置増幅器に好適な増幅器に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a composite amplifier including a pair of amplifiers, and for example, to an amplifier suitable for a preamplifier of a reproduction signal system of a tape recorder.
テープレコーダの再生用信号系統には、磁気ヘ
ツドの再生信号を増幅する前置増幅器、ライン増
幅器及び電力増幅器が設置されている。そして、
このような再生信号系統には、動作開始時の異常
音等の発生を防止するため、ミユーテイング回路
が付加されている。そこで、最終段の電力増幅器
にミユーテイング回路を設置した場合、ライン増
幅器の出力がモニタ出力等として用いられること
から、電力増幅器の出力のみにミユーテイング操
作をしても無意味である。また、ミユーテイング
回路をライン増幅器及び電力増幅器の双方に設置
する場合には、回路構成が複雑化し、ミユーテイ
ング制御が煩雑になる欠点がある。また、前置増
幅器にミユーテイング回路を設置した場合、一般
に前置増幅器の出力から選曲用信号等を取出して
いるため、このような制御信号の取出しが不可能
になるおそれがある。 A reproduction signal system of a tape recorder is equipped with a preamplifier, a line amplifier, and a power amplifier for amplifying the reproduction signal of the magnetic head. and,
A muting circuit is added to such a reproduction signal system in order to prevent abnormal sounds from occurring at the start of operation. Therefore, when a muting circuit is installed in the final stage power amplifier, the output of the line amplifier is used as a monitor output, etc., so it is meaningless to perform a muting operation only on the output of the power amplifier. Further, when the muting circuit is installed in both the line amplifier and the power amplifier, there is a drawback that the circuit configuration becomes complicated and the muting control becomes complicated. Further, when a muting circuit is installed in a preamplifier, since music selection signals and the like are generally taken out from the output of the preamplifier, there is a possibility that it will be impossible to take out such control signals.
そこで、この発明は、複数の増幅器を併設して
複数の特性の異なる出力を得るとともに、各増幅
器の部分的な共用化により構成の簡略化を図つた
複合増幅器の提供を目的とする。 SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a composite amplifier in which a plurality of amplifiers are installed together to obtain a plurality of outputs with different characteristics, and the configuration is simplified by partially sharing each amplifier.
即ち、この発明の複合増幅器は、増幅すべき信
号を発生する信号源(磁気ヘツド8)と、直流バ
イアス電圧を発生する直流バイアス電源10と、
エミツタが共通に接続された第1及び第2のトラ
ンジスタ16,18が設置され、前記第1のトラ
ンジスタのベースに前記直流バイアス電圧を基準
電位として前記信号源から増幅すべき入力信号が
加えられ、前記第2のトランジスタのベースに前
記直流バイアス電源から前記直流バイアス電圧が
加えられて前記入力信号を増幅する第1の増幅器
2と、エミツタを共通に接続した第3及び第4の
トランジスタ48,50を備えて前記第3のトラ
ンジスタのベースに前記第1のトランジスタと共
通に前記信号源から増幅すべき入力信号が加えら
れかつ前記第4のトランジスタのベースに抵抗6
8を介して前記直流バイアス電源から前記直流バ
イアス電圧が加えられた第1の差動増幅器40が
設置されるとともに、前記第1の差動増幅器と共
通の能動負荷(トランジスタ56,58)をコレ
クタ側に備えかつエミツタを共通にした第5及び
第6のトランジスタ52,54を備えて前記第5
のトランジスタのベースに前記直流バイアス電源
から前記直流バイアス電圧が加えられかつ前記第
6のトランジスタのベースに前記抵抗を介して前
記直流バイアス電源から前記直流バイアス電圧が
加えられた第2の差動増幅器42が設置され、前
記第1の差動増幅器の前記第3及び第4のトラン
ジスタのエミツタに直列に接続されてベースに一
定電圧が加えられた第7のトランジスタ62と、
前記第2の差動増幅器の前記第5及び第6のトラ
ンジスタのエミツタに直列に接続されてベースに
制御電圧が加えられた第8のトランジスタ64と
を備えたミユーテイング回路44が設置され、前
記制御電圧によつて前記第7又は第8のトランジ
スタを導通させて前記第1又は第2の差動増幅器
に定電流源60を接続して動作電流を制御し、レ
ベル調整された前記入力信号の増幅出力を取り出
す第2の増幅器4とを備えたものである。 That is, the composite amplifier of the present invention includes a signal source (magnetic head 8) that generates a signal to be amplified, a DC bias power supply 10 that generates a DC bias voltage,
First and second transistors 16 and 18 whose emitters are commonly connected are installed, and an input signal to be amplified from the signal source is applied to the base of the first transistor with the DC bias voltage as a reference potential, a first amplifier 2 that amplifies the input signal by applying the DC bias voltage from the DC bias power source to the base of the second transistor; and third and fourth transistors 48 and 50 whose emitters are commonly connected. An input signal to be amplified from the signal source is applied to the base of the third transistor in common with the first transistor, and a resistor 6 is connected to the base of the fourth transistor.
A first differential amplifier 40 to which the DC bias voltage is applied from the DC bias power supply via the DC bias power source 8 is installed, and an active load (transistors 56, 58) common to the first differential amplifier is connected to the collector. fifth and sixth transistors 52 and 54 provided on the side and having a common emitter;
a second differential amplifier, wherein the DC bias voltage is applied from the DC bias power supply to the base of the transistor, and the DC bias voltage is applied from the DC bias power supply to the base of the sixth transistor via the resistor. 42, and a seventh transistor 62 connected in series to the emitters of the third and fourth transistors of the first differential amplifier and having a constant voltage applied to its base;
and an eighth transistor 64 connected in series to the emitters of the fifth and sixth transistors of the second differential amplifier and having a control voltage applied to its base, a muting circuit 44 is provided, Amplifying the level-adjusted input signal by controlling the operating current by connecting the constant current source 60 to the first or second differential amplifier by making the seventh or eighth transistor conductive with a voltage. It is equipped with a second amplifier 4 for taking out the output.
以下、この発明の実施例を図面を参照して詳細
に説明する。 Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図はこの発明の複合増幅器の実施例を示し
ている。この複合増幅器には第1及び第2の増幅
器2,4が設けられ、これら増幅器2,4に共通
に形成された入力端子6には、増幅すべき信号を
発生する信号源としての磁気ヘツド8が接続され
ている。そして、各増幅器2,4には磁気ヘツド
8のために設置された直流バイアス電源10から
共通のバイアス入力が与えられている。 FIG. 1 shows an embodiment of the composite amplifier of the present invention. This composite amplifier is provided with first and second amplifiers 2 and 4, and an input terminal 6 formed in common with these amplifiers 2 and 4 is connected to a magnetic head 8 as a signal source that generates a signal to be amplified. is connected. Each of the amplifiers 2 and 4 is supplied with a common bias input from a DC bias power supply 10 installed for the magnetic head 8.
増幅器2は差動増幅器12及びバツフア増幅器
14から構成され、磁気ヘツド8からの再生信号
を増幅し、その出力は、例えば、選曲用信号等、
ミユーテイングを必要としない回路系統に接続さ
れる。差動増幅器12は第1及び第2のトランジ
スタ16,18、トランジスタ20,22、定電
流源24で構成され、トランジスタ16のベース
には直流バイアス電源10から磁気ヘツド8を介
して直流バイアスが与えられるとともに、磁気ヘ
ツド8から再生信号が与えられ、一方のトランジ
スタ18のベースには直流バイアス電源10から
抵抗26を介して直流バイアスが与えられてい
る。この差動増幅器12の出力はトランジスタ1
8,22のコレクタから取出され、この出力を外
部に取出すためにバツフア回路14はトランジス
タ28及び抵抗30で構成され、トランジスタ2
8のコレクタを電源端子32に接続し、エミツタ
フオロア回路を構成している。このトランジスタ
28のエミツタには出力端子34が形成され、こ
の出力端子34と前記トランジスタ18のベース
との間には抵抗36を介挿して帰還回路が形成さ
れている。 The amplifier 2 is composed of a differential amplifier 12 and a buffer amplifier 14, and amplifies the reproduced signal from the magnetic head 8, and its output is used as, for example, a music selection signal, etc.
Connected to circuit systems that do not require muting. The differential amplifier 12 is composed of first and second transistors 16 and 18, transistors 20 and 22, and a constant current source 24, and a DC bias is applied to the base of the transistor 16 from a DC bias power supply 10 via a magnetic head 8. At the same time, a reproduction signal is applied from the magnetic head 8, and a DC bias is applied to the base of one transistor 18 from a DC bias power supply 10 via a resistor 26. The output of this differential amplifier 12 is the transistor 1
8 and 22, and in order to take out this output to the outside, the buffer circuit 14 is composed of a transistor 28 and a resistor 30.
The collector of No. 8 is connected to the power supply terminal 32 to form an emitter follower circuit. An output terminal 34 is formed at the emitter of the transistor 28, and a feedback circuit is formed by interposing a resistor 36 between the output terminal 34 and the base of the transistor 18.
また、増幅器4は制御入力に基づき、出力信号
レベルを制御するように構成され、この実施例の
場合、第1及び第2の差動増幅器40,42と、
外部制御入力に基づき各差動増幅器40,42の
動作電流を調整して出力信号レベルを制御するミ
ユーテイング回路44と、各差動増幅器40,4
2の出力を合成して取出す出力バツフア回路46
とから構成されている。即ち、差動増幅器40,
42は、第3のトランジスタ48、第4のトラン
ジスタ50、第5のトランジスタ52、第6のト
ランジスタ54、能動負荷としてのトランジスタ
56,58及び定電流源60で構成され、またミ
ユーテイング回路44は第7及び第8のトランジ
スタ62,64で構成されている。トランジスタ
48のベースは前記トランジスタ16のベースに
共通に接続され、トランジスタ50,54のベー
スは共通に接続されて帰還端子66が接続されて
いる。この帰還端子66には抵抗68を介して前
記直流バイアス電源10から一定の直流バイアス
が与えられている。また、トランジスタ62のベ
ースにはバイアス入力端子70が形成され、この
バイアス入力端子70には基準電圧としてのバイ
アス電圧Vbが与えられている。また、トランジ
スタ64のベースには制御入力端子72が形成さ
れ、この制御入力端子72にはミユーテイング制
御電圧Vcが印加される。そして、各差動増幅器
40,42の出力はトランジスタ50,54,5
8のコレクタから取出され、この出力を合成して
取出すために、出力バツフア回路46はトランジ
スタ74及び抵抗76で構成されている。トラン
ジスタ74のエミツタには出力端子78が形成さ
れ、この出力端子78と前記帰還端子66との間
にはイコライザ素子80が挿入されている。 Further, the amplifier 4 is configured to control the output signal level based on the control input, and in this embodiment, the first and second differential amplifiers 40, 42,
A muting circuit 44 that adjusts the operating current of each differential amplifier 40, 42 based on an external control input to control the output signal level, and each differential amplifier 40, 4
Output buffer circuit 46 that combines and takes out the outputs of the two outputs.
It is composed of. That is, the differential amplifier 40,
42 is composed of a third transistor 48, a fourth transistor 50, a fifth transistor 52, a sixth transistor 54, transistors 56 and 58 as active loads, and a constant current source 60, and the muting circuit 44 is a 7 and 8 transistors 62 and 64. The base of transistor 48 is commonly connected to the base of transistor 16, and the bases of transistors 50 and 54 are commonly connected to feedback terminal 66. A constant DC bias is applied to this feedback terminal 66 from the DC bias power supply 10 via a resistor 68. Further, a bias input terminal 70 is formed at the base of the transistor 62, and a bias voltage Vb as a reference voltage is applied to this bias input terminal 70. Further, a control input terminal 72 is formed at the base of the transistor 64, and a muting control voltage Vc is applied to this control input terminal 72. The output of each differential amplifier 40, 42 is the transistor 50, 54, 5.
The output buffer circuit 46 is composed of a transistor 74 and a resistor 76 in order to combine and extract the outputs from the collectors of the 8 collectors. An output terminal 78 is formed at the emitter of the transistor 74, and an equalizer element 80 is inserted between the output terminal 78 and the feedback terminal 66.
以上の構成に基づき、その動作を説明する。各
増幅器2,4及び磁気ヘツド8には共通の直流バ
イアス電源10から一定の直流バイアスが与えら
れ、磁気ヘツド8の再生信号は増幅器2で増幅さ
れ、出力端子34からその増幅出力が取出され
る。 The operation will be explained based on the above configuration. A constant DC bias is applied to each amplifier 2, 4 and the magnetic head 8 from a common DC bias power supply 10, and the reproduction signal of the magnetic head 8 is amplified by the amplifier 2, and its amplified output is taken out from the output terminal 34. .
一方、磁気ヘツド8からの再生信号は増幅器4
に入力されるが、差動増幅器40,42の各動作
電流はミユーテイング回路44によつて制御さ
れ、その出力信号レベルが制御入力端子72に与
えられるミユーテイング制御電圧Vcに基づき調
整される。即ち、動作開始時において、トランジ
スタ62のベースに与えられるバイアス電圧Vb
よりミユーテイング制御電圧Vcを高く設定した
場合には、差動増幅器40の側が抑制され、その
制御電圧Vcが高い期間中、磁気ヘツド8の再生
信号出力は抑制されることになる。そして、この
制御電圧Vcが電圧Vbより低くなつた時点におい
て、差動増幅器40が動作状態となり、その出力
はトランジスタ74のベースに与えられ、出力端
子78から増幅出力が取出されることになる。こ
の増幅出力は図示していないライン増幅器及び電
力増幅器を経てスピーカ等を駆動する。このよう
に磁気ヘツド8からの再生信号を増幅する前置増
幅器にミユーテイング制御を伴う増幅器4とミユ
ーテイング制御を伴わない増幅器2を併設するこ
とにより、前置増幅器において、その目的によつ
てミユーテイング制御を行うことができ、選曲制
御出力等、ミユーテイング制御を必要としない信
号は増幅器2よりそのままの状態で取出すことが
できる。また、このように増幅器2,4を構成す
ことにより、増幅器2,4毎に所望の周波数特性
をイコライザ素子等によつて与えることができ、
任意の周波数特性を設定することができる。特
に、増幅利得の設定については、各増幅器2,4
毎に自由に設定することができる。 On the other hand, the reproduced signal from the magnetic head 8 is transmitted to the amplifier 4.
The operating currents of the differential amplifiers 40 and 42 are controlled by the muting circuit 44, and its output signal level is adjusted based on the muting control voltage Vc applied to the control input terminal 72. That is, at the start of operation, the bias voltage Vb applied to the base of the transistor 62
When the muting control voltage Vc is set higher, the differential amplifier 40 side is suppressed, and the reproduction signal output of the magnetic head 8 is suppressed during the period when the control voltage Vc is high. When the control voltage Vc becomes lower than the voltage Vb, the differential amplifier 40 becomes operational, its output is applied to the base of the transistor 74, and the amplified output is taken out from the output terminal 78. This amplified output passes through a line amplifier and a power amplifier (not shown) to drive a speaker and the like. In this way, by providing the amplifier 4 with muting control and the amplifier 2 without muting control in the preamplifier that amplifies the reproduced signal from the magnetic head 8, the preamplifier can perform muting control depending on its purpose. Signals that do not require muting control, such as music selection control output, can be extracted from the amplifier 2 as is. Furthermore, by configuring the amplifiers 2 and 4 in this way, desired frequency characteristics can be given to each amplifier 2 and 4 by an equalizer element, etc.
Any frequency characteristics can be set. In particular, regarding the setting of amplification gain, each amplifier 2, 4
It can be set freely for each.
第2図はこの発明の他の実施例を示し、第1図
に示す実施例と同一部分には同一符号を付してあ
る。前記実施例は磁気ヘツドが単一である場合に
ついて示したが、この実施例は例えば、ステレオ
再生のように左右チヤンネルに対し個別に磁気ヘ
ツドが設置される場合を示している。即ち、各チ
ヤンネル毎に設置された磁気ヘツド8R,8L毎
にバツフア回路82,84を設置し、増幅器2に
再生信号を与えるようにする。この場合、バツフ
ア回路82はトランジスタ86、定電流源88及
び抵抗90で構成し、同様にバツフア回路84も
トランジスタ86′、定電流源88′及び抵抗9
0′で構成する。また、この場合、増幅器2のト
ランジスタ18のベースにはバツフア回路92を
介してバイアス入力及び出力信号が帰還されるよ
うになつており、このバツフア回路92はトラン
ジスタ94及び定電流源96から構成され、トラ
ンジスタ94のベースには帰還端子98が形成さ
れ、この帰還端子98にはバイアスが抵抗26を
介して与えられるとともに出力信号が出力端子3
4から帰還抵抗36を介して与えられる。 FIG. 2 shows another embodiment of the invention, in which the same parts as in the embodiment shown in FIG. 1 are given the same reference numerals. Although the above embodiments have been described with a single magnetic head, this embodiment shows a case where magnetic heads are individually installed for left and right channels, such as in stereo reproduction. That is, buffer circuits 82 and 84 are installed for each magnetic head 8R and 8L installed for each channel, and a reproduction signal is supplied to the amplifier 2. In this case, the buffer circuit 82 is composed of a transistor 86, a constant current source 88, and a resistor 90, and similarly, the buffer circuit 84 is composed of a transistor 86', a constant current source 88', and a resistor 90.
Consists of 0'. In this case, the bias input and output signals are fed back to the base of the transistor 18 of the amplifier 2 via a buffer circuit 92, and the buffer circuit 92 is composed of a transistor 94 and a constant current source 96. , a feedback terminal 98 is formed at the base of the transistor 94, a bias is applied to the feedback terminal 98 via the resistor 26, and an output signal is sent to the output terminal 3.
4 through a feedback resistor 36.
そして、前記増幅器4は、各磁気ヘツド8R,
8L毎に増幅器4R,4Lを設置して各磁気ヘツ
ド8R,8Lの出力を個別に増幅し、その出力を
出力端子78R,78Lから取出すようにする。
このように構成すれば、ステレオ信号を再生する
テープレコーダにおいても、ミユーテイングを伴
う信号増幅と、伴わない信号増幅を同時に行うこ
とができる。 The amplifier 4 is connected to each magnetic head 8R,
Amplifiers 4R and 4L are installed for each magnetic head 8L to individually amplify the output of each magnetic head 8R and 8L, and the output is taken out from output terminals 78R and 78L.
With this configuration, even in a tape recorder that reproduces stereo signals, signal amplification with and without muting can be performed simultaneously.
また、第2図に示すように複数の磁気ヘツド8
R,8Lが設置され、ミユーテイング制御を伴わ
ない信号が各磁気ヘツド8R,8Lからの再生信
号の合成信号で良い場合、その信号合成をエミツ
タフオロア回路から成るバツフア回路82,84
で行い、且つ増幅し、その合成信号を増幅器2に
与えるので、チヤンネル数が増加しても増幅器2
は単一で良い。即ち、ミユーテイング制御を伴わ
ない信号処理における増幅系統は、チヤンネル数
のバツフア回路と各チヤンネルに共通の増幅器2
とで構成でき、チヤンネル毎に増幅器2を設置す
る必要がないので、簡略化される。 Further, as shown in FIG. 2, a plurality of magnetic heads 8
R, 8L are installed, and if the signal without muting control is a composite signal of the reproduced signals from each magnetic head 8R, 8L, the signal composition is performed by buffer circuits 82, 84 consisting of emitter follower circuits.
Since the synthesized signal is sent to the amplifier 2, even if the number of channels increases, the amplifier 2
is fine as a single one. In other words, the amplification system in signal processing that does not involve muting control consists of a buffer circuit for the number of channels and an amplifier 2 common to each channel.
Since there is no need to install an amplifier 2 for each channel, the system is simplified.
以上説明したように、この発明によれば、共通
の信号源から増幅すべき信号が加えられる第1及
び第2の増幅器が設置され、各増幅器には共通の
直流バイアス電源から直流バイアス電圧が加えら
れ、しかも、第2の増幅器では外部からの制御電
圧によつてレベル調整された出力が取り出される
ので、レベル調整を伴う出力と伴わない出力とを
個別に出力でき、しかも各出力の周波数特性や増
幅利得を任意に設定することができるとともに、
各増幅器の共通の直流バイアス電源によつてバイ
アスを与えて構成の簡略化を図ることができ、一
入力に対して特性の異なる複数出力を取り出すこ
とができる複合増幅器を提供することができる。 As explained above, according to the present invention, first and second amplifiers are installed to which signals to be amplified are applied from a common signal source, and a DC bias voltage is applied to each amplifier from a common DC bias power source. Moreover, since the second amplifier takes out an output whose level is adjusted by an external control voltage, it is possible to output an output with level adjustment and an output without level adjustment separately, and the frequency characteristics of each output Amplification gain can be set arbitrarily, and
It is possible to simplify the configuration by applying bias using a common DC bias power supply to each amplifier, and it is possible to provide a composite amplifier that can take out a plurality of outputs with different characteristics from one input.
第1図はこの発明の複合増幅器の実施例を示す
回路図、第2図はこの発明の複合増幅器の他の実
施例を示す回路図である。
2……第1の増幅器、4,4R,4L……第2
の増幅器、8……磁気ヘツド(信号源)、10…
…直流バイアス電源、16……第1のトランジス
タ、18……第2のトランジスタ、40……第1
の差動増幅器、42……第2の差動増幅器、44
……ミユーテイング回路、48……第3のトラン
ジスタ、50……第4のトランジスタ、52……
第5のトランジスタ、54……第6のトランジス
タ、56,58……トランジスタ(能動負荷)、
60……定電流源、62……第7のトランジス
タ、64……第8のトランジスタ、68……抵
抗。
FIG. 1 is a circuit diagram showing an embodiment of the composite amplifier of the invention, and FIG. 2 is a circuit diagram showing another embodiment of the composite amplifier of the invention. 2...first amplifier, 4, 4R, 4L...second
amplifier, 8... magnetic head (signal source), 10...
...DC bias power supply, 16...first transistor, 18...second transistor, 40...first
differential amplifier, 42... second differential amplifier, 44
...mutating circuit, 48...third transistor, 50...fourth transistor, 52...
Fifth transistor, 54...Sixth transistor, 56, 58...Transistor (active load),
60... Constant current source, 62... Seventh transistor, 64... Eighth transistor, 68... Resistor.
Claims (1)
と、 エミツタが共通に接続された第1及び第2のト
ランジスタが設置され、前記第1のトランジスタ
のベースに前記直流バイアス電圧を基準電位とし
て前記信号源から増幅すべき入力信号が加えら
れ、前記第2のトランジスタのベースに前記直流
バイアス電源から前記直流バイアス電圧が加えら
れて前記入力信号を増幅する第1の増幅器と、 エミツタを共通に接続した第3及び第4のトラ
ンジスタを備えて前記第3のトランジスタのベー
スに前記第1のトランジスタと共通に前記信号源
から増幅すべき入力信号が加えられかつ前記第4
のトランジスタのベースに抵抗を介して前記直流
バイアス電源から前記直流バイアス電圧が加えら
れた第1の差動増幅器が設置されるとともに、前
記第1の差動増幅器と共通の能動負荷をコレクタ
側に備えかつエミツタを共通にした第5及び第6
のトランジスタを備えて前記第5のトランジスタ
のベースに前記直流バイアス電源から前記直流バ
イアス電圧が加えられかつ前記第6のトランジス
タのベースに前記抵抗を介して前記直流バイアス
電源から前記直流バイアス電圧が加えられた第2
の差動増幅器が設置され、前記第1の差動増幅器
の前記第3及び第4のトランジスタのエミツタに
直列に接続されてベースに一定電圧が加えられた
第7のトランジスタと、前記第2の差動増幅器の
前記第5及び第6のトランジスタのエミツタに直
列に接続されてベースに制御電圧が加えられた第
8のトランジスタとを備えたミユーテイング回路
が設置され、前記制御電圧によつて前記第7又は
第8のトランジスタを導通させて前記第1又は第
2の差動増幅器に定電流源を接続して動作電流を
制御し、レベル調整された前記入力信号の増幅出
力を取り出す第2の増幅器と、 を備えたことを特徴とする複合増幅器。[Claims] 1. A signal source that generates a signal to be amplified, a DC bias power supply that generates a DC bias voltage, and first and second transistors whose emitters are commonly connected, An input signal to be amplified from the signal source is applied to the base of the second transistor using the DC bias voltage as a reference potential, and the DC bias voltage is applied from the DC bias power supply to the base of the second transistor to amplify the input signal. an input signal to be amplified from the signal source, the base of the third transistor being connected to the base of the third transistor and the input signal to be amplified from the signal source in common with the first transistor; is added and the fourth
A first differential amplifier to which the DC bias voltage is applied from the DC bias power supply via a resistor is installed at the base of the transistor, and an active load common to the first differential amplifier is placed on the collector side. 5th and 6th with common preparation and emitters
The DC bias voltage is applied from the DC bias power supply to the base of the fifth transistor, and the DC bias voltage is applied from the DC bias power supply to the base of the sixth transistor via the resistor. second
a seventh transistor connected in series to the emitters of the third and fourth transistors of the first differential amplifier and having a constant voltage applied to its base; an eighth transistor connected in series to the emitters of the fifth and sixth transistors of the differential amplifier and having a control voltage applied to its base; a second amplifier that controls the operating current by connecting a constant current source to the first or second differential amplifier by making the seventh or eighth transistor conductive and extracting an amplified output of the level-adjusted input signal; A composite amplifier characterized by comprising: and.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58046164A JPS59172815A (en) | 1983-03-19 | 1983-03-19 | Composite amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58046164A JPS59172815A (en) | 1983-03-19 | 1983-03-19 | Composite amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59172815A JPS59172815A (en) | 1984-09-29 |
| JPH0370925B2 true JPH0370925B2 (en) | 1991-11-11 |
Family
ID=12739369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58046164A Granted JPS59172815A (en) | 1983-03-19 | 1983-03-19 | Composite amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172815A (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5652308U (en) * | 1979-09-28 | 1981-05-08 |
-
1983
- 1983-03-19 JP JP58046164A patent/JPS59172815A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59172815A (en) | 1984-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2820899B2 (en) | Power amplifying device and multi-way speaker device including the same | |
| JPH0370925B2 (en) | ||
| US5086474A (en) | Amplifier having maximum summed power output from a plurality of devices having limited current sinking capability | |
| JPH06291562A (en) | Power amplifier | |
| JPS59190704A (en) | Amplifier circuit | |
| JP2709984B2 (en) | Audio amplification circuit and audio system | |
| US5160897A (en) | Push-pull power amplifying circuit | |
| US4389620A (en) | Current transfer amplifier | |
| JP2848733B2 (en) | Signal transmission circuit | |
| JPH0738539B2 (en) | Audio signal amplification circuit | |
| JP2823867B2 (en) | Variable gain amplifier | |
| US4521818A (en) | One plus double omega squared radio frequency equalizer | |
| JP2888837B2 (en) | Variable gain amplifier | |
| JPS59191909A (en) | Amplifier circuit | |
| JP3361911B2 (en) | VTR device and mute circuit used therefor | |
| JPH0528825Y2 (en) | ||
| JPH0314815Y2 (en) | ||
| KR850000713B1 (en) | Current transfer amplifier | |
| JPH11186857A (en) | Low power output device | |
| JPH0336100Y2 (en) | ||
| JPH0135534B2 (en) | ||
| JPH0535606B2 (en) | ||
| JPH02270412A (en) | Amplifier circuit | |
| JPS6229308A (en) | Input changeover amplifier circuit | |
| JPH04217104A (en) | Signal amplifier circuit |