JPH0380378B2 - - Google Patents
Info
- Publication number
- JPH0380378B2 JPH0380378B2 JP60070314A JP7031485A JPH0380378B2 JP H0380378 B2 JPH0380378 B2 JP H0380378B2 JP 60070314 A JP60070314 A JP 60070314A JP 7031485 A JP7031485 A JP 7031485A JP H0380378 B2 JPH0380378 B2 JP H0380378B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- capacitor
- light emitting
- resistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、光送信器の高速化に関するもので
ある。
ある。
第３図は例えば電子通信学会技術研究報告
QE82−96に示された従来の光送信器の回路構成
を示す図であり、図において１は信号入力端子、
２はFET、３はこのFETのバイアス用抵抗、４
はバイアス用電源端子、５はFETのソース端子、
６は半導体発光素子、７は半導体発光素子と
FETのドレイン間に接続された抵抗、８はこの
抵抗に並列接続されたコンデンサ、９は同軸短絡
反射線路である。第４図は、第３図の各部の信号
波形を示す図である。
QE82−96に示された従来の光送信器の回路構成
を示す図であり、図において１は信号入力端子、
２はFET、３はこのFETのバイアス用抵抗、４
はバイアス用電源端子、５はFETのソース端子、
６は半導体発光素子、７は半導体発光素子と
FETのドレイン間に接続された抵抗、８はこの
抵抗に並列接続されたコンデンサ、９は同軸短絡
反射線路である。第４図は、第３図の各部の信号
波形を示す図である。
従来の光送信器は上記のように構成され、信号
入力端子１に第４図ａに示すような２値信号が加
えられると、信号が“High”のときFET２は導
通し、信号が“Low”のときはFET２はしや断
となるので、FET２のドレイン電圧は第４図ｂ
のようになる。また、FET２のドレインには同
軸短絡反射線路９が接続されていて、同軸短絡反
射線路９をパルスが往復する遅延時間を、伝送す
る信号波形のパルス幅と同じ時間に設定すれば、
FET２のドレイン電圧が“Low”から“High”
に変化するときに、第４図ｃに示す様にFET２
のドレイン電圧と逆極性のパルスがFET２のド
レインに加わる。したがつて、FET２のドレイ
ン電圧は第４図ｄのように変化することになる。
第４図ｄに示した電圧波形が抵抗７とコンデンサ
８で構成された微分回路を通して発光素子６に印
加される。したがつて、波形の変化点での駆動イ
ンピーダンスは小さくなり、定常状態では抵抗７
の値となる。その結果、発光素子６の駆動電流に
はピーキングがかかり、その波形は第４図ｅのよ
うになる。そのため、発光素子６の光出力波形の
立上り、立下り時間は速くなる。
入力端子１に第４図ａに示すような２値信号が加
えられると、信号が“High”のときFET２は導
通し、信号が“Low”のときはFET２はしや断
となるので、FET２のドレイン電圧は第４図ｂ
のようになる。また、FET２のドレインには同
軸短絡反射線路９が接続されていて、同軸短絡反
射線路９をパルスが往復する遅延時間を、伝送す
る信号波形のパルス幅と同じ時間に設定すれば、
FET２のドレイン電圧が“Low”から“High”
に変化するときに、第４図ｃに示す様にFET２
のドレイン電圧と逆極性のパルスがFET２のド
レインに加わる。したがつて、FET２のドレイ
ン電圧は第４図ｄのように変化することになる。
第４図ｄに示した電圧波形が抵抗７とコンデンサ
８で構成された微分回路を通して発光素子６に印
加される。したがつて、波形の変化点での駆動イ
ンピーダンスは小さくなり、定常状態では抵抗７
の値となる。その結果、発光素子６の駆動電流に
はピーキングがかかり、その波形は第４図ｅのよ
うになる。そのため、発光素子６の光出力波形の
立上り、立下り時間は速くなる。
以上の様に従来の光送信器は構成されていて、
同軸短絡反射線路９を用いて信号波形の立下り時
に逆バイアスパルスを印加することにより光出力
波形の立下り時間を速くしているので、伝送する
信号のパルス幅が変化すると同軸短絡反射線路９
の遅延時間を変化させなければならないという欠
点があつた。
同軸短絡反射線路９を用いて信号波形の立下り時
に逆バイアスパルスを印加することにより光出力
波形の立下り時間を速くしているので、伝送する
信号のパルス幅が変化すると同軸短絡反射線路９
の遅延時間を変化させなければならないという欠
点があつた。
この発明はこの様な欠点を解決するためになさ
れたもので、任意のパルス幅の信号で動作する高
速の光送信器を得ることを目的としている。
れたもので、任意のパルス幅の信号で動作する高
速の光送信器を得ることを目的としている。
この発明による光送信器は、２個の電流切換ス
イツチを用い、それぞれの電流切換スイツチに接
続された半導体発光素子と抵抗間にコンデンサを
接続したものである。
イツチを用い、それぞれの電流切換スイツチに接
続された半導体発光素子と抵抗間にコンデンサを
接続したものである。
この発明においては、２個の電流切換スイツチ
間をコンデンサで結合しているため、任意のパル
ス幅の高速信号を駆動することができる。
間をコンデンサで結合しているため、任意のパル
ス幅の高速信号を駆動することができる。
第１図はこの発明の一実施例の回路構成を示す
図であり、１は信号入力端子、６は半導体発光素
子、１０はゲート回路、１１は第１の電流切換ス
イツチ、１２，１３は第１の電流切換スイツチを
構成するトランジスタ、１４は第２の電流切換ス
イツチ、１５，１６は第２の電流切換スイツチを
構成するトランジスタ、１７はコンデンサ、１８
は抵抗、１９，２０は定電流源、２１はバイアス
電圧印加端子である。第２図は第１図に示した回
路の各部の信号波形を示す図である。
図であり、１は信号入力端子、６は半導体発光素
子、１０はゲート回路、１１は第１の電流切換ス
イツチ、１２，１３は第１の電流切換スイツチを
構成するトランジスタ、１４は第２の電流切換ス
イツチ、１５，１６は第２の電流切換スイツチを
構成するトランジスタ、１７はコンデンサ、１８
は抵抗、１９，２０は定電流源、２１はバイアス
電圧印加端子である。第２図は第１図に示した回
路の各部の信号波形を示す図である。
上記のように構成された光送信器において、第
２図ａに示したような２値信号が信号入力端子１
に印加されると、ゲート回路１０を通して、第１
及び第２の電流切換スイツチ１１，１４に印加さ
れ、信号が“High”のときトランジスタ１２，
１４は導通しそれぞれ定電流源１９及び２０の電
流値の電流が流れトランジスタ１３，１６はしや
断となる。信号が“Low”のときトランジスタ
１２，１４はしや断となり、トランジスタ１３，
１６は導通となる。したがつて、トランジスタ１
２のコレクタ電圧は入力信号に対応して第２図ｂ
の様になる。そこで、抵抗１８の値を、半導体発
光素子６の内部抵抗より大きくしておけば、トラ
ンジスタ１４のコレクタ電圧の変動分が第２図ｃ
のようにコンデンサ１７を通して半導体発光素子
６に印加される。したがつて、半導体発光素子６
を流れる電流は第２図ｄのように、その立上り及
び立下りにおいてピーキングがかかつた波形とな
り、その結果光出力波形の立上り、立下り時間は
速くなる。
２図ａに示したような２値信号が信号入力端子１
に印加されると、ゲート回路１０を通して、第１
及び第２の電流切換スイツチ１１，１４に印加さ
れ、信号が“High”のときトランジスタ１２，
１４は導通しそれぞれ定電流源１９及び２０の電
流値の電流が流れトランジスタ１３，１６はしや
断となる。信号が“Low”のときトランジスタ
１２，１４はしや断となり、トランジスタ１３，
１６は導通となる。したがつて、トランジスタ１
２のコレクタ電圧は入力信号に対応して第２図ｂ
の様になる。そこで、抵抗１８の値を、半導体発
光素子６の内部抵抗より大きくしておけば、トラ
ンジスタ１４のコレクタ電圧の変動分が第２図ｃ
のようにコンデンサ１７を通して半導体発光素子
６に印加される。したがつて、半導体発光素子６
を流れる電流は第２図ｄのように、その立上り及
び立下りにおいてピーキングがかかつた波形とな
り、その結果光出力波形の立上り、立下り時間は
速くなる。
この発明は以上説明したとおり、２個の電流切
換スイツチをコンデンサで結合することによりピ
ーキングをかけ、光出力波形の立上り、立下り時
間を速くしているため、任意のパルス幅の信号を
駆動できる効果がある。
換スイツチをコンデンサで結合することによりピ
ーキングをかけ、光出力波形の立上り、立下り時
間を速くしているため、任意のパルス幅の信号を
駆動できる効果がある。
第１図はこの発明の一実施例の回路構成を示す
図、第２図は第１図に示した回路構成の各部の信
号波形を示す図、第３図は従来の光送信器の回路
構成を示す図、第４図は第３図に示した回路構成
の各部の信号波形を示す図である。 図において、１は信号入力端子、２はFET、
３はバイアス用抵抗、４はバイアス用電源端子、
５はFETのソース端子、６は半導体発光素子、
７は抵抗、８はコンデンサ、９は同軸短絡反射線
路、１０はゲート回路、１１は第１の電流切換ス
イツチ、１２，１３はトランジスタ、１４は第２
の電流切換スイツチ、１５，１６はトランジス
タ、１７はコンデンサ、１８は抵抗、１９，２０
は定電流源、２１はバイアス電圧印加端子であ
る。なお、各図中同一符号は同一または相当部分
を示す。
図、第２図は第１図に示した回路構成の各部の信
号波形を示す図、第３図は従来の光送信器の回路
構成を示す図、第４図は第３図に示した回路構成
の各部の信号波形を示す図である。 図において、１は信号入力端子、２はFET、
３はバイアス用抵抗、４はバイアス用電源端子、
５はFETのソース端子、６は半導体発光素子、
７は抵抗、８はコンデンサ、９は同軸短絡反射線
路、１０はゲート回路、１１は第１の電流切換ス
イツチ、１２，１３はトランジスタ、１４は第２
の電流切換スイツチ、１５，１６はトランジス
タ、１７はコンデンサ、１８は抵抗、１９，２０
は定電流源、２１はバイアス電圧印加端子であ
る。なお、各図中同一符号は同一または相当部分
を示す。
Claims (1)
- １ ２値データに対応して電流の経路を同相で切
換える第１及び第２の電流切換スイツチと、上記
第１及び第２の電流切換スイツチの端子間に接続
されたコンデンサと、上記コンデンサが接続され
た上記第２の電流切換スイツチの端子に接続され
た半導体発光素子と、上記コンデンサが接続され
た上記第１の電流切換スイツチの端子に接続され
た抵抗とを備えたことを特徴とする光送信器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070314A JPS61230438A (ja) | 1985-04-03 | 1985-04-03 | 光送信器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070314A JPS61230438A (ja) | 1985-04-03 | 1985-04-03 | 光送信器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61230438A JPS61230438A (ja) | 1986-10-14 |
| JPH0380378B2 true JPH0380378B2 (ja) | 1991-12-24 |
Family
ID=13427866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60070314A Granted JPS61230438A (ja) | 1985-04-03 | 1985-04-03 | 光送信器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230438A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0472318A3 (en) * | 1990-08-06 | 1994-08-10 | At & T Corp | Led pulse shaping circuit |
| EP1152532A3 (en) * | 2000-04-12 | 2003-10-29 | Infineon Technologies North America Corp. | Mos-gated photo-coupled relay having a reduced turn-on time |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5739593A (en) * | 1980-08-22 | 1982-03-04 | Nec Corp | Driving circuit of semiconductor light emitting element |
| JPS587941A (ja) * | 1981-07-08 | 1983-01-17 | Nec Corp | 半導体発光素子高速駆動回路 |
-
1985
- 1985-04-03 JP JP60070314A patent/JPS61230438A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61230438A (ja) | 1986-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4859877A (en) | Bidirectional digital signal transmission system | |
| US3675144A (en) | Transmission gate and biasing circuits | |
| CA2077602A1 (en) | Low voltage swing output mos circuit for driving an ecl circuit | |
| JPS6451822A (en) | Buffer circuit and integrated circuit using the same | |
| KR900001026A (ko) | 반도체회로 및 그것을 사용한 신호처리 시스템 | |
| US6380777B1 (en) | Output driver having controlled slew rate | |
| US5012128A (en) | High speed push-pull driver having current mirror pull-down | |
| US5134323A (en) | Three terminal noninverting transistor switch | |
| JPH0380378B2 (ja) | ||
| JPH05335917A (ja) | トランスファーゲート及びこれを用いたダイナミック型分周回路 | |
| JP2853280B2 (ja) | 出力回路 | |
| US5324997A (en) | Delayed negative feedback circuit | |
| GB1288025A (ja) | ||
| KR940023013A (ko) | 집적회로 신호선 종단장치 | |
| JPH03172020A (ja) | 半導体集積回路 | |
| SU1091317A2 (ru) | Триггер | |
| JP2871804B2 (ja) | 波形整形回路 | |
| JPS622835Y2 (ja) | ||
| JP2549707B2 (ja) | スイッチドライバ | |
| JPH0832421A (ja) | 遅延論理回路素子 | |
| JPH04137910A (ja) | 可変遅延回路 | |
| JPS5918861Y2 (ja) | 相補型ｆｅｔチョッパ駆動回路 | |
| SU1359901A1 (ru) | Транзисторный переключатель | |
| JPH0193919A (ja) | レベルシフト回路 | |
| SU1277353A1 (ru) | Способ уменьшени сквозных токов в двухтактных усилител х |