Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH039666B2 - - Google Patents
[go: Go Back, main page]

JPH039666B2 - - Google Patents

Info

Publication number
JPH039666B2
JPH039666B2 JP58053764A JP5376483A JPH039666B2 JP H039666 B2 JPH039666 B2 JP H039666B2 JP 58053764 A JP58053764 A JP 58053764A JP 5376483 A JP5376483 A JP 5376483A JP H039666 B2 JPH039666 B2 JP H039666B2
Authority
JP
Japan
Prior art keywords
signal
line concentration
line
transmission
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58053764A
Other languages
Japanese (ja)
Other versions
JPS59191993A (en
Inventor
Hiroshi Kobayashi
Meiki Yahata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP5376483A priority Critical patent/JPS59191993A/en
Priority to EP84302121A priority patent/EP0121410B1/en
Priority to DE8484302121T priority patent/DE3464185D1/en
Priority to US06/594,896 priority patent/US4594705A/en
Priority to CA000451009A priority patent/CA1222035A/en
Publication of JPS59191993A publication Critical patent/JPS59191993A/en
Publication of JPH039666B2 publication Critical patent/JPH039666B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Small-Scale Networks (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、時分割によつてデータを扱う集線分
配方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a line concentration distribution system that handles data by time division.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

最近のオフイスオートメーシヨン化に伴い、事
務所では各種電子機器(フアクシミリ、コンピユ
ータ等)が広く利用されている。これ等電子機器
及び電話機を含めた端末でデータ交換機能を有す
るローカルエリアネツトワークを構築することが
要望されている。構内交換機(PBX)を用いた
従来のネツトワークのように、全ての端末を直接
にPBXに接続することは非常に困難である。
With the recent trend toward office automation, various electronic devices (facsimile machines, computers, etc.) are being widely used in offices. It is desired to construct a local area network having a data exchange function using terminals including these electronic devices and telephones. Unlike traditional networks using private branch exchanges (PBXs), it is extremely difficult to connect all terminals directly to the PBX.

かかる困難さは、建屋或いは階のような地域毎
に端末を接続した集線分配装置
(lacalequipment)を設けることにより軽減され
る。かかる集線分配装置のおのおのから中央装置
として機能するPBXに伝送路を配線する代りに、
中央装置から延びたバスの任意の点に各集線分配
装置を接続するとローカルエリアネツトワークの
形態がより簡単となる。かかるネツトワークにお
いて、信号の送受信は時分割により行われる。
This difficulty can be alleviated by providing lacal equipment that connects terminals to each area, such as a building or floor. Instead of wiring a transmission line from each such concentrator to a PBX that functions as a central unit,
Connecting each concentrator/distributor to any point on a bus extending from the central unit simplifies the configuration of the local area network. In such a network, signal transmission and reception is performed by time division.

ところが中央装置と各集線分配装置との間の信
号伝送時間は、集線分配装置のバスへの接続位置
に応じて異なり、そして信号の送受信が時分割で
行われているため、集線分配装置から中央装置へ
伝送される信号の間に衝突が生じたり余剰なスペ
ースが生じたりする可能性がある。衝突が信号伝
送に好ましくないことは明らかである。また、余
剰スペースは信号の伝送効率を低下させる。
However, the signal transmission time between the central unit and each concentrator/distributor differs depending on the connection position of the concentrator/distributor to the bus, and since signal transmission and reception is performed on a time-sharing basis, the signal transmission time from the concentrator to the central Collisions and extra space may occur between the signals transmitted to the device. It is clear that collisions are unfavorable for signal transmission. Additionally, the excess space reduces signal transmission efficiency.

〔発明の目的〕[Purpose of the invention]

この発明は、以上の欠点を除去し簡単に伝送路
上での信号の衝突をなくすことができ、柔軟なシ
ステムである集線分配方式を提供することを目的
とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a line concentration distribution system that is a flexible system that can eliminate the above-mentioned drawbacks and easily eliminate signal collisions on a transmission path.

〔発明の概要〕[Summary of the invention]

この発明は、中央装置からの一対の伝送路に複
数の集線分配端末を接続させて成るシステムであ
つて、中央装置から複数の集線分配端末に向かう
信号を一方の伝送路に時分割的にのせ、複数の端
末から中央装置へ向かう信号を他方の伝送路に時
分割的にのせ伝送している。
The present invention is a system in which a plurality of line concentration and distribution terminals are connected to a pair of transmission lines from a central unit, in which signals destined for the plurality of line concentration and distribution terminals from the central unit are loaded on one transmission line in a time-sharing manner. , signals from multiple terminals to the central device are time-divisionally transmitted on the other transmission path.

このようなシステムに対し、この発明は、有意
な信号の伝送に先立ち、テスト信号を中央装置か
ら送出し集線分配端末からの応答に基づいて、各
端末から中央装置への信号の送出タイミングを制
御することを特徴としている。
For such a system, the present invention transmits a test signal from the central device before transmitting a significant signal, and controls the timing of sending the signal from each terminal to the central device based on the response from the concentration distribution terminal. It is characterized by

より具体的にいうと、テスト信号は、各集線分
配端末毎に決められた同期信号成分を有する。こ
のようなテスト信号に応答して各集線分配端末よ
り送り返された応答信号より、中央装置及び各集
線分配端末間の遅れ時間を計測する。この遅れ時
間から各集線分配端末から中央装置への送出タイ
ミングを与えるための制御信号を算出し、これを
各集線分配端末へ送る。
More specifically, the test signal has a synchronization signal component determined for each concentration distribution terminal. The delay time between the central device and each line concentration/distribution terminal is measured from the response signal sent back from each line concentration/distribution terminal in response to such a test signal. From this delay time, a control signal for giving the transmission timing from each line concentration/distribution terminal to the central unit is calculated and sent to each line concentration/distribution terminal.

各集線分配端末では、この制御信号により中央
装置への信号の送出タイミングを制御する手段を
有し、伝送路上での信号の衝突をなくしている。
Each line concentration/distribution terminal has means for controlling the timing of sending signals to the central device using this control signal, thereby eliminating signal collisions on the transmission path.

〔発明の効果〕〔Effect of the invention〕

この発明は、テスト信号により遅延時間を計測
し、この結果に基づき各集線分配端末からの信号
の送出タイミングを制御するので、伝送路上での
信号の衝突は除去される。
According to the present invention, the delay time is measured using a test signal, and the timing of transmitting the signal from each line concentration/distribution terminal is controlled based on the result, so that signal collisions on the transmission path are eliminated.

しかも、テスト信号により遅延時間を計測する
ので、伝送路に対して集線分配端末の接続状態が
変化しても、衝突は除去される。これは、システ
ムの柔軟な使用につながる。
Moreover, since the delay time is measured using the test signal, collisions can be eliminated even if the connection state of the line concentration distribution terminal to the transmission path changes. This leads to flexible use of the system.

〔発明の実施例〕[Embodiments of the invention]

第1図に本発明の一実施例に係るネツトワーク
システムを示す。これは中央装置11、複数の集
線分配装置121to124及び各集線分配装置に接
続された少くとも1個の端末13を具備する。中
央装置11から信号伝送路14としてアツプリン
ク14aとダウンリンク14bが配線されてお
り、各集線分配装置の出力線15aと入力線15
bとがそれぞれアツプリンク14aとダウンリン
ク14bとに接続されている。各集線分配装置1
2に接続される端末13は電話機、フアクシミリ
或いはタイムシエアリングシステム用の端末であ
る。或いは、各種端末の組合せであつても良い。
更に信号伝送路は光学的伝送路でも良い。
FIG. 1 shows a network system according to an embodiment of the present invention. It comprises a central unit 11, a plurality of concentrators 12 1 to 12 4 and at least one terminal 13 connected to each concentrator and distributor. An uplink 14a and a downlink 14b are wired from the central device 11 as a signal transmission path 14, and an output line 15a and an input line 15 of each concentrator/distributor are wired.
b are connected to the uplink 14a and downlink 14b, respectively. Each concentrator/distributor 1
A terminal 13 connected to the terminal 2 is a telephone, a facsimile, or a terminal for a time sharing system. Alternatively, it may be a combination of various terminals.
Furthermore, the signal transmission path may be an optical transmission path.

以下の説明の都合上、4個の集線分配装置12
1to124図示の位置関係で中央装置11と結合さ
れているものとする。すなわち、集線分配装置1
1は中央装置11から最も近い位置で信号伝送
路14に接続され、集線分配装置124は中央装
置11から最も遠い位置で伝送路14に接続され
ている。中央装置11と各集線分配装置との間の
信号伝送時間は、この集線分配装置の位置に依存
する。
For convenience of the following explanation, four line concentrators 12
1 to 12 4 It is assumed that it is connected to the central device 11 in the illustrated positional relationship. That is, the line concentration distribution device 1
2 1 is connected to the signal transmission line 14 at the position closest to the central unit 11, and the line concentrator/distributor 12 4 is connected to the transmission line 14 at the position farthest from the central unit 11. The signal transmission time between the central unit 11 and each concentrator/distributor depends on the location of this concentrator/distributor.

中央装置11は端末と端末との間でデータを交
換する機能を有し、端末が全て電話機の場合には
通常の意味での構内交換機(private branch
exc−hange;PBX)である。各集線分配装置
は、これに接続される端末13からの信号を時分
割多重化し、同期信号(集線分配装置を識別する
アドレス情報を含む)と共にアツプリンク14a
に送り出す。このようにして各集線分配装置から
送出される信号は1ワードを構成する。1ワード
長は各集線分配装置に接続される端末の数種類に
依存する。中央装置11は各集線分配装置からの
ワードを受け、そして加入者データにもとづき受
信データの交換を行う。中央装置11は、更に、
データ交換後の各集線分配装置宛のワードを、集
線分配装置に割当てられた所定の順序でもつて1
フレーム時間内に時分割でダウンリンク14bに
送出する。1フレームの時間長は、集線分配装置
及び端末の個数に依存する。
The central device 11 has the function of exchanging data between terminals, and if all the terminals are telephones, it is called a private branch exchange in the usual sense.
exc-change; PBX). Each line concentrator/distributor time-division multiplexes signals from the terminals 13 connected to it, and sends them together with a synchronization signal (including address information for identifying the line concentrator/distributor) to the uplink 14a.
send to. The signals sent out from each line concentrator/distributor in this manner constitute one word. The length of one word depends on the number of terminals connected to each concentrator and distributor. The central unit 11 receives words from each concentrator and distributes and exchanges received data based on subscriber data. The central device 11 further includes:
Words addressed to each concentrator/distributor after data exchange are 1 in the predetermined order assigned to the concentrator/distributor.
It is transmitted to the downlink 14b in a time-division manner within the frame time. The time length of one frame depends on the number of line concentrators and terminals.

各集線分配装置はワード同期信号によつて識別
される自分宛のワードを受信しそして受信データ
を、対応する端末に分配する。集線分配装置は、
自分宛のワードを受信すると続いて端末からの新
たなワードを送出するよう構成されている。デー
タの送信のために、ベースバンド伝送システム又
は、搬送波変調伝送システムが用いられる。
Each concentrator receives the word addressed to it identified by the word synchronization signal and distributes the received data to the corresponding terminal. The line concentrator/distributor is
It is configured to send a new word from the terminal after receiving a word addressed to it. For data transmission, baseband transmission systems or carrier modulation transmission systems are used.

以上が、第1図のシステムの概要である。前述
したように、中央装置11と各集線分配装置12
との間の信号伝送時間は集線分配装置12の位置
によつて異なる。従つて、各集線分配装置が、中
央装置11からのワードの受信に応答して端末か
らの新たなワードをアツプリンク14aに送出す
るとき、集線分配装置間で信号の衝突が生じる可
能性がある。本発明によれば、以下説明するよう
に、かかる信号の衝突を回避するとともに、集線
分配装置からのワード間の空白を最小するため
に、集線分配装置において、ワードの送出開始時
間が制御される。
The above is an overview of the system shown in FIG. As mentioned above, the central device 11 and each concentrator/distributor 12
The signal transmission time between the line concentrator and distributor 12 differs depending on the position of the line concentrator and distributor 12. Therefore, when each concentrator sends a new word from a terminal to the uplink 14a in response to receiving a word from the central unit 11, a signal collision may occur between the concentrators. . According to the present invention, as will be explained below, in order to avoid such signal collisions and to minimize the blank space between words from the line concentrator and distributor, the start time of sending out words is controlled in the line concentrator and distributor. .

第2図を参照すると、本発明の一実施例による
中央装置11の構成か概略的に示され、これは受
信機21、ワード同期信号検出回路22、分配器
23、交換機24、多重化回路25、送信機2
6、加入者データ記憶部27及びテスト信号及び
データ送出開始タイミング制御信号発生回路28
を具備している。
Referring to FIG. 2, the configuration of the central unit 11 according to an embodiment of the present invention is schematically shown, which includes a receiver 21, a word synchronization signal detection circuit 22, a distributor 23, a switch 24, a multiplexing circuit 25 , transmitter 2
6. Subscriber data storage unit 27 and test signal and data transmission start timing control signal generation circuit 28
Equipped with:

受信機21はアツプリンク14aを介して各集
線分配装置12から送信される信号を受信して論
理データに復号する。受信機21の出力信号は、
ワード同期信号検出回路22に供給されて、受信
信号を発生した集線分配装置を示すワード同期信
号SIi(i=1,2,3or4)を検出する。
The receiver 21 receives signals transmitted from each line concentrator and distributor 12 via the uplink 14a and decodes them into logical data. The output signal of the receiver 21 is
The word synchronization signal SIi (i=1, 2, 3or4) is supplied to the word synchronization signal detection circuit 22 and detects the word synchronization signal SIi (i=1, 2, 3or4) indicating the line concentrator/distributor that generated the received signal.

受信信号は分配器23にも供給される。分配器
23は、ワード同期信号検出回路22に応答し
て、集線分配装置121to124からシリアルに送
られ来るデータ信号を集線分配装置121to124
それぞれに対応するデータに並列の形に分配す
る。分配されたデータは交換機24に供給され
て、ここで加入者データメモリ27からの加入者
データにもとづき交換処理が公知の方法で行われ
る。加入者データは集線分配装置を識別するアド
レス情報(ワード同期信号)SOiと各集線分配装
置に接続された端末の個数等に依存したデータ
TWi(対応する集線分配装置12iに割当てられ
る1ワード長さ規定する)を含む。
The received signal is also supplied to a distributor 23. The distributor 23 responds to the word synchronization signal detection circuit 22 and converts the data signals serially sent from the line concentrators and distributors 12 1 to 12 4 to the line concentrators and distributors 12 1 to 12 4 .
Distribute the data corresponding to each in parallel form. The distributed data is supplied to the exchange 24, where an exchange process is carried out in a known manner on the basis of the subscriber data from the subscriber data memory 27. Subscriber data includes address information (word synchronization signal) SOi that identifies the line concentrator and distributor, and data that depends on the number of terminals connected to each line concentrator and distributor.
TWi (defines the length of one word assigned to the corresponding line concentrator 12i).

交換機24はそれぞれ集線分配装置121to1
4宛のデータを並列の形で出力し、これ等デー
タはマルチプレクサ25に加入者データSOiと共
に供給される。マルチプレクサ(MPX)25は、
各集線分配装置宛のデータに、ワード同期信号と
して対応する加入者データSOiを付加し、そして
それぞれ所定のタイミングで集線分配装置121
乃至124宛のワードを時分割に送信機26に供
給する。送信機26は出力信号を送信に適した形
とした後ダウンリンク14bに送り出す。中央装
置と各集線分配装置との間の同期を確立するため
にクロツクパルスが出力信号に重畳される。
Each exchange 24 is a concentrator/distributor 12 1 to 1
24 is output in parallel, and these data are supplied to the multiplexer 25 together with the subscriber data SOi. The multiplexer (MPX) 25 is
The corresponding subscriber data SOi is added as a word synchronization signal to the data addressed to each line concentrator/distributor 12 1 at a predetermined timing.
The words addressed to 124 are supplied to the transmitter 26 in a time-sharing manner. Transmitter 26 sends the output signal onto downlink 14b after conditioning it into a form suitable for transmission. A clock pulse is superimposed on the output signal to establish synchronization between the central unit and each concentrator.

制御信号発生回路28は、集線分配装置から送
出される信号の間に衝突が生じるのを回避するた
めに設けられている。制御信号発生回路28は、
通常のデータ送信モードに先立ち、テストモード
と送信開始タイミング設定モードとにおいて動作
する。制御信号発生回路28は、テストモードに
おいて、テスト信号を各集線分配装置宛に発生し
てこのテスト信号が中央装置11から送出される
時刻と、テスト信号の受信に応答して各集線分配
装置から送出される返答信号が中央装置によつて
受信される時刻との時間差(遅延時間)を集線分
配装置にて測定する。そして送信開始タイミング
設定モードにおいて集線分配装置毎に測定された
遅延時間にもとづいて集線分配装置の信号送出タ
イミングを設定するための制御データを算出す
る。そして各集線分配装置毎に対応する制御デー
タを送出する。
The control signal generation circuit 28 is provided to avoid collisions between signals sent from the line concentrator and distributor. The control signal generation circuit 28 is
Prior to normal data transmission mode, it operates in test mode and transmission start timing setting mode. In the test mode, the control signal generation circuit 28 generates a test signal addressed to each line concentrator and distributor, and determines the time at which this test signal is sent from the central unit 11 and from each line concentrator and distributor in response to the reception of the test signal. The time difference (delay time) between the sent response signal and the time when it is received by the central device is measured by the line concentrator and distributor. Then, in the transmission start timing setting mode, control data for setting the signal transmission timing of the line concentrator and distributor is calculated based on the delay time measured for each line concentrator and distributor. Then, control data corresponding to each line concentrator/distributor is sent out.

この実施例においては、テストモードにおいて
中央装置から各集線分配装置に返送されるテスト
信号はワード同期信号SOi及び共通のテスト制御
信号(DTt)とから成り、テスト信号の受信に応
答して各集線分配装置12iから中央装置11へ
送り返される信号はワード同期信号STiから成
る。送信開始タイミング設定モードにおいて中央
装置11から集線分配装置に送信される信号はワ
ード同期信号SOiと制御データDTiから成る。テ
ストモード及び設定モードにおいて、制御信号発
生回路28の出力信号はオアゲート29を介して
送信機26へ供給される。
In this embodiment, the test signal sent back from the central unit to each concentrator/distributor in the test mode consists of a word synchronization signal SOi and a common test control signal (DTt). The signal sent back from the distribution device 12i to the central device 11 consists of a word synchronization signal STi. In the transmission start timing setting mode, the signal transmitted from the central device 11 to the line concentrator and distribution device consists of a word synchronization signal SOi and control data DTi. In the test mode and the setting mode, the output signal of the control signal generation circuit 28 is supplied to the transmitter 26 via the OR gate 29.

ここで、添字について説明すると中央装置11
から出力される信号には、「0」を、中央装置1
1に入力される信号には「I」を割り当てる。
Here, to explain the subscripts, the central device 11
The signal output from the central unit 1 is set to ``0''.
“I” is assigned to the signal input to 1.

第3図に集線分配装置12の構成を概略的に示
す。これは、受信機31、ワード同期信号検出回
路32、分配器33、インターフエース34a乃
至34c、マルチプレクサ(MPX)35、送信
器36、制御信号検出回路及び信号送出開始タイ
ミング制御回路38を具備している。
FIG. 3 schematically shows the configuration of the line concentration/distribution device 12. This includes a receiver 31, a word synchronization signal detection circuit 32, a distributor 33, interfaces 34a to 34c, a multiplexer (MPX) 35, a transmitter 36, a control signal detection circuit, and a signal transmission start timing control circuit 38. There is.

受信機31は中央装置11からダウンリンク1
4bを通して送られて来る伝送信号を受信してレ
ベルの信号にデコードする。クロツク信号φ1
びφ2は、同時に再現される。論理レベル信号か
らワード同期信号SOiがワード同期信号検出回路
32によつて検出される。ワード同期信号の検出
に応答して、分配器33が同期信号に続くデータ
信号DOiを受け、そしてこのデータ信号DOiに含
まれる端末13aから13cそれぞれに対する信
号(所定の順序で時分割多重されている)に分離
する。端末13a乃至13cへのデータ信号の分
配はインターフエース34a乃至34cを介して
行われる。端末13が電話器の場合、インターフ
エース34は分配器33からのデジタル信号をア
ナログ信号に変換するD−A変換器、電話器から
のアナログ音声信号をデジタル信号に変換するA
−D変換器及びハイブリツド変圧器を具備する。
但し、これらは図示しない。
The receiver 31 receives the downlink 1 from the central device 11.
4b and decodes it into a level signal. Clock signals φ 1 and φ 2 are reproduced simultaneously. A word synchronization signal SOi is detected from the logic level signal by a word synchronization signal detection circuit 32. In response to the detection of the word synchronization signal, the distributor 33 receives the data signal DOi following the synchronization signal, and receives the signals (time-division multiplexed in a predetermined order) for each of the terminals 13a to 13c included in this data signal DOi. ). Distribution of data signals to terminals 13a to 13c takes place via interfaces 34a to 34c. When the terminal 13 is a telephone, the interface 34 is a D-A converter that converts the digital signal from the distributor 33 into an analog signal, and an A-A converter that converts the analog voice signal from the telephone into a digital signal.
- Equipped with a D converter and a hybrid transformer.
However, these are not shown.

マルチプレクサ35はインターフエース34a
乃至34cからのデジタル信号を所定の順序で時
分割に多重化する。そしてワード同期信号SIiが
付加されて送信器36を介してアツプリンク14
aへ送出される。この実施例では各端末からの信
号送信に割当てられるタイムスロツトの幅は同じ
である。
Multiplexer 35 is interface 34a
The digital signals from 34c to 34c are time-division multiplexed in a predetermined order. Then, a word synchronization signal SIi is added to the uplink 14 via the transmitter 36.
It is sent to a. In this embodiment, the width of the time slot allocated to signal transmission from each terminal is the same.

前述したように、本発明では、各集線分配装置
の送信開始タイミング言い換えるとマルチプレク
サ35の動作開始タイミングが制御される。この
ために制御信号発生回路37及び送信開始タイミ
ング制御回路38が設けられている。制御信号発
生回路37は、テストモードにおいて、ワード同
期信号検出回路32によるワード同期信号の検出
に応答して、ワード同期信号に続くテスト制御信
号を検出して直ちにワード同期信号SItをオアゲ
ート39を介して送信機36へ供給する。これに
もとづいて、中央装置11は集線分配装置遅延時
間を測定し、全ての集線分配装置の遅延時間測定
終了後、各集線分配装置12iのための制御デー
タを算出する。送信開始タイミング設定モードに
おいて、制御信号検出回路37は、ワード同期信
号の検出に応答して制御データを検出する。検出
された制御データは送信開始タイミング制御回路
38に供給される。制御回路38は、ワード同期
信号検出回路32によるワード同期信号の検出時
点から制御データによつて表わされる時間長経過
する時点でマルチプレクサ35を動作させる。こ
れによつて中央装置11でのデータの衝突を防止
している。
As described above, in the present invention, the transmission start timing of each line concentrator and distribution device, in other words, the operation start timing of the multiplexer 35 is controlled. For this purpose, a control signal generation circuit 37 and a transmission start timing control circuit 38 are provided. In the test mode, the control signal generation circuit 37 detects the test control signal following the word synchronization signal in response to the detection of the word synchronization signal by the word synchronization signal detection circuit 32, and immediately outputs the word synchronization signal SIt through the OR gate 39. and supplies it to the transmitter 36. Based on this, the central device 11 measures the delay time of the concentrator and distributor, and after completing the measurement of the delay time of all the concentrators and distributors, calculates control data for each concentrator and distributor 12i. In the transmission start timing setting mode, the control signal detection circuit 37 detects control data in response to detection of a word synchronization signal. The detected control data is supplied to a transmission start timing control circuit 38. The control circuit 38 operates the multiplexer 35 when a time period represented by the control data has elapsed since the word synchronization signal detection circuit 32 detected the word synchronization signal. This prevents data collisions in the central device 11.

以上の動作をより具体的に説明する。 The above operation will be explained in more detail.

Fig1において、中央装置11から集線分配装
置121乃至124への信号伝送時間(遅延時間)
をそれぞれ0.4Δ,0.9Δ,1.1Δ及び2.3Δとする。
Δはシステムによつて適宜設定される1クロツク
時間を示す。例えば8クロツクパルス分の時間で
ある。加入者データTWiにもとづいて集線分配
装置121乃至124に割当てられたワードのデー
タ信号部分の時間長TW1,TW2,TW3及びTW4
が設定される。1フレーム時間内に、中央装置1
1から集線分配装置121乃至124に送出される
ワードWO1,WO2,及びWO4の順序が設定され
ると、各ワードの送出タイミングが決定される。
集線分配装置に対するテスト信号はこれ等集線分
配装置に対するワードと同じタイミングで送出さ
れる。
In Fig. 1, the signal transmission time (delay time) from the central device 11 to the line concentrators 12 1 to 12 4
are 0.4Δ, 0.9Δ, 1.1Δ and 2.3Δ, respectively.
Δ represents one clock time, which is set appropriately by the system. For example, the time is 8 clock pulses. Time lengths TW 1 , TW 2 , TW 3 and TW 4 of data signal portions of words assigned to the line concentrators 12 1 to 12 4 based on subscriber data TWi
is set. Within one frame time, central device 1
Once the order of the words WO 1 , WO 2 , and WO 4 to be sent from the line concentrator 1 to the line concentrators 12 1 to 12 4 is set, the timing for sending each word is determined.
Test signals for line concentrators and distributors are sent out at the same timing as words for these line concentrators and distributors.

例えば、第4図に示すように、集線分配装置1
2,123,121及び124に対するテスト信号
の送出タイミングが1フレーム時間内で、それぞ
れt1,t2,t3及びt4と設定される。前述したよう
にテスト信号はワード同期信号SOiとテスト制御
信号DTtから成り、この制御信号の時間長は1ワ
ード中のデータ信号部の時間長よりかなり短く設
定されている。このため中央装置11はテスト信
号を送出した後次のテスト信号を送出する前に送
出されたテスト信号に対する応答信号を受信する
ことになる。テスト制御信号DTtは、例えば
“01111111”と構成される。
For example, as shown in FIG.
The transmission timings of the test signals for 2 2 , 12 3 , 12 1 and 12 4 are set as t 1 , t 2 , t 3 and t 4 respectively within one frame time. As described above, the test signal consists of the word synchronization signal SOi and the test control signal DTt, and the time length of this control signal is set to be considerably shorter than the time length of the data signal portion in one word. Therefore, after transmitting a test signal, the central device 11 receives a response signal to the transmitted test signal before transmitting the next test signal. The test control signal DTt is configured as "01111111", for example.

前述したように、中央装置11から各集線分配
装置への信号伝送の遅延時間TDiを考慮すると、
第4図Bに示すように時間t1で集線分配装置12
宛に送信されたテスト信号に対する応答信号と
して中央装置11はワード同期信号SI2を、(0.9Δ
×2+Ts)時間、遅れて受信する。
As mentioned above, considering the delay time TDi of signal transmission from the central device 11 to each concentrator/distributor,
As shown in FIG. 4B, at time t 1 the concentrator and distributor 12
As a response signal to the test signal sent to SI 2 , the central unit 11 sends a word synchronization signal SI 2 (0.9Δ
×2+Ts) time delay.

同様に、中央装置11は集線分配装置123
121及び124からの応答信号SI3,SI1,及びSI4
を(1.1Δ×2+Ts),(0.4Δ×2+Ts)及(2.3Δ
×2+Ts)の時間遅れで受信する。
Similarly, the central device 11 includes line concentrators and distributors 12 3 ,
Response signals from 12 1 and 12 4 SI 3 , SI 1 , and SI 4
(1.1Δ×2+Ts), (0.4Δ×2+Ts) and (2.3Δ
×2 + Ts).

以上において、( )内の第1項は伝送遅延時
間である。Tsは各集線分配装置においてテスト
信号の受信から応答信号の送出までに必要とされ
る処理時間である。
In the above, the first term in parentheses is the transmission delay time. Ts is the processing time required in each line concentrator and distributor from receiving the test signal to sending out the response signal.

中央装置11は、各集線分配装置に対する遅延
時間(2TDi+Ts)を測定し、そして最大の遅延
時間(2TDmax+Ts)を検出する。この例にお
いては、最大の遅延時間は、集線分配装置124
の(4.6Δ+Ts)である。この実施例では、集線
分配装置121乃至124の遅延時間が全て
(2TDmax+Ts)となるように、各集線分配装置
の信号送出開始タイミングが制御される。このた
め、中央装置11は、各集線分配装置のその位置
に依存した固有の遅延時間(2TDi+Ts)と最大
の遅延時間(2TDmax+Ts)との間の差DTiを
算出し、そして制御データとしてDTiを対応する
集線分配装置121乃至124に送出される。制御
データDTiは“0XXXXXXX”で表わされる。
The central device 11 measures the delay time (2TDi+Ts) for each concentrator and distributor, and detects the maximum delay time (2TDmax+Ts). In this example, the maximum delay time is the concentrator 12 4
(4.6Δ+Ts). In this embodiment, the signal transmission start timing of each line concentrator/distributor is controlled so that the delay time of each line concentrator/distributor 12 1 to 12 4 becomes (2TDmax+Ts). For this purpose, the central device 11 calculates the difference DTi between the position-dependent specific delay time (2TDi+Ts) of each concentrator and distribution device and the maximum delay time (2TDmax+Ts), and corresponds DTi as control data. The data is sent to the line concentrators 12 1 to 12 4 that are connected to the line concentrators 12 1 to 12 4 . The control data DTi is represented by "0XXXXXXX".

前述したテスト制御信号DTt及び制御データ
DTiの、先頭ビツトの“0”は、これに続くビツ
トを、通常のデータから区別するために設けられ
ている。制御データのX(1ro0)で示される7ビ
ツトは、各集線分配装置の固有の遅延時間に付加
される遅延時間を示す。この例の場合、集線分配
装置121乃至124に加される遅延時間は、それ
ぞれ3.8Δ(=4.6Δ−0.4Δ×2),2.8Δ(=4.6Δ−
0.9Δ×2),2.4Δ(=4.6Δ−1.1Δ×2)及び0(=
4.6Δ−2.3Δ×2)である。このようにして算出
された制御データDTiは第5図に示すように、対
応するワード同期信号SOiと共に、テスト信号の
場合と同じタイミングで送信機26から送出され
る。
The aforementioned test control signal DTt and control data
The first bit of DTi, "0", is provided to distinguish the following bit from normal data. The 7 bits indicated by X (1ro0) in the control data indicate the delay time added to the inherent delay time of each concentrator/distributor. In this example, the delay times added to the line concentrators 12 1 to 12 4 are 3.8Δ (=4.6Δ−0.4Δ×2) and 2.8Δ (=4.6Δ−
0.9Δ×2), 2.4Δ(=4.6Δ−1.1Δ×2) and 0(=
4.6Δ−2.3Δ×2). The control data DTi thus calculated is sent out from the transmitter 26 together with the corresponding word synchronization signal SOi at the same timing as the test signal, as shown in FIG.

このようにして送出される制御データにもとづ
いて各集線分配装置は信号送出開始タイミングを
制御し、この結果中央装置11からのワードの送
出時点とこのワードを受信した集線分配装置から
の返答ワードを中央装置が受信する時点との間の
時間差が、各集線分配装置について等しくなされ
る。
Based on the control data sent in this way, each line concentrator and distributor controls the signal transmission start timing, and as a result, the time point at which the word is sent from the central unit 11 and the reply word from the line concentrator and distributor that received this word are determined. The time difference between the time of reception by the central unit is made equal for each concentrator.

次に、前述したように、各集線分配装置の遅延
時間を設定することにより、通常のデータ伝送モ
ードにおいて、集線分配装置からのワードの伝送
が効率良く行われる。この様子を、第6図のタイ
ムチヤートを参照して説明する。伝送される各ワ
ードのデータ信号部分DOi及びDIiは“1×××
…×”で示される。
Next, as described above, by setting the delay time of each line concentrator/distributor, words can be efficiently transmitted from the line concentrator/distributor in the normal data transmission mode. This situation will be explained with reference to the time chart of FIG. The data signal portions DOi and DIi of each word to be transmitted are “1×××
…Indicated by “x”.

第1図に示すように、集線分配装置122,1
3,121及び124宛にワードWO2,WO3
WO1及びWO4がそれぞれ時刻t1,t2,t3及びt4
送出されるものとする。第6図Bに示すように、
ワードWO2は集線分配装置122の受信器31に
信号伝送時間0.9Δ経過後に到達する。そしてそ
れから返答ワードWI2がTs経過後に多重化回路
35により作成される。多重化回路35からの信
号送出は、2.8Δだけ遅らされている。したがつ
て、返答ワードWI2は時刻t1より(0.9Δ+2.8Δ+
Ts)時間遅れてアツプリンク14a上に現われ
る。第6図C,D,Eに示すように同様に返答ワ
ードWI3,WI1及びWI4は、それぞれ(1.1Δ+
2.4Δ+Ts),(0.4Δ+3.8Δ+Ts)及び(2.3Δ+
Ts)経過後にアツプリンク14a上に現われる。
アツプリンク14a上に現われた返答ワード
WI2,WI3,WI1及びWI4はそれぞれ伝送遅延時
間に相当する0.9Δ,1.1Δ,0.4Δ,2.3Δの時間遅
れて中央装置11の受信機21に到達する。
As shown in FIG .
Words WO 2 , WO 3 to 2 3 , 12 1 and 12 4 ,
Assume that WO 1 and WO 4 are sent at times t 1 , t 2 , t 3 and t 4 respectively. As shown in Figure 6B,
The word WO 2 reaches the receiver 31 of the line concentrator 12 2 after a signal transmission time of 0.9Δ. The reply word WI 2 is then produced by the multiplexing circuit 35 after Ts has elapsed. The signal output from multiplexing circuit 35 is delayed by 2.8Δ. Therefore, the response word WI 2 is (0.9Δ+2.8Δ+
Ts) Appears on uplink 14a after a time delay. Similarly, response words WI 3 , WI 1 and WI 4 are respectively (1.1Δ+
2.4Δ+Ts), (0.4Δ+3.8Δ+Ts) and (2.3Δ+
Ts) will appear on the uplink 14a after the lapse of time.
The response word that appeared on uplink 14a
WI 2 , WI 3 , WI 1 and WI 4 arrive at the receiver 21 of the central unit 11 with a delay of 0.9Δ, 1.1Δ, 0.4Δ and 2.3Δ corresponding to the transmission delay time, respectively.

すなわち、ワードWO2,WO3,WO1及びWO4
が中央装置11から送出されてから、それぞれに
対する返答ワードWI2,WI3,WI1及びWI4が中
央装置11によつて受信されるまでに、(0.9Δ×
2+2.8Δ+Ts),(1.1Δ×2+2.4Δ+Ts),(0.4Δ
×2+3.8Δ+Ts)及び(2.3Δ×2+Ts)の時間
を要する。これ等は全て、4.6Δ+Tsに等しい。
従つて、第6図Fに示すように、返答ワード
WI2,WI3,WI1及びWI4はワードWO2,WO3
WO1及びWO4から(4.6Δ+Ts)時間遅れて中央
装置11入力される。すなわち、信号衝突が生じ
たり、またワード間にスペースが生じたりするこ
となく集線分配装置121乃至124からワードが
確実に且つ効率良く中央装置11へ伝送されるこ
とが理解される。
i.e. words WO 2 , WO 3 , WO 1 and WO 4
is sent from the central unit 11 until the response words WI 2 , WI 3 , WI 1 and WI 4 for each are received by the central unit 11 by (0.9Δ×
2+2.8Δ+Ts), (1.1Δ×2+2.4Δ+Ts), (0.4Δ
×2+3.8Δ+Ts) and (2.3Δ×2+Ts) are required. All of these are equal to 4.6Δ+Ts.
Therefore, as shown in Figure 6F, the response word
WI 2 , WI 3 , WI 1 and WI 4 are words WO 2 , WO 3 ,
It is input to the central device 11 with a time delay of (4.6Δ+Ts) from WO 1 and WO 4 . That is, it is understood that the words are reliably and efficiently transmitted from the line concentrators 12 1 to 12 4 to the central unit 11 without signal collisions or spaces between words.

信号伝送路及び集線分配装置における遅延時間
のバラツキ及び諸特性の経時的変化による信号衝
突を避けるために、集線分配装置から送出される
ワード間に0.1Δ程度のスペースを設けることも
でき、これにより、より確実な信号伝送を可能に
する。又、この実施例では、各フレームの最後に
スペースSpを設けてフレーム間の識別を行ない
やすいようにしている。しかしながら、フレーム
の先頭ワードの同期信号が既知であるので、これ
によつてフレーム識別を行えば、上記スペース
Spは必ずしも必要ではない。この実施例では、
集線分配装置の遅延時間中の最大の遅延時間
(2TDmax+Ts)が求められているが、最大の遅
延時間は予め決められても良い。
In order to avoid signal collisions due to variations in delay time in the signal transmission path and line concentrator and changes in various characteristics over time, it is possible to provide a space of about 0.1Δ between words sent from the line concentrator and distributor. , enabling more reliable signal transmission. Furthermore, in this embodiment, a space Sp is provided at the end of each frame to facilitate identification between frames. However, since the synchronization signal of the first word of the frame is known, if the frame is identified using this, the above space
SP is not always necessary. In this example,
Although the maximum delay time (2TDmax+Ts) among the delay times of the concentrator/distributor is calculated, the maximum delay time may be determined in advance.

以下、中央装置11のテスト信号及び伝送開始
時間制御信号発生回路28の実施例を第7図を参
照して説明する。
Hereinafter, an embodiment of the test signal and transmission start time control signal generation circuit 28 of the central device 11 will be described with reference to FIG.

制御信号発明回路28は、制御信号送出手段2
1、遅延時間測定手段282、及びテスト制御信
号/信号送出開始時間制御信号発生手段283
具備する。クロツクパルスφ2は、クロツクパル
スφ1より例えば10倍程高い周波数を有する。
The control signal inventing circuit 28 includes the control signal sending means 2
8 1 , delay time measuring means 28 2 , and test control signal/signal transmission start time control signal generating means 28 3 . Clock pulse φ 2 has a frequency that is, for example, ten times higher than clock pulse φ 1 .

制御信号送出手段281は、シフトレジスタ4
1を具備し、これには、テストモードにおいて、
加入者データメモリ27から加入者データ(ワー
ド同期信号)SOiと、制御信号発生手段283
らテスト制御信号DTiとが、集線分配装置12i
に対するワードWOiの送出時点において読み込
まれる。シフトレジスタ41に収容されたテスト
信号(SOi+DTt)は、クロツクパルスφ1によつ
てシリルに読み出される。すなわちテスト信号の
時間長の間、出力が“ハイ”になるよう構成され
た単安定マルチバイブレータ43の出力とクロツ
クパルスφ1とがアンドゲート42に入力され、
このゲートの出力がシフトレジスタ41の読み出
し用のクロツクとなる。ワードWOiの時間長を
計測し、そして単安定マルチバイブレータ43を
トリガーするためにカウンタ44と比較器45と
が設けられる。カウンタ44はクロツクパルス
φ1を計数し、そしてその計数値が比較器45に
おいて加入者データメモリ27からの加入者デー
タTWi(集線分配装置12iに接続される端末1
3の個数等に依存した、ワードWOiの時間長を
示す)と比較される。カウンタ44の計数値を
TWiとが一致すると、比較器45は単安定マル
チバイブレータ43をトリガしてその出力をテス
ト信号の送出に必要とされる時間だけ“ハイ”に
するとともにカウンタ44をクリアする。
The control signal sending means 28 1 is the shift register 4
1, which includes, in test mode,
The subscriber data (word synchronization signal) SOi from the subscriber data memory 27 and the test control signal DTi from the control signal generating means 283 are sent to the line concentrator and distributor 12i.
is read at the time of sending word WOi for. The test signal (SOi+DTt) stored in the shift register 41 is read out serially by the clock pulse φ1 . That is, during the time length of the test signal, the output of the monostable multivibrator 43 whose output is configured to be "high" and the clock pulse φ 1 are input to the AND gate 42.
The output of this gate becomes the clock for reading out the shift register 41. A counter 44 and a comparator 45 are provided to measure the duration of the word WOi and to trigger the monostable multivibrator 43. The counter 44 counts the clock pulses φ 1 , and the counted value is transferred to the comparator 45 from the subscriber data memory 27 (terminal 1 connected to the line concentrator 12i).
(which indicates the time length of word WOi depending on the number of words WOi, etc.). Count value of counter 44
When TWi matches, the comparator 45 triggers the monostable multivibrator 43 to make its output "high" for the time required to send the test signal and clears the counter 44.

遅延時間測定手段282は、クロツクパルスφ2
を計数するとともに比較器45の出力によつてク
リアされるカウンタ46と、カウンタ46の計数
値をラツチするラツチ回路47を具備する。この
ラツチ動作はワード同期信号検出回路22から得
られるところの、集線分配装置12iからのワー
ド同期信号SIiの検出信号(SIi)に応答して行わ
れる。単安定マルチバイブレータ43が比較器4
5よつてトリガーされるのと同時に、カウンタ4
6はクリアされるので、ラツチ回路47にラツチ
されるカウンタ46の計数値は、テスト信号SOi
+DTtが送出されてからワード同期信号SIiが受
信される迄の時間間隔、すなわち集線分配装置1
2iの遅延時間(2TDi+Ts)を表わす。
The delay time measuring means 28 2 uses a clock pulse φ 2
The circuit includes a counter 46 that counts and is cleared by the output of the comparator 45, and a latch circuit 47 that latches the count value of the counter 46. This latch operation is performed in response to a detection signal (SIi) of the word synchronization signal SIi from the line concentrator/distributor 12i, which is obtained from the word synchronization signal detection circuit 22. Monostable multivibrator 43 is comparator 4
The counter 4 is triggered at the same time as 5.
6 is cleared, the count value of the counter 46 latched by the latch circuit 47 is equal to the test signal SOi.
The time interval from when +DTt is sent until the word synchronization signal SIi is received, that is, the line concentrator 1
2i delay time (2TDi+Ts).

測定された遅延時間は制御信号発生器283
構成するマイクロコンピユータ48に取り込まれ
る。マイクロコンピユータ48は集線分配装置1
1乃至124に対して測定された遅延時間のちの
最大の遅延時間(2TDmax+Ts)を検出し、そ
して前述したように、各集線分配装置12iにつ
いて制御データDTiを算出する。信号送出開始時
間設定モードにおいて、算出された制御データ
DTiがテスト制御信号DTtの場合と同様に、シフ
トレジスタ41に、ワード同期信号SOiととも
に、読み込まれ、そして送出される。
The measured delay time is taken into the microcomputer 48 constituting the control signal generator 283 . The microcomputer 48 is the line concentration distribution device 1
The maximum delay time (2TDmax+Ts) after the delay times measured for 2 1 to 12 4 is detected, and the control data DTi is calculated for each concentrator/distributor 12i as described above. Control data calculated in signal transmission start time setting mode
As in the case of the test control signal DTt, DTi is read into the shift register 41 together with the word synchronization signal SOi, and then sent out.

シフトレジスタ41、モノステーブルマルチバ
イブレータ43、カウンタ44,46、ラツチ回
路47が、テストモード及び信号送出開始時間設
定モードの始めに、マイクロコンピユータ48に
よりイニシヤライズされる。単安定マルチバイブ
レータ43は、イニシヤライズされると、一定時
間その出力を“ハイ”にする。加入者データ
SOi,TWi、テスト制御信号DTt及び制御データ
DTiは、マイクロコンピユータ48の制御の下、
所定のタイミング(t1,t2,t3,t4)で制御信号
送出手段281に供給される。
The shift register 41, monostable multivibrator 43, counters 44, 46, and latch circuit 47 are initialized by the microcomputer 48 at the beginning of the test mode and signal transmission start time setting mode. When the monostable multivibrator 43 is initialized, its output remains "high" for a certain period of time. subscriber data
SOi, TWi, test control signal DTt and control data
DTi is under the control of the microcomputer 48.
The signal is supplied to the control signal sending means 28 1 at predetermined timings (t 1 , t 2 , t 3 , t 4 ).

第8図を参照して、集線分配装置12iの分配
器33、テスト及び伝送制御信号検出回路37及
び伝送開始時間制御回路38について説明する。
Referring to FIG. 8, the distributor 33, test and transmission control signal detection circuit 37, and transmission start time control circuit 38 of the line concentrator 12i will be explained.

各集線分配装置12iにおいて、通常のデータ
信号“1×××…××”と制御信号“01111111”
or“0×××××××”とを識別する必要がある。
分配器33はワード同期信号に続く“1”のビツ
トを利用してデータ信号“×××…××”のみを
受けるよう構成されている。分配器33は、受信
データが入力され、そしてワード同期信号検出信
号(SOi)によつてクロツクされるD型フリツプ
フロツプ51を具備する。通常のデータ伝送モー
ドにおいて、ワード同期信号SOiが検出される
と、同期信号に続く“1”がフリツプフロツプ5
1の出力に生じ、これは単安定マルチバイブレー
タ52をトリガする。マルチバイブレータ52
は、トリガされると、データ信号部DOiの時間長
の間、その出力が“ハイ”になりアンドゲート5
3をイネーブルするように構成されている。した
がつて、通常のデータ伝送モードにおいて、ワー
ド同期信号SOiが検出されると、それに続くデー
タ信号“×××…××”はアンドゲート53を介
して分配回路54に供給される。制御信号の場合
には、ワード同期信号SOiに続くビツトは“0”
であるので単安定マルチバイブレータ52はトリ
ガされ得ない。したがつて、制御信号は分配回路
54に供給され得ない。
In each concentrator/distributor 12i, the normal data signal “1×××…××” and the control signal “01111111”
or “0×××××××”.
The distributor 33 is configured to receive only the data signal "XXXX...XX" using the "1" bit following the word synchronization signal. Distributor 33 includes a D-type flip-flop 51 into which received data is input and which is clocked by a word synchronization signal detection signal (SOi). In the normal data transmission mode, when the word synchronization signal SOi is detected, the “1” following the synchronization signal is transferred to the flip-flop 5.
1, which triggers the monostable multivibrator 52. Multi vibrator 52
When triggered, its output goes “high” for the time length of the data signal portion DOi and the AND gate 5
3. Therefore, in the normal data transmission mode, when the word synchronization signal SOi is detected, the following data signal "XXXX...XX" is supplied to the distribution circuit 54 via the AND gate 53. In the case of a control signal, the bit following the word synchronization signal SOi is “0”
, so the monostable multivibrator 52 cannot be triggered. Therefore, no control signal can be provided to the distribution circuit 54.

制御信号検出回路37は、単安定マルチバイブ
レータ55及びシフトレジスタ56を具備し、こ
れ等はそれぞれ同期信号検出信号(SOi)及び受
信器31からの受信データを受けるよう接続され
ている。単安定マルチバイブレータ55は、検出
信号(SOi)によつてトリガされ、その結果、そ
の出力が制御信号DTt又はDTiの時間長の間、
“ハイ”になる。シフトレジスタ56は、クロツ
クφ1によつて動作を規定されて、受信データを
直列に読込み、そして並列の形で出力する。シフ
トレジスタ56の出力は比較器57及びラツチ回
路58に供給される。比較器57は、シフトレジ
スタ56の出力をテスト制御信号“01111111”及
び制御データ“0×××××××”と比較し、一
致信号(DTt)及び(DTi)を出力するよう構成
される。シフトレジスタ56の出力がテスト制御
信号DTtと一致する時に得られる一致信号
(DTt)は、単安定マルチバイブレータ55によ
つてイネーブルされているアンドゲート59を介
して単安定マルチバイブレータ60をトリガす
る。この結果マルチバイブレータ60の出力はワ
ード同期信号SIiの時間長の間“ハイ”に設定さ
れ、アンドゲート61をイネーブルする。アンド
ゲート61を介して、クロツクパルスφ1がシフ
トレジスタ62に供給される。シフトレジスタ6
2は、ワード同期ビツトSIiを並列の形に受け、
クロツクパルスφ1に応答してこれを直列の形に
送出する。
The control signal detection circuit 37 includes a monostable multivibrator 55 and a shift register 56, which are connected to receive the synchronization signal detection signal (SOi) and received data from the receiver 31, respectively. The monostable multivibrator 55 is triggered by the detection signal (SOi) so that its output remains constant for the duration of the control signal DTt or DTi.
Get “high”. Shift register 56, whose operation is defined by clock φ1 , reads received data serially and outputs it in parallel. The output of shift register 56 is supplied to comparator 57 and latch circuit 58. The comparator 57 is configured to compare the output of the shift register 56 with the test control signal “01111111” and the control data “0×××××××” and output match signals (DTt) and (DTi). . The match signal (DTt) obtained when the output of shift register 56 matches test control signal DTt triggers monostable multivibrator 60 via AND gate 59 which is enabled by monostable multivibrator 55. As a result, the output of multivibrator 60 is set to "high" for the duration of word synchronization signal SIi, enabling AND gate 61. Clock pulse φ 1 is supplied to shift register 62 via AND gate 61 . shift register 6
2 receives the word synchronization bit SIi in parallel,
It is sent out in series in response to clock pulse φ 1 .

従つて、テストモードに於て集線分配装置12
iは、テスト信号SOi+DTtを受信すると、中央
装置11に対する返答して、ワード同期ビツト
SIiを送出することが理解される。
Therefore, in the test mode, the line concentrator/distributor 12
When i receives the test signal SOi+DTt, it sends the word synchronization bit in response to the central unit 11.
It is understood that SIi is sent.

信号送出開始タイミング設定モードにおいて
は、シフトレジスタ56の出力が制御データDTi
“0×××××××”と検出されると比較器57
から一致信号(DTi)が出力され、これはアンド
ゲート63を介してラツチ回路58に供給され、
この結果シフトレジスタ56の出力がラツチされ
る。比較器57に於ける制御データDTiの検出
は、先頭ビツトが“0”であり、そして残りのビ
ツトの中に必らず少くとも1個の“0”ビツトが
含まれるという事実にもとづいて行うことができ
る。
In the signal transmission start timing setting mode, the output of the shift register 56 is the control data DTi.
When “0×××××××” is detected, the comparator 57
A coincidence signal (DTi) is outputted from , which is supplied to the latch circuit 58 via the AND gate 63.
As a result, the output of shift register 56 is latched. The control data DTi is detected by the comparator 57 based on the fact that the first bit is "0" and the remaining bits always include at least one "0" bit. be able to.

ラツチ回路58にラツチされた制御データDTi
は信号送出時間制御回路38の比較器64に供給
される。カウンタ65が設けられて、これはワー
ド同期信号検出信号(SOi)によつてクリアされ
るとともにクロツクパルスφ2を計数する。カウ
ンタ65のカウント値が比較器64に於て、制御
データDTiと比較され、そして一致が生じると比
較器64から出力信号が作られ、これはマルチプ
レクサ35をエネーブルルその結果信号の送出が
開始される。このように、通常のデータ伝送モー
ドにおいては、ワード同期信号SOiの検出時点か
ら信号送出開始時間設定モードにおいて、ラツチ
回路58にラツチされ制御データDTiによつて示
される時間の経過後に信号の送出が開始されるこ
とが理解される。
Control data DTi latched in latch circuit 58
is supplied to the comparator 64 of the signal sending time control circuit 38. A counter 65 is provided which is cleared by the word synchronization detection signal (SOi) and counts clock pulses φ 2 . The count value of the counter 65 is compared in a comparator 64 with the control data DTi, and if a match occurs, an output signal is produced from the comparator 64, which enables the multiplexer 35 so that the transmission of the signal is started. . In this way, in the normal data transmission mode, in the signal transmission start time setting mode, the signal is latched by the latch circuit 58 and is not transmitted after the time indicated by the control data DTi has elapsed from the time the word synchronization signal SOi is detected. It is understood that this is initiated.

以上この発明の実施例について説明した。この
発明は以上の実施例には何ら限定されないのは当
然である。例えば伝送路は、一対ものを用いなく
ともよく、一本の伝送路を周波数多重化に用いて
もよいのは当然であつて、当業者ならばきわめて
容易に行える変形である。
The embodiments of this invention have been described above. Naturally, the present invention is not limited to the above embodiments. For example, it is not necessary to use a pair of transmission lines, and it is natural that a single transmission line may be used for frequency multiplexing, a modification that can be made very easily by those skilled in the art.

又、テスト信号は、ワード同期信号成分のみで
もよい。
Further, the test signal may include only the word synchronization signal component.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例に係るローカルエ
リアネツトワークを示す図、第2図は、一実施例
による中央装置の構成を示す図、第3図は、一実
施例による集線分配装置の構成を示す図、第4図
は、テストモードにおいて、システム上に表われ
る波形を示し、同図Aは、中央装置から集線分配
装置へ送出されるテスト信号を示す図、同図Bは
テスト信号に応答して集線分配装置から中央装置
へ送られる応答信号を示す図、第5図は、信号送
出時間設定モードにおいて中央装置から集線分配
装置へ送られる信号送出時間制御信号を示す図、
第6図は、本発明の一実施例の動作を説明するた
めの波形図、第7図は、第2図の制御信号発生回
路の構成を示す図、第8図は、第3図の分配器、
制御信号検出回路及び信号送出制御回路の構成を
示す図である。 11…中央装置、121,122,123,124
…集線分配装置、14a,14b…伝送路、13
…端末機器、28…制御信号発生回路、37…制
御信号検出回路、38…信号送出開始タイミング
制御回路。
FIG. 1 is a diagram showing a local area network according to one embodiment of the present invention, FIG. 2 is a diagram showing the configuration of a central device according to one embodiment, and FIG. 3 is a diagram showing a line concentration distribution device according to one embodiment. Figure 4 shows the waveforms that appear on the system in the test mode, Figure A shows the test signal sent from the central device to the line concentrator, and Figure B shows the test signal. FIG. 5 is a diagram showing a response signal sent from the line concentrator to the central unit in response to a signal; FIG. 5 is a diagram showing a signal sending time control signal sent from the central unit to the central unit in the signal sending time setting mode;
6 is a waveform diagram for explaining the operation of an embodiment of the present invention, FIG. 7 is a diagram showing the configuration of the control signal generation circuit of FIG. 2, and FIG. 8 is a distribution diagram of the control signal generation circuit of FIG. 3. vessel,
FIG. 3 is a diagram showing the configuration of a control signal detection circuit and a signal transmission control circuit. 11... Central device, 12 1 , 12 2 , 12 3 , 12 4
...Concentrator distribution device, 14a, 14b...Transmission line, 13
...Terminal equipment, 28.. Control signal generation circuit, 37.. Control signal detection circuit, 38.. Signal transmission start timing control circuit.

Claims (1)

【特許請求の範囲】 1 中央装置に接続された第1及び第2の伝送路
上に複数の集線分配端末が接続され、前記複数の
集線分配端末から前記中央装置へ向かう信号を前
記第1の伝送路に時分割的にのせて伝送すると共
に、前記中央装置から前記複数の集線分配端末へ
向かう信号を前記第2の伝送路に時分割的にのせ
て伝送する集線分配方式であつて、 前記中央装置は、前記集線分配端末に対し、テ
スト信号を送出するテスト信号発生手段と、この
テスト信号発生手段により送出されたテスト信号
が前記集線分配端末から再び中央装置へ戻るまで
の遅延時間を計測する測定手段と、この測定手段
により得られた遅延時間に基づいて前記集線分配
端末への制御信号を生成する制御信号発生手段と
を備え、 前記集線分配端末は、前記制御信号を検出する
制御信号発生手段と、この制御信号発生手段によ
つて検出された制御信号に基づいて前記第1の伝
送路に信号を送出するタイミングを制御する信号
送出時間制御手段とを有することを特徴とする集
線分配方式。 2 中央装置は、第1及び第2の伝送路に対する
集線分配端末の接続状態を記憶する加入者データ
記憶部を有することを特徴とする特許請求の範囲
第1項記載の集線分配方式。 3 第2の伝送路上の信号は、この信号が向かう
集線分配端末に対応した同期信号成分を有し、テ
スト信号発生手段は、この同期信号成分を有する
テスト信号を発生することを特徴とする特許請求
の範囲第1項記載の集線分配方式。 4 制御信号発生手段は、集線分配端末から信号
の送出を遅延させる量を担持した制御信号を生成
することを特徴とする特許請求の範囲第1項記載
の集線分配方式。 5 第1及び第2の伝送路を単一の伝送路で形成
し、周波数多重して用いることを特徴とする特許
請求の範囲第1項記載の集線分配方式。
[Scope of Claims] 1. A plurality of line concentration and distribution terminals are connected to first and second transmission paths connected to a central device, and a plurality of line concentration and distribution terminals are connected to the first transmission line to send signals from the plurality of line concentration and distribution terminals to the central device. A line concentration distribution method for time-divisionally transmitting signals from the central device to the plurality of line concentration and distribution terminals on the second transmission line in a time-division manner, the central The device includes a test signal generating means for sending a test signal to the line concentration distribution terminal, and a delay time until the test signal sent by the test signal generation means returns from the line concentration distribution terminal to the central device again. and a control signal generating means for generating a control signal to the line concentration distribution terminal based on the delay time obtained by the measurement means, the line concentration and distribution terminal generating a control signal for detecting the control signal. and signal transmission time control means for controlling the timing of transmitting the signal to the first transmission line based on the control signal detected by the control signal generation means. . 2. The line concentration and distribution system according to claim 1, wherein the central device has a subscriber data storage unit that stores the connection state of the line concentration and distribution terminals to the first and second transmission paths. 3. A patent characterized in that the signal on the second transmission path has a synchronization signal component corresponding to the line concentration distribution terminal to which this signal is directed, and the test signal generating means generates a test signal having this synchronization signal component. A line concentration distribution system according to claim 1. 4. The line concentration and distribution system according to claim 1, wherein the control signal generating means generates a control signal carrying an amount for delaying the transmission of the signal from the line concentration and distribution terminal. 5. The line concentration and distribution system according to claim 1, wherein the first and second transmission lines are formed by a single transmission line and are used in a frequency multiplexed manner.
JP5376483A 1983-03-31 1983-03-31 Line concentration distributing system Granted JPS59191993A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5376483A JPS59191993A (en) 1983-03-31 1983-03-31 Line concentration distributing system
EP84302121A EP0121410B1 (en) 1983-03-31 1984-03-28 Bus-configured local area network with data exchange capability
DE8484302121T DE3464185D1 (en) 1983-03-31 1984-03-28 Bus-configured local area network with data exchange capability
US06/594,896 US4594705A (en) 1983-03-31 1984-03-29 Bus-configured local area network with data exchange capability
CA000451009A CA1222035A (en) 1983-03-31 1984-03-30 Bus-configured local area network with data exchange capability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5376483A JPS59191993A (en) 1983-03-31 1983-03-31 Line concentration distributing system

Publications (2)

Publication Number Publication Date
JPS59191993A JPS59191993A (en) 1984-10-31
JPH039666B2 true JPH039666B2 (en) 1991-02-08

Family

ID=12951878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5376483A Granted JPS59191993A (en) 1983-03-31 1983-03-31 Line concentration distributing system

Country Status (1)

Country Link
JP (1) JPS59191993A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2608874B1 (en) * 1986-12-19 1989-03-24 Trt Telecom Radio Electr METHOD FOR ADJUSTING THE DELAY BETWEEN STATIONS IN AN INFORMATION TRANSMISSION SYSTEM COMPRISING A LARGE NUMBER OF RELAY STATIONS IN CASCADE AND USING THE PRINCIPLE OF A.M.R.T IN A DIRECTION OF TRANSMISSION AND SYSTEM FOR CARRYING OUT SUCH A METHOD

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3851104A (en) * 1973-04-11 1974-11-26 Mitre Corp Digital communications system
JPS54114903A (en) * 1978-02-28 1979-09-07 Fujitsu Ltd Time slot assigning system in information transmission system
JPS5538749A (en) * 1978-09-11 1980-03-18 Meisei Electric Co Ltd Synchronous system for data transmission
JPS55165047A (en) * 1979-06-11 1980-12-23 Tech Res & Dev Inst Of Japan Def Agency Compensation unit for transmission delay time
JPS5954347A (en) * 1982-09-22 1984-03-29 Fujitsu Ltd System for adjusting timing of channel insertion

Also Published As

Publication number Publication date
JPS59191993A (en) 1984-10-31

Similar Documents

Publication Publication Date Title
EP0100662B1 (en) Digital communication system
CA1222035A (en) Bus-configured local area network with data exchange capability
JPH0666740B2 (en) Point-to-multipoint communication method
JPH0626334B2 (en) Circuit for digital data transmission
JPH02156750A (en) Multiplex access control method and multiplex access control system executing same
JPH06101737B2 (en) Concentration distribution method
US4502137A (en) Digital signal transmitting method
US5123100A (en) Timing control method in a common bus system having delay and phase correcting circuits for transferring data in synchronization and time division slot among a plurality of transferring units
US4510600A (en) Digital signal transmission system
JPH039666B2 (en)
EP0268664B1 (en) A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention
JPH0697763B2 (en) D channel contention control test method
JPH0356519B2 (en)
EP0059821B1 (en) Method and apparatus, e.g. in a data distribution system for, inter alia, avoiding distortion in transfer of signal states
JP2758750B2 (en) Cell multiplex bus communication control system
JP3042822B2 (en) Bus contention control method
JPS5951794B2 (en) Control method of distributed electronic exchange
JPH0644763B2 (en) Data transfer method
JP2643832B2 (en) Propagation delay measurement method
JPH0720284B2 (en) Time division multiplex signal transmission system
JPS6358498B2 (en)
JPH0262080B2 (en)
JPS59178894A (en) Line concentration and distribution system
JP2001274817A (en) Communication system that performs transmission delay time control
JPS62250796A (en) Time division multiplex transmission system