JPH0411077B2 - - Google Patents
Info
- Publication number
- JPH0411077B2 JPH0411077B2 JP192884A JP192884A JPH0411077B2 JP H0411077 B2 JPH0411077 B2 JP H0411077B2 JP 192884 A JP192884 A JP 192884A JP 192884 A JP192884 A JP 192884A JP H0411077 B2 JPH0411077 B2 JP H0411077B2
- Authority
- JP
- Japan
- Prior art keywords
- test signal
- signal pattern
- pattern
- communication path
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 52
- 238000004891 communication Methods 0.000 claims description 28
- 230000000295 complement effect Effects 0.000 claims description 16
- 238000010998 test method Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 8
- 238000007689 inspection Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は時分割デイジタル交換機などのデイジ
タル通話路の正常化を確認する通話路導通試験方
式に関するものである。
タル通話路の正常化を確認する通話路導通試験方
式に関するものである。
従来のデイジタル通話路の通話路導通試験方式
としては、特開昭58−66453号公報（特願昭56−
164248号）に開示されている様に、特定の試験信
号パターン及びその試験信号パターンと補数関数
にある補数試験信号パターンを送出し、デイジタ
ル通話路を経由させて受信し、受信した信号パタ
ーンが送出された試験信号パターン・補数試験信
号パターンと同一か否かを判定するものがある。
としては、特開昭58−66453号公報（特願昭56−
164248号）に開示されている様に、特定の試験信
号パターン及びその試験信号パターンと補数関数
にある補数試験信号パターンを送出し、デイジタ
ル通話路を経由させて受信し、受信した信号パタ
ーンが送出された試験信号パターン・補数試験信
号パターンと同一か否かを判定するものがある。
しかし、この様な従来の通話路導通試験方式で
は、デイジタル通話路を構成する時間スイツチや
空間スイツチにおける位相遅れに合わせて同期を
とつた後に、送出された試験信号パターン（補数
試験信号パターン）と受信された信号パターンを
照合する必要がある。そのため、デイジタル通話
路のバスの選び方によつて、位相遅れを算出しな
ければならないという欠点があつた。
は、デイジタル通話路を構成する時間スイツチや
空間スイツチにおける位相遅れに合わせて同期を
とつた後に、送出された試験信号パターン（補数
試験信号パターン）と受信された信号パターンを
照合する必要がある。そのため、デイジタル通話
路のバスの選び方によつて、位相遅れを算出しな
ければならないという欠点があつた。
本発明の目的は、上記した従来技術の欠点を除
去し、デイジタル通話路内で生じる位相遅れを考
慮する必要なく、受信される信号パターンの検査
だけでデイジタル通話路の正常性を判定すること
が可能な通話路導通試験方式を提供することにあ
る。
去し、デイジタル通話路内で生じる位相遅れを考
慮する必要なく、受信される信号パターンの検査
だけでデイジタル通話路の正常性を判定すること
が可能な通話路導通試験方式を提供することにあ
る。
本発明の通話路導通試験方式は、互いに補数関
係にある試験信号パターンを所定期間毎に交互に
発生し、かつ所定周期毎に交互則に従わない試験
信号パターンを発生して、時分割通話路の入ハイ
ウエイに挿入し、時分割通話路の出ハイウエイか
ら特定チヤンネルの信号を抽出し、該抽出信号が
所定期間毎に交互に補数関係のある試験信号パタ
ーンであり、かつ所定周期毎に交互則に従わない
試験信号パターンが存在することを検出し、更に
特定位置における試験信号パターンが所定の試験
信号パターンであることを検出することにより、
時分割通話路の正常性を判定することを特徴とし
ている。
係にある試験信号パターンを所定期間毎に交互に
発生し、かつ所定周期毎に交互則に従わない試験
信号パターンを発生して、時分割通話路の入ハイ
ウエイに挿入し、時分割通話路の出ハイウエイか
ら特定チヤンネルの信号を抽出し、該抽出信号が
所定期間毎に交互に補数関係のある試験信号パタ
ーンであり、かつ所定周期毎に交互則に従わない
試験信号パターンが存在することを検出し、更に
特定位置における試験信号パターンが所定の試験
信号パターンであることを検出することにより、
時分割通話路の正常性を判定することを特徴とし
ている。
以下添付の図面に示す実施例により、更に詳細
に本発明について説明する。
に本発明について説明する。
第１図は本発明によつて正常性が試験されるデ
イジタル通話路の一例を示す図であり、試験信号
パターン発生回路１と試験信号パターン検査回路
２がデイジタル通話路３に設けられている。
イジタル通話路の一例を示す図であり、試験信号
パターン発生回路１と試験信号パターン検査回路
２がデイジタル通話路３に設けられている。
第２図は試験信号パターン発生回路の一実施例
を示す図である。図示する様に周波数8MHzのク
ロツクパルス１１１を計数して“01010101”の試
験信号パターン５とその制御信号を出力するカウ
ンタ回路１０１と、上記した試験信号パターンと
補数関係にある“10101010”の試験信号パターン
Ａを作成し、試験信号パターン５，Ａを交互に出
力し、更に８回に１回だけ試験信号パターン５を
発生するべきタイミングに試験信号パターンＡを
発生するパターン交互発生回路１０２とから構成
されている。パターン交互発生回路１０２から出
力される試験信号パターンを第３図に示す。第３
図に示す様に、パターン交互発生回路１０２は、
第１フレームを除いて、互いに補数関係にある試
験信号パターンＡ，５を交互に出力する。
を示す図である。図示する様に周波数8MHzのク
ロツクパルス１１１を計数して“01010101”の試
験信号パターン５とその制御信号を出力するカウ
ンタ回路１０１と、上記した試験信号パターンと
補数関係にある“10101010”の試験信号パターン
Ａを作成し、試験信号パターン５，Ａを交互に出
力し、更に８回に１回だけ試験信号パターン５を
発生するべきタイミングに試験信号パターンＡを
発生するパターン交互発生回路１０２とから構成
されている。パターン交互発生回路１０２から出
力される試験信号パターンを第３図に示す。第３
図に示す様に、パターン交互発生回路１０２は、
第１フレームを除いて、互いに補数関係にある試
験信号パターンＡ，５を交互に出力する。
第４図は、第１図に示す試験信号パターン検査
回路の一実施例を示す図である。同図において、
受信信号入力端子２１１にはデイジタル通話路を
介して第３図に示す試験パターン信号Ａ，５が受
信信号パターンとして入力される。受信信号パタ
ーンは直並列変換回路２０１で並列信号に変換さ
れ、信号保持回路２０２と補数算係検出回路２０
３とパターン検出回路２０４と第７フレーム内容
検出回路２０５に入力される。補数関係検出回路
２０３は、信号保持回路２０２の内容と直並列変
換回路の出力を比較し、試験信号パターンＡ，５
が交互に出力されていることを検出し、フレーム
番号検出回路２０６に論理“１”を出力する。パ
ターン検出回路２０４は受信信号パターンが試験
信号パターンＡか５かを判断するもので、その出
力はフレーム番号検出回路２０６に入力される。
フレーム番号検出回路２０６は、補数関係検出回
路２０６の出力とパターン検出回路２０４の出力
を受け、受信信号パターンが各フレーム毎にパタ
ーンＡと５に交番しかつフレーム内の各ビツトが
互いに“０”，“１”で交番しているとき、カウン
タＣをカウントアツプし、各ビツトが“０”，
“１”で交番していても受信信号が各フレーム毎
にパターンＡと５に交番していないとき、カウン
タＣに値“２”をロードする。
回路の一実施例を示す図である。同図において、
受信信号入力端子２１１にはデイジタル通話路を
介して第３図に示す試験パターン信号Ａ，５が受
信信号パターンとして入力される。受信信号パタ
ーンは直並列変換回路２０１で並列信号に変換さ
れ、信号保持回路２０２と補数算係検出回路２０
３とパターン検出回路２０４と第７フレーム内容
検出回路２０５に入力される。補数関係検出回路
２０３は、信号保持回路２０２の内容と直並列変
換回路の出力を比較し、試験信号パターンＡ，５
が交互に出力されていることを検出し、フレーム
番号検出回路２０６に論理“１”を出力する。パ
ターン検出回路２０４は受信信号パターンが試験
信号パターンＡか５かを判断するもので、その出
力はフレーム番号検出回路２０６に入力される。
フレーム番号検出回路２０６は、補数関係検出回
路２０６の出力とパターン検出回路２０４の出力
を受け、受信信号パターンが各フレーム毎にパタ
ーンＡと５に交番しかつフレーム内の各ビツトが
互いに“０”，“１”で交番しているとき、カウン
タＣをカウントアツプし、各ビツトが“０”，
“１”で交番していても受信信号が各フレーム毎
にパターンＡと５に交番していないとき、カウン
タＣに値“２”をロードする。
第３図に示す様に、受信開始時において第１フ
レームは試験パターンＡと５が交番しないため、
第１フレームの試験パターンＡが受信されるとカ
ウンタＣに値２がロードされ、カウンタＣが初期
設定される。続いて、第２フレーム、第３フレー
ムと受信されると、カウンタＣはカウントアツプ
し、その値から１を引いた価がフレーム番号を表
わすことになる。
レームは試験パターンＡと５が交番しないため、
第１フレームの試験パターンＡが受信されるとカ
ウンタＣに値２がロードされ、カウンタＣが初期
設定される。続いて、第２フレーム、第３フレー
ムと受信されると、カウンタＣはカウントアツプ
し、その値から１を引いた価がフレーム番号を表
わすことになる。
フレーム番号検出回路２０６において、最初の
１マルチフレームの検出が終わり、カウンタＣの
計数値が“１”になり第フレームが検出される
と、ゲート回路２０８に論理“１”が入力され
る。従つて、第１フレームの受信信号パターン
は、パターンＡからパターン５に反転して入力さ
れる。これによつて、受信信号が試験信号パター
ンＡ，５の完全な交番信号となり、これを補数関
係検出回路２０３で検出することで、基本的にデ
イジタル通話路の正常性が確認できる。
１マルチフレームの検出が終わり、カウンタＣの
計数値が“１”になり第フレームが検出される
と、ゲート回路２０８に論理“１”が入力され
る。従つて、第１フレームの受信信号パターン
は、パターンＡからパターン５に反転して入力さ
れる。これによつて、受信信号が試験信号パター
ンＡ，５の完全な交番信号となり、これを補数関
係検出回路２０３で検出することで、基本的にデ
イジタル通話路の正常性が確認できる。
第７フレーム内容検出回路２０５はフレーム番
号検出回路２０６から第７フレーム受信タイミン
グを示す信号を受け、そのタイミングで第７フレ
ームの内容が試験信号パターンＡか５かを判定す
る。これは、受信信号が上記の処理で試験パター
ンＡと５の完全な交番であると確認されても、
“A5A5……A5”ではなく“5A5A……5A”の交
番であることも考えられる。後者の場合は正常と
判定できないため、第７フレームの内容が５であ
ることを第７フレーム内容検出回路２０５で確認
するものである。
号検出回路２０６から第７フレーム受信タイミン
グを示す信号を受け、そのタイミングで第７フレ
ームの内容が試験信号パターンＡか５かを判定す
る。これは、受信信号が上記の処理で試験パター
ンＡと５の完全な交番であると確認されても、
“A5A5……A5”ではなく“5A5A……5A”の交
番であることも考えられる。後者の場合は正常と
判定できないため、第７フレームの内容が５であ
ることを第７フレーム内容検出回路２０５で確認
するものである。
従つて、補数関係検出回路２０３で各フレーム
が試験パターンＡと５の交番であることを確認
し、パターン検出回路２０４で各フレーム内容が
試験パターンＡ又は５であることを確認し、上記
２つの確認をフレーム番号検出回路２０６内のア
ンド回路Ａの出力として検出する。更に第７フレ
ーム内容検出回路２０５の出力とアンド回路Ａの
出力をアンド回路２０７に入力して、両者のアン
ド条件をとることで、デイジタル通話路の正常性
が性格に確認できる。
が試験パターンＡと５の交番であることを確認
し、パターン検出回路２０４で各フレーム内容が
試験パターンＡ又は５であることを確認し、上記
２つの確認をフレーム番号検出回路２０６内のア
ンド回路Ａの出力として検出する。更に第７フレ
ーム内容検出回路２０５の出力とアンド回路Ａの
出力をアンド回路２０７に入力して、両者のアン
ド条件をとることで、デイジタル通話路の正常性
が性格に確認できる。
本発明によれば、デイジタル通話路における位
相遅れを考慮する必要なく、受信信号のパターン
検査だけでデイジタル通話路の正常性を判定する
ことができる。
相遅れを考慮する必要なく、受信信号のパターン
検査だけでデイジタル通話路の正常性を判定する
ことができる。
第１図はデイジタル通話路の導通試験構成図、
第２図は第１図に示す試験信号パターン発生回路
の一実施例を示す図、第３図は試験信号パターン
の一例を示す図、第４図は試験信号パターン検査
回路の一実施例を示す図である。 １……試験信号パターン発生回路、２……試験
信号パターン検査回路、３……デイジタル通話
路、２０１……直並列変換回路、２０２……信号
保持回路、２０３……補数関係検出回路、２０４
……パターン検出回路、２０５……第７フレーム
内容検出回路、２０６……フレーム番号検出回
路。
第２図は第１図に示す試験信号パターン発生回路
の一実施例を示す図、第３図は試験信号パターン
の一例を示す図、第４図は試験信号パターン検査
回路の一実施例を示す図である。 １……試験信号パターン発生回路、２……試験
信号パターン検査回路、３……デイジタル通話
路、２０１……直並列変換回路、２０２……信号
保持回路、２０３……補数関係検出回路、２０４
……パターン検出回路、２０５……第７フレーム
内容検出回路、２０６……フレーム番号検出回
路。
Claims (1)
- １ 互いに補数関係にある試験信号パターンを所
定期間毎に交互に発生し、かつ所定周期毎に交互
則に従わない試験信号パターンを発生して、時分
割通話路の入ハイウエイに挿入し、時分割通話路
の出ハイウエイから特定チヤンネルの信号を抽出
し、該抽出信号が所定期間毎に交互に補数関係の
ある試験信号パターンであり、かつ所定周期毎に
交互則に従わない試験信号パターンが存在するこ
とを検出し、更に特定位置における試験信号パタ
ーンが所定の試験信号パターンであることを検出
することにより、時分割通話路の正常性を判定す
ることを特徴とする通話路導通試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP192884A JPS60146561A (ja) | 1984-01-11 | 1984-01-11 | 通話路導通試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP192884A JPS60146561A (ja) | 1984-01-11 | 1984-01-11 | 通話路導通試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60146561A JPS60146561A (ja) | 1985-08-02 |
| JPH0411077B2 true JPH0411077B2 (ja) | 1992-02-27 |
Family
ID=11515264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP192884A Granted JPS60146561A (ja) | 1984-01-11 | 1984-01-11 | 通話路導通試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60146561A (ja) |
-
1984
- 1984-01-11 JP JP192884A patent/JPS60146561A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60146561A (ja) | 1985-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4241311A (en) | Digital majority noise filter for bi-level data reception | |
| US3978285A (en) | Frame synchronizing device | |
| JPH0411077B2 (ja) | ||
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JP2949945B2 (ja) | 伝送路切替回路 | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JPS59109867A (ja) | 速度検出装置 | |
| JPH0450777B2 (ja) | ||
| JP2524922Y2 (ja) | ブルーシグナル発生器付き多重化装置 | |
| JP2613916B2 (ja) | データ非周期読出し回路 | |
| JP2620170B2 (ja) | 信号断検出回路 | |
| KR100218467B1 (ko) | 전화기 신호 자동인지 장치 | |
| KR100206906B1 (ko) | 타이머/카운터 회로 | |
| SU953717A2 (ru) | Устройство программируемой задержки импульсов | |
| SU815949A1 (ru) | Устройство дл измерени исправл ющейСпОСОбНОСТи пРиЕМНиКА дВОичНыХСигНАлОВ | |
| JPS6137819B2 (ja) | ||
| JP2923979B2 (ja) | 周波数検出回路 | |
| JPH06237247A (ja) | データ伝送方式 | |
| JPH0372736A (ja) | フレーム同期方式 | |
| JPH01253337A (ja) | マルチフレーム同期検定回路 | |
| JPS61237543A (ja) | 伝送系監視装置 | |
| JPH0812214B2 (ja) | 相関式時間差計 | |
| JPS6059872A (ja) | フレ−ム同期方式 | |
| JPS61140220A (ja) | パルス信号検出回路 | |
| JPS63139418A (ja) | 一定周期のパルス信号検出回路 |