JPH0413787B2

JPH0413787B2 -

Info

Publication number: JPH0413787B2
Application number: JP6161981A
Authority: JP
Inventors: Makoto Namekawa; Yukihiko Haikawa; Takeshi Oonishi; Masayuki Ishida; Toshikatsu Taketomi; Masakazu Shiromizu
Original assignee: Akai Electric Co Ltd; Mitsubishi Electric Corp
Current assignee: Akai Electric Co Ltd; Mitsubishi Electric Corp
Priority date: 1981-04-23
Filing date: 1981-04-23
Publication date: 1992-03-10
Also published as: JPS57176516A

Description

【発明の詳細な説明】本発明は、PCM信号機器、特に例えばPCM化
されたオーデイオ信号の録音データ及び再生デー
タに対するコントロール信号のうち当面定義され
ているコントロール信号に対しては当該コントロ
ール信号が並列に入力され、未定義のコントロー
ル信号に対し将来定義され使用される事態になつ
た場合においても、当該未定義のコントロール信
号を利用できるよう回路構成された録音用LSI及
びLSI制御用LSIをそなえたPCM信号機器に関す
るものである。

例えばPCMオーデイオ機器における記録媒体
としてビデオ・テープを利用する場合、PCM化
されたオーデイオ・フオーマツト信号は水平同期
信号や垂直同期信号等を含んだテレビジヨン信号
に準拠した形式でビデオ・テープ上に記録され
る。PCM信号の１水平同期区間のフオーマツト
信号は第１図図示の如く、13ビツトの水平同期信
号ブロツク、４ビツトとデータ同期信号ブロツ
ク、128ビツトのデータ・ブロツク、４ビツトの
白基準信号ブロツク等で構成されており、１水平
同期区間は168ビツトで構成される。そしてコン
トロール信号ブロツクにおいては上記128ビツト
のデータ・ブロツク内は第２図図示の如く、56ビ
ツトの頭出し信号ワード、14ビツトの内容識別信
号ワード、28ビツトのアドレス信号ワード、14ビ
ツトのコントロール信号ワード及び16ビツトを誤
り検出信号ワード（CRC）が配列され、１水平
同期区間のデータ制御信号を構成している。14ビ
ツトで構成されるコントロール信号ワードは現在
＃１ないし＃10ビツトは未定義であり、それ故使
用されておらず、＃11ビツトのダビング禁止コー
ド、＃12ビツトのＰ訂正識別コード、＃13ビツト
のＱ訂正識別コード及び＃14ビツトのプリエンフ
アシス識別コードの４種類が定義されており、必
要に応じて使用されている。

PCMオーデイオ・アダプタやPCMオーデイ
オ・デツキ等のPCMオーデイオ機器に使用され
る録音用LSIやLSI制御用LSIを新たに設計し製
作するに当つて、第２図図示の14ビツトで構成さ
れるコントロール信号ブロツク内の各コントロー
ル信号の処理の仕方として次の２通りが考えられ
る。

その第１は第３図Ａに示された直列入出力形式
のものであつて、録音時外部に設けられたコント
ロール信号ブロツク入力回路１に対し並列に入力
された各コントロール信号データが当該コントロ
ール信号ブロツク入力回路１で並列−直列変換さ
れた上で録音用LSI２に入力される。そして再生
時LSI制御用LSI３から外部に設けられたコント
ロール信号ブロツク・ラツチ回路４に対し直列に
入力されるコントロール信号データが当該コント
ロール信号ブロツク・ラツチ回路４でそれぞれ解
読され並列信号となつて出力されるものである。
即ち録音用LSI２に対し直列ビツト列のコントロ
ール信号データが入力され、LSI制御用LSI３に
対し直列ビツト列のコントロール信号データが出
力される形式のものである。

その第２は第３図Ｂに示された並列入出力形式
のものであつて、各コントロール信号データは録
音用LSI５に対し並列に入力されるが、当該並列
に入力される各コントロール信号データは上記録
音用LSI５内で並列−直列変換されて直列ビツト
列のコントロール信号が生成される。そして再生
時LSI制御用LSI６内に設けられたコントロール
信号ブロツク・ラツチ回路により直列ビツト列の
コントロール信号が解読されると共に各コントロ
ール信号データが並列に出力される。即ち録音用
LSI５に対し並列にコントロール信号データが入
力され、LSI制御用LSI６に対し並列的にコント
ロール信号データが出力される形式のものであ
る。

前者の直列入出力形式のものは直列−並列変換
および並列−直列変換する外部回路を従属的に必
要とする欠点がある。後者の並列入出力形式のも
のはコントロール信号ブロツク内の各コントロー
ル信号の総べてをそれぞれ出力しようとすれば、
録音用LSI５及びLSI制御用LSI６の内部回路量、
入力用或は出力用ピン数が多くなる欠点がある。
また14ビツトのコントロール信号のうち現在定義
され使用されているコントロール信号だけを入出
力するようにすると、上記の欠点である内部回路
量、ビン数は少なくなるが、上記通常使用されて
いるコントロール信号以外のコントロール信号、
例えば現在未定義である＃１ビツトのコントロー
ル信号が定義され使用されるようになると、当該
録音用LSI５やLSI制御用LSI６を使用したPCM
オーデイオ機器は録音データや再生データに対し
＃１ビツトのコントロール信号に該当する制御が
なされなくなり汎用性を欠く問題が生ずる。

本発明は、上記の問題点を解決することを目的
としており、例えばPCMオデイオ機器に用いら
れるLSIの作成に当つて、現在未定義で使用され
ていないコントロール信号が将来定義され使用さ
れるに至る場合を勘案し、外部回路を付加するこ
とによつて上記汎用性を欠く事態の発生を回避す
るための直列入出力回路と、現在定義され使用さ
れているコントロール信号に対し外部回路を付加
することなく当面処理することができるための並
列入出力回路とをそなえた回路構成となし、現在
未定義で使用されていないコントロール信号の将
来の使用に対しても対処した汎用性をそなえた
PCM信号機器を提供することを目的としている。
以下第４図以降を参照しつつ説明する。

第４図は本発明の位置付けを説明するための一
実施例構成、第５図は第４図に用いられているコ
ントロール信号ブロツク出力回路の一実施例回路
構成、第６図は第４図に用いられているコントロ
ール信号ブロツク入力回路の一実施例回路構成、
第７図はコントロール信号ブロツク出力回路の動
作タイム・チヤート、第８図はコントロール信号
ブロツク入力回路に並列のコントロール信号が入
力された場合の動作タイム・チヤート、第９図は
コントロール信号ブロツク入力回路に直列のコン
トロール信号が入力された場合の動作タイム・チ
ヤートをそれぞれ示している。

第４図において、符号７は録音用LSI、８はコ
ントロール信号ブロツク入力回路、９はLSI制御
用LSI、１０はコントロール信号ブロツク出力回
路、１１は再生用LSI、１２はメモリを表わして
いる。

コントロール信号ブロツク入力回路８は録音用
LSI７の内部に搭載されており、またコントロー
ル信号ブロツク出力回路１０はLSI制御用LSI９
の内部に搭載されている。そして当該LSI制御用
LSI９は録音用LSI７、再生用LSI１１及びメモ
リ１２を制御するほか記録媒体から再生された再
生PCM信号からデータを再生するデータ再生機
能の一部を有している。

PCM化されたオーデイオ信号の録音データは
録音用LSI７に入力され、更にメモリ１２に一時
格納された後、逐次当該録音用LSI７に転送され
る。録音用LSI７に転送された録音データは他の
制御信号、例えば水平周期信号、データ同期信号
等が付加され、第１図図示の168ビツトからなる
１水平同期区間のフオーマツトを構成し、録音
PCM信号として録音用LSI７から出力される。
このとき上記PCM化されたオーデイオ信号の録
音データが例えばプリエンフアシスがかけられて
いない場合、そのような状態にあることを示すプ
リエンフアシス識別コード「１」を立てたコント
ロール信号データが録音用LSI７のコントロール
信号ブロツク入力回路８に対応したビツト入力さ
れる。また他のコントロール信号であるダビング
禁止コード、Ｐ訂正識別コード、Ｑ訂正識別コー
ドのコントロール信号データがそれぞれの制御内
容に内容のコードを立てて、上記プリエンフアシ
ス識別コードのコントロール信号データと共にコ
ントロール信号ブロツク入力回路８に入力され
る。当該コントロール信号ブロツク入力回路８へ
の上記各コントロール信号データは並列入力のと
き外部回路を介することなく直接入力され、また
直列入力のとき外部回路で直列ビツト列に変換さ
れた上で入力される。

記録媒体から再生された再生PCM信号は再生
データのほか水平同期信号、データ同期信号等の
制御信号を有するテレビジヨン信号に準じた信号
であり、LSI制御用LSI９に入力される。当該
LSI制御用LSI９では再生PCM信号から上記水平
同期信号、データ同期信号等の制御信号を分離し
て再生データを抽出し、再生用LSI１１に抽出さ
れた再生データを転送する。再生用LSI１１に転
送された再生データはメモリ１２に格納された後
逐次再生用LSI１１に読出され、PCM化された
オーデイオ信号の再生データとなつて当該再生用
LSI１１から出力される。上記PCM化されたオ
ーデイオ信号の再生データに対し制御する各コン
トロール信号がLSI制御用LSI９のコントロール
信号ブロツク出力回路１０から並列出力或は直列
出力として取出される。コントロール信号ブロツ
ク出力回路１０から取出される並列出力のコント
ロール信号は再生用LSI１１から出力される再生
データに対し直接のコントロール信号となるのに
対し、直列出力のコントロール信号は外部回路で
解読され並列出力に変換された上で上記再生デー
タのコントロール信号となる。

第５図のコントロール信号ブロツク出力回路の
一実施例構成において、符号１０は第４図のもの
に対応し、１３はコントロール信号ブロツク・ラ
ツチ回路であつて直列に入力されて来たコントロ
ール信号データを並列に変換するもの、１４はク
ロツク発生器、１５は４ビツト・シフト・レジス
タ、１６ないし１８はラツチ回路、１９はデータ
処理回路であつて第４図のLSI制御用LSI９にも
うけられているもの、２０は入力端子であつて再
生PCM信号が入力されるもの、２１ないし２３
は直列出力用端子であつて２１にはコントロール
信号データ・ラツチ（CDLT）、２２にはコント
ロール信号データ・クロツク（PBCS）、２３に
はデータ（DATA）のそれぞれの信号が出力さ
れるもの、２４ないし２６は並列出力用端子であ
つて２４にはエンフアシス・コード（PBEM）、
２５にはＱ訂正コード（QCOT）、２６にはダビ
ング禁止コード（DBIH）のコントロール信号が
解読されたデータ内容を出力されるものを表わし
ている。

第５図のコントロール信号ブロツク出力回路の
動作を第７図に示されたコントロール信号ブロツ
ク出力回路の動作タイム・チヤートを用いて説明
すると、入力端子２０には各フイールドのデータ
区間の先頭に配置された第７図図示の制御信号ブ
ロツクをのせた１水平同期区間の再生PCM信号
が入力され、データ処理回路１９に入力される。
データ処理回路１９では制御信号ブロツク内の水
平同期信号１０１、データ同期信号１０２が分離
され第７図図示のデータ（DATA）が出力され
る。

クロツク発生器１４から上記データに同期した
コントロール信号データ・クロツク（PBCS）を
第７図図示の如く発生させると共に当該コントロ
ール信号データ・クロツクの112番目のクロツク
でコントロール信号データ・ラツチ（CDLT）の
パルス信号を生成する。

ところで上記データ・コントロール信号デー
タ・クロツク及びコントロール信号データ・ラツ
チの各信号は直列出力用端子２３，２２，２１及
びコントロール信号ブロツク・ラツチ回路１３の
４ビツト・シフト・レジスタ１５とラツチ回路１
６ないし１８にそれぞれ入力されている。従がつ
て４ビツト・シフト・レジスタ１５に入力された
データ処理回路１９からのデータはクロツク発生
器１４が発生させるコントロール信号データ・ク
ロツクが入力される毎に、４ビツト・シフト・レ
ジスタ１５の出力端子Q_A，Q_B，Q_Dには第７図図
示の如く頭出し信号（56ビツト）１０３、内容識
別信号（14ビツト）１０４、アドレス信号（28ビ
ツト）１０５、コントロール信号（14ビツト）１
０６を順次それぞれ出力する。これらの出力端子
Q_A，Q_B，Q_Dはラツチ回路１６，１７，１８にそ
れぞれ入力されているから、112番目のコントロ
ール信号データ・クロツクが４ビツト・シフト・
レジスタ１５に入力したとき、ラツチ回路１６に
はプリエンフアシス識別コード１１１の制御内容
を表わすデータが入力され、ラツチ回路１７には
Ｑ訂正識別コード１１０の制御内容を表わすデー
タが入力され、またラツチ回路１８にはダビング
禁止コード１０９の制御内容を表わすデータ入力
される。そして上記説明の如く112番目のコント
ロール信号データ・クロツク発生に伴なつてクロ
ツク発生器１，４からコントロール信号データ・
ラツチのパルス信号を出力するから、上記各ラツ
チ回路１６ないし１８はそれぞれの入力データを
ラツチする。即ち並列出力用端子２４，２５，２
６にはプリエンフアシス識別コード１１１、Ｑ訂
正識別コード１１０、ダビング禁止コード１０９
のそれぞれの制御内容を表わすコントロール信号
データが出力される。

一方直列出力用端子２１，２２，２３に対して
も112番目にパルス信号を出力するコントロール
信号データ・ラツチ・コントロール信号データ・
クロツク・データの各信号が出力されているの
で、外部回路としてコントロール信号ブロツク・
ラツチ回路１３と同じものをうけることにより、
上記説明の如く再生PCM信号からそれぞれのコ
ントロール信号データを並列に取出すことができ
る。そしてこのときコントロール信号ブロツク・
ラツチ回路１３の４ビツト・シフト・レジスタ１
５に替え14ビツト・シフト・レジスタを用いれ
ば、現在未定義で使用されていない＃１ないし
＃10ビツトのコントロール信号が新たに定義され
使用されるに至つた場合においても対処され得
る。

なお第７図において符号１０７はCRC信号
（16ビツト）、１０８に白基準信号（４ビツト）を
表わしている。

第６図のコントロール信号ブロツク入力回路の
一実施例構成において、符号８は第４図のものに
対応する。２７はクロツク発生器、２８ないし３
３はナンド・ゲート、３４，３５なデータ処理回
路であつて第４図の録音用LSIにもうけられてい
るもの、３６は録音データ入力端子であつて
PCM化されたオーデイオ信号のデータが入力さ
れるもの、３７，３８は直列入力用端子であつて
３７にはコントロール・シグナル（CSIG）が入
力され、３８にはシフト・クロツク（COTS）が
出力されるもの、３９，４０は並列入力用端子で
あつて３９にはエンフアシス・コード（EMPH）
のデータが入力され、４０にはダビング禁止コー
ド（DBTH）のデータが入力されるもの、４１
は出力端子であつて録音PCM信号が出力される
もの、４２は頭出し信号（GD）線、４３はコン
トロール・シグナル（CSIGR）制御線、４４は
エンフアシス・コード（EMPH）制御線、４５
はダビング禁止コード（DBIH）制御線、４６は
制御信号（CGATE）制御線、４７は制御信号
（CSIGM）線、４８はデータ（Data）線をそれ
ぞれ表わしている。

現在録音時に必要なコントロール信号は通常プ
リエンフアシス識別コードとダビング禁止コード
の２種類である。これらのコード内容を表わすコ
ントロール信号データが並列入力用端子３９，４
０に並列に入力されている場合、上記プリエンフ
アシス識別コードとダビング禁止コードのコント
ロール信号データが各フイールドのデータ区間の
先頭に配置される制御信号ブロツクの所定の位置
に生成される動作について、第８図のコントロー
ル信号ブロツク入力回路に並列にコントロール信
号が入力された場合の動作タイム・チヤートを用
いて説明する。

並列入力の場合、直列入力用端子３７のコント
ロール・シグナルは論理「０」に設定される。ク
ロツク発生器２７から第８図図示の如く所定のタ
イミング時機でエンフアシス・コード制御線４４
及びダビング禁止コード制御線４５にパルス信号
を発生させる。これによつて上記並列入力用端子
３９，４０に入力されているエンフアシス・コー
ド及びダビング禁止コードの制御内容を表わすコ
ントロール信号データはナンド・ゲート２９，３
０をそれぞれ通過し、プリエンフアシス識別コー
ド１１１及びダビング禁止コード１０９のコント
ロール信号となる。これらのコントロール信号は
クロツク発生器２７で発生される頭出し信号１０
３とナンド・ゲート３１で組合され直列ビツト列
に変換される。当該直列ビツト列はナンド・ゲー
ト３２に入力されている制御信号制御線４６の論
理「１」によつて当該ナンド・ゲート３２を通過
する。当該ナンド・ゲート３２はクロツク発生器
２７から発生される制御信号ブロツクの１水平同
期区間に限りゲートを開いているので、上記直列
ビツト列は制御信号ブロツク期間にのみ存在す
る。そしてデータ処理回路３４から出力されたデ
ータと当該直列ビツト列はナンド・ゲート３３で
組合され、その出力はデータ処理回路３５に入力
される。当該データ処理回路３５ではテレビジヨ
ン信号に準拠した形式の信号にするため水平同期
信号１０１、データ同期信号１０２、白基準信号
１０８が上記直列ビツト列に付加され、更に
CRC信号１０７も付加されたデータ処理がなさ
れた上で１水平同期区間の制御信号ブロツクが生
成される。このように所定の位置にプリエンフア
シス識別コード１１１とダビング禁止コード１０
９とのコントロール信号を含んだ上記制御信号ブ
ロツクの各信号は録音PCM信号として出力端子
４１から出力される。

一方プリエンフアシス識別コードとダビング禁
止コードのコントロール信号データが外部回路に
より並列−直列変換された直列信号となつて直列
入力用端子３７に入力された場合、上記コントロ
ール信号データが各フイールドのデータ区間の先
頭に配置される制御信号ブロツクの所定位置に生
成される動作について、第９図のコントロール信
号ブロツク入力回路に直列のコントロール信号が
入力された場合の動作タイム・チヤートを用いて
説明する。

直列入力の場合、並列入力用端子３９，４０は
論理「０」に設定される。第９図図示の如くクロ
ツク発生器２７からの所定の頭出し信号１０３を
出力し終ると、直列入力用端子３８から所定数の
シフト・クロツクが出力される。なおここで直列
入力用端子３８から上記説明の如くシフト・クロ
ツクが出力されるにもかかわらず「入力用」とし
ているのは当該直列入力用端子３８と直列信号と
なつているコントロール信号が入力される直列入
力用端子３７とから所定の位置にプリエンフアシ
ス識別コードやダビング禁止コード等のコントロ
ール信号を制御信号ブロツクに生成させるための
端子という意味に基づいている。

直列入力用端子３７には外部回路により並列−
直列変換された内容識別番号、アドレス信号及び
コントロール信号の直列ビツト列となつているコ
ントロール・シグナルが入力されており、上記シ
フト・クロツクに同期して上記直列ビツト列のコ
ントロール・シグナルが順次ナンド・ゲート２８
に入力される。このとき第８図図示の如くコント
ロール・シグナル制御線４３、頭出し信号線４２
及び制御信号制御線４６は論理「１」となつてい
るから、上記ナンド・ゲート２８に入力された直
列ビツト列のコントロール・シグナルはナンド・
ゲート２８，３１，３２を通過し、ナンド・ゲー
ト３３でデータ処理回路３４からのデータと組合
され、データ処理回路３５に入力される。当該デ
ータ処理回路３５では上記説明の如く各種の信号
が所定の位置に付加され、１水平同期区間の制御
信号ブロツクが生成される。

プリエンフアシス識別コード１１１とダビング
禁止コード１０９のコントロール信号は外部回路
で生成された上記直列ビツト列において所定の位
置に配置されて直列入力用端子３７に入力されて
いるから、データ処理回路３５から出力される制
御信号ブロツク内においても所定の位置に配置さ
れている。このようにして得られた制御信号ブロ
ツクの各信号は録音PCM信号として出力端子４
１から出力される。

以上説明した如く現在定議され使用されている
コントロール信号に対し当面外部回路を付加する
ことなくエンコード・デコードすることができ、
また将来未定義のコントロール信号が定義それ使
用されるに至つた場合においても外部回路を付加
してエンコード・デコードすることができるので
汎用性を有することになる。

そして当面使用されているコントロール信号を
エンコード・デコードするように例えば録音用
LSIとLSI制御用LSIとに対して夫々並列−直列
変換回路と直列−並列変換回路とを設けているの
で、各LSIに設けられる内部回路量や入出力用の
ピ数が少なくて済む。

【図面の簡単な説明】

第１図はPCM信号の１水平同期区間のフオー
マツト信号構成、第２図は制御信号ブロツク構
成、第３図Ａ，ＢはPCM信号の録音再生入出力
形式を説明するための説明図、第４図は本発明の
位置付けを説明するための一実施例構成、第５図
は第４図に用いられているコントロール信号ブロ
ツク出力回路の一実施例回路構成、第６図は第４
図に用いられているコントロール信号ブロツク入
力回路の一実施例回路構成、第７図はコントロー
ル信号ブロツク出力回路の動作タイム・チヤー
ト、第８図はコントロール信号ブロツク入力回路
に並列のコントロール信号が入力された場合の動
作タイム・チヤート、第９図はコントロール信号
ブロツク入力回路に直列のコントロール信号が入
力された場合の動作タイム・チヤートを示してい
る。図中、１，８はコントロール信号ブロツク入力
回路、２，５，７は録音用LSI、３，６，９は
LSI制御用LSI、４はコントロール信号ブロツ
ク・ラツチ回路、１０はコントロール信号ブロツ
ク出力回路、１１は再生用LSI、１２はメモリ、
１３はコントロール信号ブロツク・ラツチ回路、
１４はクロツク発生器、１５は４ビツト・シフ
ト・レジスタ、１６ないし１８はラツチ回路、１
９はデータ処理回路、２０は入力端子、２１ない
し２３は直列出力用端子、２４ないし２６は並列
出力用端子、２７はクロツク発生器、２８ないし
３３はナンド・ゲート、３４，３５はデータ処理
回路、３６は録音データ入力端子、３７，３８は
直列入力用端子、３９，４０は並列入力用端子、
４１は出力端子をそれぞれ表わしている。

Claims

【特許請求の範囲】

１ PCM化されたデータと該データに対するコ
ントロール信号とを含む予め定めたPCM信号の
フオーマツトを発生させる回路を搭載した第１の
LSIと、PCM化された信号の再生データを得る
第２のLSIとをそなえると共に、上記第１のLSI
及び第２のLSIを制御するLSI制御用LSIであつ
て、当該LSI制御用LSIに再生PCM信号を入力
し、第２のLSIで再生されたPCM信号の再生デ
ータに対応したコントロール信号を抽出する回路
の搭載したLSI制御用LSIをそなえたPCM信号機
器において、上記第１のLSIには上記データに対
する各コントロール信号が外部回路で直列ビツト
列に変換された上で入力される入力回路と、各コ
ントロール信号が、それぞれ並列的に入力され直
列に変換された上でコントロール信号の直列ビツ
ト列を生成する入力回路とをそなえたコントロー
ル信号ブロツク入力回路をもうけると共に、上記
LSI制御LSIには再生用データに対応した各コン
トロール信号が外部回路で解読されるべき直列ビ
ツト列のコントロール信号を出力する出力回路
と、直列ビツト列のうちの予め定めたコントロー
ル信号が並列に変換され解読された上で出力され
るコントロール信号ブロツク・ラツチ回路とをそ
なえたコントロール信号ブロツク回路をもうけ、
PCM信号のデータ及び再生データに対するコン
トロール信号を直列・並列いずれの態様において
も入出力される回路構成としたことを特徴とする
PCM信号機器。