Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0433137B2 - - Google Patents
[go: Go Back, main page]

JPH0433137B2 - - Google Patents

Info

Publication number
JPH0433137B2
JPH0433137B2 JP59182683A JP18268384A JPH0433137B2 JP H0433137 B2 JPH0433137 B2 JP H0433137B2 JP 59182683 A JP59182683 A JP 59182683A JP 18268384 A JP18268384 A JP 18268384A JP H0433137 B2 JPH0433137 B2 JP H0433137B2
Authority
JP
Japan
Prior art keywords
chip
heat dissipation
chips
wiring board
dissipation cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59182683A
Other languages
Japanese (ja)
Other versions
JPS6161449A (en
Inventor
Toshihiko Watari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59182683A priority Critical patent/JPS6161449A/en
Publication of JPS6161449A publication Critical patent/JPS6161449A/en
Publication of JPH0433137B2 publication Critical patent/JPH0433137B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40Fillings or auxiliary members in containers, e.g. centering rings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/70Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高密度集積回路パツケージに関するも
ので、特に、複数個のLSIチツプを高密度に搭載
可能で、かつ放熱特性の良好なマルチチツプ集積
回路パツケージに関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a high-density integrated circuit package, and in particular, a multi-chip integrated circuit that can mount a plurality of LSI chips at high density and has good heat dissipation characteristics. It is related to package.

〔従来の技術〕[Conventional technology]

近年のコンピユータは、高性能化、高密度化に
向つて著しい改善がなされている。これは主とし
てICチツプの高集積化技術の進歩に負うところ
が大きく、高速論理ICチツプの集積度は数年前
には数百ゲート/チツプであつたものが、最近で
は100〜2000ゲート/チツプのものまで実用化さ
れるに至つている。
Computers in recent years have undergone significant improvements toward higher performance and higher density. This is largely due to advances in high-density technology for IC chips, with the density of high-speed logic IC chips ranging from a few hundred gates/chip a few years ago to 100 to 2000 gates/chip in recent years. It has even come to be put into practical use.

ICチツプの高集積化は、シリコン基板上に能
動素子や受動素子を高密度に形成し、かつ、これ
らの素子間を微細な配線で結合できる微細加工技
術の発展とともに、これらの素子の形成プロセス
技術の改良によるゲートあたり消費電力の低減に
よつて達成されていると言える。しかしながら、
このような高集積化の実現に伴い高速度論理IC
チツプあたりの消費電力は、従来に比べむしろ上
昇する傾向にある。この理由は、ゲート回路の高
密度化により、ゲート回路間の接続配線長を可能
な限り短縮して配線によつて消耗する信号伝搬ス
ピード及び駆動エネルギーを最小にとどめようと
する設計技術者の当然の試みの結果として、1チ
ツプ内にできるだけ多くのゲート回路をつめこん
だことにより、1チツプあたりの合計消費電力は
むしろ従来よりも上昇することによるものであ
る。従つて、これらのICチツプを実装するパツ
ケージ構造においては、高電力のICチツプが発
生する熱をいかに効果的に放散させるかが重要な
技術課題となる。このような技術の一例は米国特
許第221104号(日本国公開公報特開昭57−134953
号)においてみることができる。すなわち、この
文献の第1図に示すようにICチツプ16の発生
する熱をフアイバーガラスと熱硬化性プラスチツ
ク樹脂からなるプリフオーム14を介してヒート
シンク42に効率的に伝達し、放散する方法であ
る。
The high integration of IC chips has led to the development of microfabrication technology that allows active and passive devices to be formed at high density on a silicon substrate and to connect these devices with fine wiring, as well as improvements in the formation process of these devices. This can be said to have been achieved by reducing power consumption per gate through improved technology. however,
With the realization of such high integration, high-speed logic ICs
The power consumption per chip is on the rise compared to the past. The reason for this is that with the increasing density of gate circuits, design engineers naturally want to minimize the signal propagation speed and drive energy consumed by wiring by shortening the length of connection wiring between gate circuits as much as possible. As a result of this attempt, as many gate circuits as possible were packed into one chip, the total power consumption per chip actually increased compared to the conventional one. Therefore, in the package structure in which these IC chips are mounted, an important technical issue is how to effectively dissipate the heat generated by the high-power IC chips. An example of such technology is US Pat.
(No.). That is, as shown in FIG. 1 of this document, this method efficiently transmits the heat generated by the IC chip 16 to the heat sink 42 through the preform 14 made of fiber glass and thermosetting plastic resin and dissipates it.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、このようなプラスチツク樹脂の
熱伝導特性は0.005W/インチ・℃のオーダであ
り、無機材料に比べると1桁悪い。例えば、アル
ミナのような金属酸化物の熱伝導率は0.7W/イ
ンチ・℃のオーダであり、銅の如き金属の場合は
10W/インチ・℃のオーダである。また上記引用
文献の第1図に示すようにICチツプ16を基板
12に固着すると同時に熱放散もはかろうとする
目的のため絶縁性が高く、かつ、機械的ストレス
を吸収できる高分子材料を使用しているものと思
われる。しかし、このような構造の場合、プラス
チツク樹脂の熱伝導特性によつてICチツプの冷
却能力の限界が決定されることになり、より高消
費電力すなわち高発熱のICチツプを搭載するこ
とが困難となる。
However, the thermal conductivity properties of such plastic resins are on the order of 0.005 W/inch·°C, which is an order of magnitude worse than that of inorganic materials. For example, the thermal conductivity of metal oxides such as alumina is on the order of 0.7 W/in.°C, and that of metals such as copper.
It is on the order of 10W/inch・℃. Furthermore, as shown in Figure 1 of the above cited document, in order to secure the IC chip 16 to the substrate 12 and at the same time dissipate heat, a polymer material with high insulation properties and ability to absorb mechanical stress is used. seems to be doing so. However, in such a structure, the limit of the IC chip's cooling capacity is determined by the thermal conductivity properties of the plastic resin, making it difficult to mount IC chips that consume higher power or generate more heat. Become.

本発明の目的は、ICチツプとヒートシンクと
の間の放熱経路の熱抵抗を最小とするために、
ICチツプを直接、高熱伝導性接着剤を用いて放
熱板に固着することによりIチツプからヒートシ
ンクまでの熱伝導特性を向上させ、かつ、ICチ
ツプの搭載された配線基板と放熱板との間の温度
差による熱伸縮の機械的ストレスをも緩和させる
ことができるマルチチツプ集積回路パツケージを
提供することにある。
An object of the present invention is to minimize the thermal resistance of the heat dissipation path between the IC chip and the heat sink.
By directly fixing the IC chip to the heat sink using a highly thermally conductive adhesive, we can improve the thermal conductivity from the IC chip to the heat sink, and also improve the thermal conductivity between the wiring board on which the IC chip is mounted and the heat sink. It is an object of the present invention to provide a multi-chip integrated circuit package that can also alleviate mechanical stress caused by thermal expansion and contraction caused by temperature differences.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のマルチチツプ集積回路パツケージは、
配線基板と、前記配線基板上にリード接続された
複数個のICチツプと、これらのICチツプを覆う
ように前記配線基板に取り付けられた放熱カバー
と、前記放熱カバーに取り付けられたヒートシン
クとを有し、前記ICチツプの各々と前記配線基
板との間には、弾力性を有する樹脂材料が挿入さ
れ、かつ、前記複数個のICチツプの本体の各々
は、前記放熱カバーの内面に熱伝導性ダイ接着剤
によつて一括的にダイボンデイングされた構造と
なつている。
The multichip integrated circuit package of the present invention comprises:
The device includes a wiring board, a plurality of IC chips lead-connected to the wiring board, a heat radiation cover attached to the wiring board so as to cover these IC chips, and a heat sink attached to the heat radiation cover. An elastic resin material is inserted between each of the IC chips and the wiring board, and each of the main bodies of the plurality of IC chips has a thermally conductive material on the inner surface of the heat dissipation cover. It has a structure in which die bonding is performed all at once using die adhesive.

〔実施例〕〔Example〕

次に、本発明の実施例について、図面を参照し
て説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

本発明の実施例を示す第1図において、1は配
線基板、2はICチツプ、3はダイ接着剤、4は
放熱カバー、5はヒートシンク、6はICリード、
7はボンデイングパツド、8は入出力端子、9は
シリコンラバーである。
In FIG. 1 showing an embodiment of the present invention, 1 is a wiring board, 2 is an IC chip, 3 is a die adhesive, 4 is a heat dissipation cover, 5 is a heat sink, 6 is an IC lead,
7 is a bonding pad, 8 is an input/output terminal, and 9 is a silicon rubber.

第2図は第1図のテープ・オートメイテツド・
ボンデイング(Tape Automated Bonding:以
下、TABと略称する)形式のICチツプ2の回路
面を示しており、第3図は前記TAB ICチツプ2
の側面を示しており、第4図は前記TAB ICチツ
プ2の実装状態を示している。
Figure 2 shows the tape automated version of Figure 1.
The circuit surface of the IC chip 2 of the tape automated bonding (hereinafter abbreviated as TAB) type is shown, and FIG. 3 shows the circuit surface of the TAB IC chip 2.
FIG. 4 shows the state in which the TAB IC chip 2 is mounted.

第1図〜第4図を参照して、配線基板1は、例
えばProceedings 1980 30th Electronic
Components Conference p283〜p285にA
Multi−Layer Ceramic,Multi−Chip Module
と題して掲載された論文中の284ページに
MULTI−LAYER CERAMIC
TECHNOLOGYと題して説明されているような
アルミナグリーンシートを積層し焼成してなる積
層セラミツク基板であり、同様に入出力端子8は
同文献の284ページFIGURE5で示されている如
く、基板のテストの後(SUBSTRATE
ELECT.TEST)ろう付け(PIN BRAZE)され
てなるものである。
Referring to FIGS. 1 to 4, the wiring board 1 is, for example, Proceedings 1980 30th Electronic
A on Components Conference p283-p285
Multi-Layer Ceramic, Multi-Chip Module
On page 284 of the paper published under the title
MULTI−LAYER CERAMIC
It is a laminated ceramic board made by laminating and firing alumina green sheets as explained under the title TECHNOLOGY, and the input/output terminal 8 is used for testing the board as shown in FIGURE 5 on page 284 of the same document. SUBSTRATE
ELECT.TEST) is brazed (PIN BRAZE).

ICチツプ2はその回路面にシリコンラバー9
をはさみこんで前記基板1の表面に固定されてい
る。シリコンラバー9が用いられている主な理由
はその弾力性によつてICチツプ2が受ける押え
方向のストレスを緩衝するためであり、かつ前記
ICチツプ2のリード6を前記基板1イにボンデ
イングするときICチツプ2を固定するためのも
のでもある。
IC chip 2 has silicon rubber 9 on its circuit surface.
It is fixed to the surface of the substrate 1 by sandwiching the . The main reason why the silicone rubber 9 is used is that its elasticity cushions the stress applied to the IC chip 2 in the pressing direction.
It is also used to fix the IC chip 2 when the leads 6 of the IC chip 2 are bonded to the substrate 1a.

放熱カバー4はその内側に前記基板1上の複数
個のICチツプ2のダイが接着されるように基板
1上に取りつけられている。ICチツプ2の各々
と放熱カバー4との接着にはダイ接着剤3が用い
られている。ダイ接着剤3は可能な限り熱伝導特
性の良好なものが好ましく、本発明の実施例では
錫−鉛共晶半田が用いられている。
The heat dissipation cover 4 is attached to the substrate 1 so that the dies of the plurality of IC chips 2 on the substrate 1 are adhered to the inside thereof. A die adhesive 3 is used to bond each IC chip 2 to the heat dissipation cover 4. The die adhesive 3 preferably has as good a thermal conductivity as possible, and tin-lead eutectic solder is used in the embodiment of the present invention.

ヒートシンク5は放熱カバー4の上に接着され
ICチツプ2の発生した熱を効率よく放散する。
The heat sink 5 is glued onto the heat dissipation cover 4.
The heat generated by the IC chip 2 is efficiently dissipated.

以上説明したように本発明は、配線基板1、
TAB ICチツプ2、シリコンラバー9、ダイ接着
剤3、放熱カバー4、ヒートシンク5から構成さ
れ、放熱特性の良好なマルチチツプ集積回路パツ
ケージを提供するものであるが、このような良好
な放熱特性を実現するために上記本発明を構成す
る各々の部品の一つ一つは極めて重要な役割を果
している。以下にその役割と、これによつて得ら
れる良好な放熱特性について詳細に説明する。
As explained above, the present invention includes a wiring board 1,
It is composed of TAB IC chip 2, silicone rubber 9, die adhesive 3, heat dissipation cover 4, and heat sink 5, and provides a multi-chip integrated circuit package with good heat dissipation characteristics. In order to achieve this, each of the components constituting the above-mentioned present invention plays an extremely important role. The role thereof and the good heat dissipation characteristics obtained thereby will be explained in detail below.

良好な放熱特性を得るためには、ICチツプ2
からヒートシンク5に至る熱伝導経路において、
可能な限り熱伝導特性の良好な材料を使用し、か
つ、熱伝導特性を疎外するような構造をさけるこ
とが望ましいことは言うまでもない。
In order to obtain good heat dissipation characteristics, IC chip 2
In the heat conduction path from to the heat sink 5,
It goes without saying that it is desirable to use a material with as good a thermal conductivity as possible and to avoid a structure that would impair the thermal conductivity.

また一方、特に本発明の如きマルチチツプパツ
ケージ構造においては、ICチツプを配線基板上
に高密度に実装するためにはICチツプ各各に個
別にヒートシンクを取りつけるよりも、一括して
取りつけた方が好ましいことも明らかである。本
発明を構成する各要素はいずれも上記要求条件を
満し、秀でた熱伝導特性を実現するために選ばれ
た最適なものである。
On the other hand, especially in the multi-chip package structure of the present invention, in order to mount IC chips at high density on a wiring board, it is better to mount a heat sink all at once than to mount each IC chip individually. It is also clear that it is preferable. Each element constituting the present invention has been optimally selected to satisfy the above-mentioned requirements and realize excellent heat conduction characteristics.

すなわち、放熱カバー4は配線基板1上の全て
のICチツプ2を覆うように配線基板1に取りつ
けられており、かつ、その内部に各々のICチツ
プ2のダイがダイ接着剤3によつて固定されてい
るが、この場合、基板1上において配列された少
しずつ高さにバラツキのある複数個のICチツプ
を均一に放熱カバー4の内面に接着する必要があ
る。1個のICでも放熱カバーへの接着が十分で
ないと十分な熱経路が形成されず、そのチツプの
み放熱が不十分となつてしまうからである。
That is, the heat dissipation cover 4 is attached to the wiring board 1 so as to cover all the IC chips 2 on the wiring board 1, and the die of each IC chip 2 is fixed inside with the die adhesive 3. However, in this case, it is necessary to uniformly adhere a plurality of IC chips arranged on the substrate 1 with slightly varying heights to the inner surface of the heat dissipation cover 4. This is because if even one IC is not sufficiently bonded to the heat dissipation cover, a sufficient heat path will not be formed, and heat dissipation from that chip will be insufficient.

シリコンラバー9は、この問題を解決するため
に用いられている。即ち第4図に示す如く、シリ
コンラバー9はICチツプ2と基板1との間には
さみこまれ、その弾力性によつてICチツプが放
熱カバー4によつてダイ接着時に押え込まれても
過大なストレスが加わることによるICチツプの
破壊を防止する。従つて上記の如く放熱カバー4
の取付時にはある程度の圧力をかけてICチツプ
2を押え込むことにより基板上の全てのICチツ
プを放熱カバーの内面に均一に接触させ、接着す
ることができる。
Silicone rubber 9 is used to solve this problem. That is, as shown in FIG. 4, the silicone rubber 9 is sandwiched between the IC chip 2 and the substrate 1, and its elasticity prevents the IC chip from being excessively pressed by the heat dissipation cover 4 during die bonding. This prevents the IC chip from being destroyed due to excessive stress. Therefore, as mentioned above, the heat dissipation cover 4
By applying a certain amount of pressure to press down the IC chips 2 when attaching the board, all the IC chips on the board can be brought into uniform contact with the inner surface of the heat dissipation cover and bonded.

ICチツプ2には周知のTABチツプが用いられ
ている。TABチツプは第2図及び第3図に示す
如く、ICチツプ単体の状態でテープ状のリード
6が取りつけられている構造となつている。従つ
て基板1上にリードボンデイングするときに第3
図に示す如く、リード6の折り曲げ整形を施して
おけばICチツプ本体の上下方向の移動に対して
もリード切れをおこすことがなく追従でき、前述
の如くシリコンラバー9をクツシヨンとしてIC
チツプが押え込まれてもリードが接着された基板
1上のボンデイングパツド7との間で断線を起す
こともない。
The well-known TAB chip is used as the IC chip 2. As shown in FIGS. 2 and 3, the TAB chip has a structure in which a tape-shaped lead 6 is attached to the IC chip alone. Therefore, when performing lead bonding on the substrate 1, the third
As shown in the figure, if the leads 6 are bent and shaped, they can follow the vertical movement of the IC chip body without causing lead breakage.
Even if the chip is pressed down, there will be no disconnection between it and the bonding pad 7 on the substrate 1 to which the leads are bonded.

ダイ接着剤には前述の都く、熱伝導性の良好な
金属接着剤が用いられICチツプ2と放熱カバー
4との間の良好な熱伝導経路を形成している。
As mentioned above, a metal adhesive with good thermal conductivity is used as the die adhesive to form a good heat conductive path between the IC chip 2 and the heat dissipation cover 4.

ICチツプ2にTABチツプを使用する他の利点
は、放熱カバー4と配線基板との温度差により両
者の熱膨張量が異なり、このためICチツプ2の
リード6が受けるストレスに対する耐性である。
すなわち、放熱カバー4にはICチツプ2の本体
が接着されるためICチツプの発生する熱により
温度が上昇するが、基板1はICチツプリード6
のみが接着されているのみであるから温度は上昇
せず、従つて例え放熱カバー4と基板1に同じ材
料を用いたとしても熱膨張量が異なり各々のIC
チツプ2は主として横方向の位置ずれを起すが、
第3図の如く、ICリード6が折り曲げ整形され
ていれば、上記程度の位置ずれに対しては基板上
のボンデイングパツド7との間でリード断線を起
すことはない。
Another advantage of using a TAB chip for the IC chip 2 is that the heat dissipation cover 4 and the wiring board have different amounts of thermal expansion due to the temperature difference between the two, and as a result, the leads 6 of the IC chip 2 are resistant to stress.
That is, since the main body of the IC chip 2 is bonded to the heat dissipation cover 4, the temperature rises due to the heat generated by the IC chip.
Since only the ICs are bonded together, the temperature does not rise. Therefore, even if the heat dissipation cover 4 and the substrate 1 are made of the same material, the amount of thermal expansion will be different for each IC.
Chip 2 mainly causes lateral displacement,
If the IC lead 6 is bent and shaped as shown in FIG. 3, the lead will not be disconnected from the bonding pad 7 on the substrate even if the IC lead 6 is misaligned to the extent described above.

このことは、さらにリードの整形量を加減すれ
ば、かなりの程度の位置ずれに対しても追従でき
ることを示唆し、従つて放熱カバー4の材質選択
においてより良好な熱伝導性の材料を追求できる
可能性を与えてくれるものである。
This suggests that by further adjusting the amount of lead shaping, it is possible to follow even a considerable degree of positional deviation, and therefore, when selecting the material for the heat dissipation cover 4, it is possible to pursue a material with better thermal conductivity. It gives us possibilities.

〔発明の効果〕〔Effect of the invention〕

本発明は以上説明したように、マルチチツプ集
積回路パツケージにおいて、TAB ICチツプ、シ
リコンラバー、金属性ダイ接着剤、放熱カバーと
から成る構造とすることにより、極めて放熱特性
の良好で、かつ、高密度なマルチチツプ集積回路
パツケージを実現できるという効果がある。
As explained above, the present invention provides a multi-chip integrated circuit package with extremely good heat dissipation characteristics and high density by using a structure consisting of a TAB IC chip, silicone rubber, metallic die adhesive, and a heat dissipation cover. This has the effect of realizing a multi-chip integrated circuit package.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す断面図、第2
図及び第3図は第1図に示したICチツプの詳細
を示す平面図及び正面図、第4図は第1図で示し
たICチツプの実装状態の詳細を示す斜視図であ
る。 1……配線基板、2……TAB ICチツプ、3…
…ダイ接着剤、4……放熱カバー、5……ヒート
シンク、9……シリコンラバー。
FIG. 1 is a sectional view showing one embodiment of the present invention, and FIG.
3 are a plan view and a front view showing details of the IC chip shown in FIG. 1, and FIG. 4 is a perspective view showing details of the IC chip shown in FIG. 1 in a mounted state. 1...Wiring board, 2...TAB IC chip, 3...
...Die adhesive, 4...Radiation cover, 5...Heat sink, 9...Silicone rubber.

Claims (1)

【特許請求の範囲】[Claims] 1 配線基板と、前記配線基板上にフエースダウ
ンの状態でリード接続された複数個のテープ・オ
ートメイテツド・ボンデイング形式のICチツプ
と、前記配線基板上で、前記複数個のICチツプ
を覆うように取りつけられた放熱カバーと、前記
放熱カバー上に固着したヒートシンクとを有し、
前記ICチツプと前記配線基板との間に弾力性を
有する樹脂材料を挿入しかつ前記複数個のICチ
ツプ本体が熱伝導性の良好なダイ接着剤によつて
前記放熱カバーの内側に一括してダイ接着された
ことを特徴とするマルチチツプ集積回路パツケー
ジ。
1. A wiring board, a plurality of tape automated bonding type IC chips that are lead-connected face-down on the wiring board, and a plurality of tape automated bonding type IC chips that are connected to the wiring board in a face-down state, and a plurality of IC chips that are placed on the wiring board so as to cover the plurality of IC chips. a heat dissipation cover attached to the heat dissipation cover; and a heat sink fixed on the heat dissipation cover;
An elastic resin material is inserted between the IC chip and the wiring board, and the plurality of IC chip bodies are collectively attached to the inside of the heat dissipation cover using a die adhesive having good thermal conductivity. A multi-chip integrated circuit package characterized by die bonding.
JP59182683A 1984-09-03 1984-09-03 Multichip ic package Granted JPS6161449A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59182683A JPS6161449A (en) 1984-09-03 1984-09-03 Multichip ic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59182683A JPS6161449A (en) 1984-09-03 1984-09-03 Multichip ic package

Publications (2)

Publication Number Publication Date
JPS6161449A JPS6161449A (en) 1986-03-29
JPH0433137B2 true JPH0433137B2 (en) 1992-06-02

Family

ID=16122606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59182683A Granted JPS6161449A (en) 1984-09-03 1984-09-03 Multichip ic package

Country Status (1)

Country Link
JP (1) JPS6161449A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184211A (en) * 1988-03-01 1993-02-02 Digital Equipment Corporation Apparatus for packaging and cooling integrated circuit chips
JP2923884B2 (en) 1997-05-13 1999-07-26 日本電気株式会社 Optical transceiver
DE19832710A1 (en) * 1998-07-14 2000-01-27 Siemens Ag Electro-optical assembly for data transmission
JP4672902B2 (en) * 2001-05-11 2011-04-20 株式会社三社電機製作所 Power semiconductor module
JP5846824B2 (en) * 2011-09-26 2016-01-20 ダイヤモンド電機株式会社 Electric power steering control unit
JP5686127B2 (en) * 2012-11-16 2015-03-18 日立金属株式会社 Signal transmission device
CN109860131A (en) * 2019-03-22 2019-06-07 西安微电子技术研究所 A system-in-package structure with an internal heat sink

Also Published As

Publication number Publication date
JPS6161449A (en) 1986-03-29

Similar Documents

Publication Publication Date Title
CA1229155A (en) High density lsi package for logic circuits
JP2548350B2 (en) Heat dissipation interconnect tape used for tape self-bonding
JP2548602B2 (en) Semiconductor mounting module
KR20020079477A (en) Multi-chip-module(mcm) type semiconductor device
US7561436B2 (en) Circuit assembly with surface-mount IC package and heat sink
JPH0433137B2 (en)
TW200423348A (en) Semiconductor package with heatsink
JP2958380B2 (en) Semiconductor device
JPS6250981B2 (en)
JP2002176135A (en) Stacked semiconductor device and method of manufacturing the same
JP2865496B2 (en) Multi-chip module
JP2007281201A (en) Semiconductor device
JPH07202120A (en) High heat dissipation type memory and high heat dissipation type memory module
JPS61137349A (en) Semiconductor device
JPH10256428A (en) Semiconductor package
JPH0326543B2 (en)
TW541673B (en) Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate
JPS60226149A (en) Ceramic package with heat sink
US20020050378A1 (en) Double-layered multiple chip module package
JPS6184043A (en) Plug-in package
KR20050031599A (en) Semiconductor package having thermal interface material
JP3127149B2 (en) Semiconductor device
JPS6136961A (en) Package for multichip integrated circuit
JPH0878616A (en) Multi-chip module
JPS6217871B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees